技术领域
[0001] 本
发明涉及集成电路技术领域，尤其涉及一种对电流输出
信号进行电流频率转换
信号处理的电容充放电
控制模块以及电流频率转换电路。
背景技术
[0002] 电流信号输出是
传感器常用的信号输出方式，对电流
输出信号的处理常用的方法有电流
电压转换和电流频率转换。
[0003] 电流电压转换方式通过引入
电阻实现电流到电压的转换，转换后输出信号为电压信号。由于
输出电压信号仍为
模拟信号，需要再经过
模数转换器变成
数字信号，提供给MCU(Micro Control Unit)处理。这种处理方式电路结构复杂，需要的中间过程多，引入噪声大。当需要高
精度的信号处理时，还需要增加额外的电路进行降噪处理，需要更高的成本。
[0004] 电流频率转换方式通过引入积分电容，通过电流对积分电容的周期性充放电实现电流到频率的转换，转换后的频率信号为幅值与
电源电压相同的方波信号，可由MCU的计数器或
定时器直接处理，电路结构简单，参见美国
专利公开号为US4109168的专利
申请。但其对积分电容进行放电的时间会产生误差，因此会引入一个非线性误差；当输出频率越高时，这个非线性误差越大，影响信号处理的精度。
[0005] 因此，如何实现电流频率转换且避免电容放电引入的非线性误差，提高信号处理的精度成为亟待解决的问题。
发明内容
[0006] 本发明的目的在于，针对
现有技术中电流频率转换方式存在的积分电容放电会引入非线性误差，影响信号处理的精度的技术问题，提供一种处理过程简化、电路结构简单的电容充放电控制模块以及电流频率转换电路，实现电流频率转换且电容放电不会引入非线性误差，同时提高信号处理的精度。
[0007] 为实现上述目的，本发明提供了一种电容充放电控制模块，适用于积分电路，包括：一接入控制单元以及一放电控制单元；所述接入控制单元，用于根据一第一
控制信号控制一第一切换电容与所述积分电路中的积分电容并联后接入电流频率转换电路或根据一第二控制信号控制一第二切换电容与所述积分电容并联后接入电流频率转换电路；所述放电控制单元，用于根据所述第二控制信号控制所述第一切换电容放电或根据所述第一控制信号控制所述第二切换电容进行放电；其中，所述第一控制信号与所述第二控制信号为非此即彼选择控制信号。
[0008] 为实现上述目的，本发明还提供了一种电流频率转换电路，包括：一积分电路、至少一第一切换电容和一第二切换电容、一比较器、一逻辑控制模块以及一本发明所述的电容充放电控制模块，所述积分电路包括一积分电容与一
运算放大器；所述
运算放大器的第一输入端为所述电流频率转换电路的输入端，用以接收一待转换电流信号，其第二输入端接地或接一参考电压源，其输出端电学连接至所述比较器的第一输入端；所述积分电容并接在所述运算放大器的第一输入端与输出端之间；所述比较器的第一输入端与所述运算放大器的输出端电学连接，其第二输入端与一基准电压源电学连接，其输出端电学连接至所述逻辑控制模块的输入端，所述比较器用于根据其第一输入端输入电压与第二输入端输入电压的比较结果控制其输出端的电平翻转；所述逻辑控制模块的第一输出端电学连接至所述电容充放电控制模块的所述接入控制单元以及放电控制单元，用于根据所述比较器的输出电平输出一第一控制信号，使所述接入控制单元控制所述第一切换电容与所述积分电容并联并与所述运算放大器组合成积分器对所述待转换电流信号进行积分，同时使所述放电控制单元控制所述第二切换电容进行放电；所述逻辑控制模块的第二输出端电学连接至所述电容充放电控制模块的所述接入控制单元以及放电控制单元，用于根据所述比较器的输出电平输出一第二控制信号，使所述接入控制单元控制所述第二切换电容与所述积分电容并联并与所述运算放大器组合成积分器对所述待转换电流信号进行积分，同时使所述放电控制单元控制所述第一切换电容进行放电，其中，所述第一控制信号与所述第二控制信号为非此即彼选择控制信号；所述逻辑控制模块的第三输出端为所述电流频率转换电路的输出端，用于输出转换后的频率信号。
[0009] 本发明的优点在于：通过电流频率转换电路将电流信号直接转换为数字处理器可处理的方波频率信号，电路结构简单，精度高，成本低；由于该发明采用两个或两个以上的切换电容，充电和放电过程交替进行，因此切换电容可以实现无时间间隙切换，一个切换电容参与积分时，另一个切换电容进行放电，不存在电容放电时间不足引入的非线性误差，同时也降低了对放大器响应速率的要求。并且，由于所述逻辑控制模块根据比较器的输出电平自动选择一输出端输出控制信号，因此其内部无需设置定时器控制逻辑，电路实现比较简单。
附图说明
[0010] 图1，本发明所述的电流频率转换电路的原理示意图；
[0011] 图2，本发明所述的电容充放电控制模块的原理示意图；
[0012] 图3，本发明所述的电流频率转换电路第一
实施例的电路图；
[0013] 图4为图3所示电路一实施例的工作时序图；
[0014] 图5为图3所示电路另一实施例的工作时序图；
[0015] 图6，本发明所述的电流频率转换电路第二实施例的电路图；
[0016] 图7，本发明所述的电流频率转换电路第三实施例的电路图；
[0017] 图8，本发明所述的电流频率转换电路第四实施例的电路图。
具体实施方式
[0018] 以下结合附图对本发明提供的电容充放电控制模块以及电流频率转换电路做详细说明。
[0019] 参考图1，本发明所述的电流频率转换电路的原理示意图，所述电流频率转换电路包括：一电容充放电控制模块12，一积分电路，至少一第一切换电容C1和一第二切换电容C2，一比较器A2以及一逻辑控制模块14；其中，所述积分电路包括一运算放大器A1以及一积分电容C0。
[0020] 参考图2，本发明所述的电容充放电控制模块的原理示意图；所述电容充放电控制模块12适用于电流频率转换电路的积分电路，包括：一接入控制单元22以及一放电控制单元24。图2仅示意出接入控制单元22以及放电控制单元24与积分电容C0、第一切换电容C1、第二切换电容C2的电性连接方式，并不用于具体限定接入控制单元22以及放电控制单元24与各电容的相对
位置。
[0021] 所述接入控制单元22，用于根据一第一控制信号控制第一切换电容C1与所述积分电路中的积分电容C0并联，或根据一第二控制信号控制第二切换电容C2与积分电容C0并联。其中，第一控制信号与第二控制信号为非此即彼选择控制信号，也即同一时刻仅有一控制信号为有效控制信号，另一控制信号为无效控制信号。
[0022] 所述放电控制单元24，用于根据所述第二控制信号控制第一切换电容C1进行放电，或根据所述第一控制信号控制所述第二切换电容C2进行放电。
[0023] 也即，当所述第一切换电容C1与所述积分电容C0并联后，所述第二切换电容C2进行放电；当所述第二切换电容C2与所述积分电容C0并联后，所述第一切换电容C1进行放电。
[0024] 作为可选的实施方式，所述接入控制单元22进一步包括一第一
开关子单元221以及一第二开关子单元222，第一开关子单元221以及第二开关子单元222根据外部控制信号导通或断开，外部控制信号为第一控制信号或第二控制信号。具体而言，所述第一开关子单元221电气上与所述第一切换电容C1
串联，用于根据第一控制信号控制所述第一切换电容C1与所述积分电容C0并联。所述第二开关子单元222电气上与所述第二切换电容C2串联，用于根据第二控制信号控制所述第二切换电容C2与所述积分电容C0并联。作为优选的实施方式，第一控制信号为第一时钟控制信号，第二控制信号为第二时钟控制信号，所述第一时钟控制信号与所述第二时钟控制信号为两相不交叠时钟控制信号，也即同一时刻第一开关子单元221与第二开关子单元222仅有其中之一处于导通状态时，另一个处于断开状态。
[0025] 作为可选的实施方式，所述放电控制单元24进一步包括一第三开关子单元241以及一第四开关子单元242，第三开关子单元241以及第四开关子单元242也为根据外部控制信号导通或断开，外部控制信号为第一控制信号或第二控制信号。具体而言，所述第三开关子单元241电气上与所述第一切换电容C1并联，用于根据所述第二控制信号控制所述第一切换电容C1进行放电。所述第四开关子单元242电气上与所述第二切换电容C2并联，用于根据所述第一控制信号控制所述第二切换电容C2进行放电。作为优选的实施方式，第一控制信号为第一时钟控制信号，第二控制信号为第二时钟控制信号，所述第一时钟控制信号与所述第二时钟控制信号为两相不交叠时钟控制信号，也即同一时刻第三开关子单元241以及第四开关子单元242仅有其中之一处于导通状态时，另一个处于断开状态；且第一开关子单元221与第四开关子单元242均受第一时钟控制信号控制，同时导通、同时断开，第二开关子单元222与第三开关子单元241均受第二时钟控制信号控制，同时导通、同时断开。
[0026] 继续参考图1，所述运算放大器A1的第一输入端为所述电流频率转换电路的输入端，用以接收一待转换电流信号I，其第二输入端接地，其输出端U1电学连接至所述比较器A2的第一输入端。在其它实施方式中，运算放大器A1的第二输入端可以接到其可接受电压范围内的任意一参考电压源，该参考电压源的参考电压可以为某一固定电压或地线电压。
[0027] 所述积分电容C0并接在所述运算放大器A1的第一输入端与输出端U1之间。电容充放电控制模块12控制第一切换电容C1和一第二切换电容C2周期性交替与积分电容C0并联，从而使A1、C0与C1或C2组合成积分器，周期性地对所述待转换电流信号I进行积分；积分所得电压V1输出至所述比较器A2的第一输入端。
[0028] 所述比较器A2的第一输入端与所述运算放大器A1的输出端U1电学连接，其第二输入端与一基准电压源VREF电学连接，其输出端U2电学连接至所述逻辑控制模块14的输入端，所述比较器A2用于根据其第一输入端输入电压与第二输入端输入电压的比较结果控制其输出端U2的电平VO翻转。例如，当第一输入端输入电压大于第二输入端输入电压，即UV1>UVREF时，输出端U2的电平VO由高电平翻转为低电平，当第一输入端输入电压小于第二输入端输入电压，即UV1
[0029] 任一切换电容C1或C2接入积分器后，均与积分电容C0重新分配电荷，使得比较器A2第一输入端的电压值变为电荷重新分配后的电压值。电荷分配公式为：V1＝VREF·C0/(C0+C1)或V1＝VREF·C0/(C0+C2)。当C1和C2容值相同时，任一切换电容C1或C2接入积分器后与积分电容C0重新分配电荷所得到的电压值都相等；其中，当C1＝C2＝C0时，重新分配电荷后所得电压值等于基准电压VREF的二分之一；当C1＝C2>C0时，重新分配电荷后所得电压值小于基准电压VREF的二分之一；当C1＝C2
[0030] 所述逻辑控制模块14的第一输出端分别电学连接至所述电容充放电控制模块12的所述接入控制单元22以及放电控制单元24，用于根据所述比较器A2的输出电平VO输出一第一控制信号，使所述接入控制单元22控制所述第一切换电容C1与所述积分电容C0并联，第一切换电容C1、积分电容C0与运算放大器A1组合成积分器对所述待转换电流信号I进行积分；同时第一控制信号使所述放电控制单元24控制所述第二切换电容C2进行放电。
[0031] 所述逻辑控制模块14的第二输出端分别电学连接至所述电容充放电控制模块12的所述接入控制单元22以及放电控制单元24，用于根据所述比较器A2的输出电平VO输出一第二控制信号，使所述接入控制单元22控制所述第二切换电容C2与所述积分电容C0并联，第二切换电容C2、积分电容C0与运算放大器A1组合成积分器对所述待转换电流信号I进行积分；同时第二控制信号使所述放电控制单元24控制所述第一切换电容C1进行放电。
[0032] 其中，所述第一控制信号与所述第二控制信号为非此即彼选择控制信号，也即同一时刻仅有一控制信号为有效控制信号，另一控制信号为无效控制信号。作为可选的实施方式，所述第一控制信号为第一时钟控制信号，所述第二控制信号为第二时钟控制信号，所述第一时钟控制信号与所述第二时钟控制信号为两相不交叠时钟控制信号。
[0033] 所述逻辑控制模块14的第三输出端为所述电流频率转换电路的输出端，用于输出经过转换后的频率信号。
[0034] 具体而言，当所述逻辑控制模块14发出第一控制信号时，第一切换电容C1与放电控制单元24断开后通过接入控制单元22与积分电容C0并联并与所述运算放大器A1形成积分器，第二切换电容C2与积分器断开并接入放电控制单元24进行放电；此时C1、C0与A1组成的积分器输出电压V1低于基准电压VREF，比较器A2的输出电平VO为高电平，积分器对输入的待转换电流信号I进行积分；当积分所得电压V1达到基准电压VREF时，VO翻转为低电平，此时所述逻辑控制模块14发出第二控制信号；当所述逻辑控制模块14发出第二控制信号时，第二切换电容C2与放电控制单元24断开后通过接入控制单元22与积分电容C0并联并与所述运算放大器A1形成积分器，第一切换电容C1与积分器断开并接入放电控制单元24进行放电；当C2和C0进行电荷重新分配后，C2、C0与A1组成的积分器输出电压V1下降到低于基准电压VREF，比较器A2的输出VO翻转为高电平，积分器对输入的待转换电流信号I进行积分；当积分所得电压V1达到基准电压VREF时，VO翻转为低电平，此时所述逻辑控制模块14发出第一控制信号；在输入的待转换电流信号I持续期间内，上述过程周期性重复，从而将输入的待转换电流信号I转化为频率信号输出。
[0035] 作为优选的实施方式，第一切换电容C1和第二切换电容C2的电容值相同。当C1和C2容值相同时，任一切换电容C1或C2接入积分器后与积分电容C0重新分配电荷所得到的电压值都相等；则积分器对所述待转换电流信号I从该相同电压值到基准电压VREF的积分时间也相等，从而所述逻辑控制模块14的第三输出端输出的转换后的频率信号周期相同。当C1和C2容值不相同时，不同切换电容C1或C2接入积分器后与积分电容C0重新分配电荷所得到的电压值不相等；则积分器对所述待转换电流信号I从不同电压值到基准电压VREF的积分时间不相等。在积分时间不相等的情况下可以在频率输出之前增加分频电路，以使得最后的输出信号为周期相等的频率信号；如果该分频电路为二分频电路，其输出信号的周期为C1和C2分别接入积分器的两个相邻积分周期之和。经过二分频电路分频之后，输出的转换后的频率信号周期相同。
[0036] 本发明通过电流频率转换电路将电流信号直接转换为数字处理器可处理的频率信号，电路结构简单，精度高，成本低；切换电容无缝切换，不存在电容放电引入的非线性误差。并且由于所述逻辑控制模块根据比较器的输出电平自动选择一输出端输出控制信号，因此其内部无需设置定时器控制逻辑，控制功能比较简单；且根据控制信号切换电容可以实现无缝切换，一切换电容工作时，另一切换电容放电，无需延时控制，因此所述逻辑控制模块内部无需设置延时器控制逻辑，进一步简化其控制功能，同时也降低了对放大器的响应速率要求。
[0037] 下面结合附图给出本发明提供的电流频率转换电路的几个实施例，以对本发明做进一步解释说明。
[0038] 结合图3-5，其中，图3为本发明所述的电流频率转换电路第一实施例的电路图，图4为图3所示电路一实施例的工作时序图，图5为图3所示电路另一实施例的工作时序图。
[0039] 参见图3，其中，每一开关所对应标示的Φ1和 表示其所接收的控制信号；Φ1和 是两相不交叠时钟控制信号，由逻辑控制模块14产生；电压VREF是由其它电路提供的基准电压源。
[0040] 在电路启动时，假设逻辑控制模块14输出的Φ1信号(第一时钟控制信号)有效、信号(第二时钟控制信号)无效。所有接收Φ1信号的开关(第一开关子单元221与第四开关子单元242)闭合，所有接收 信号的开关(第二开关子单元222与第三开关子单元241)断开，运算放大器A1与电容C0、C1组合成积分器，在输入电流I的作用下，运算放大器A1的输出V1从0到电压VREF积分；比较器A2输出VO为高电平，电容C2两端
短路，其存储电荷为0。当V1达到电压VREF时，VO翻转为低电平，第二个积分周期开始；此时，逻辑控制模块14输出的 信号有效、Φ1信号无效，所有接收Φ1信号的开关(第一开关子单元221与第四开关子单元242)断开，所有接收 信号的开关(第二开关子单元222与第三开关子单元241)闭合；C2接入积分器，C2与C0平均分配C0上的电荷，使V1电压从VREF下降，VO翻转为高电平；电容C0，C2与运算放大器A1组合成积分器，对输入电流I从电荷分配后的电压值到VREF进行积分。同时电容C1上的积分电荷被放电，最终C1上的电荷被放电到0。当V1达到电压VREF时，VO翻转为低电平，第三个积分周期开始；此时，逻辑控制模块14输出的Φ1信号有效、 信号无效。在输入的待转换电流信号I持续期间内，上述第二个积分周期和第三个积分周期交替重复，从而将输入的待转换电流信号I转化为频率信号输出。如果启动时积分电容的初始电荷为零，第一个积分周期所对应的频率要比稳定后每个周期T所对应的频率低。
[0041] 当C0，C1，C2电容取值相同均为C时，在电路稳定工作时，图3所示的电流频率转换电路的工作时序为：
[0042] 1、当逻辑控制模块14输出的Φ1信号有效(例如为高电平)、 信号无效(为低电平)时，所有接收Φ1信号的开关闭合、所有接收 信号的开关断开，运算放大器A1与电容C0，C1组合成积分器，在输入电流I的作用下，运算放大器A1的输出V1从VREF/2到电压VREF积分，比较器A2输出VO为高电平，C2电容两端短路，其存储电荷为0。
[0043] 2、当V1达到电压VREF时，比较器A2输出VO翻转为低电平；逻辑控制模块14输出的 信号有效(为高电平)、Φ1信号无效(为低电平)，所有接收Φ1信号的开关断开，所有接收 信号的开关闭合；C2接入积分器，C2与C0平均分配C0上的电荷，使V1电压从VREF下降到VREF/2；由于V1电压下降，VO翻转为高电平；电容C0，C2与运算放大器A1组合成积分器，对输入电流I从VREF/2到VREF进行积分。电容C1上的积分电荷被放电，最终C1上的电荷被放电到0。
[0044] 3、当V1再次达到电压VREF时，VO翻转为低电平；逻辑控制模块14输出的Φ1信号有效(为高电平)、 信号无效(为低电平)，所有接收 信号的开关断开，所有接收Φ1信号的开关闭合；C1接入积分器，C1与C0平均分配C0上的电荷，使V1电压从VREF下降到VREF/2；由于V1电压下降，VO翻转为高电平；电容C0，C1与运算放大器A1组合成积分器，对输入电流I从VREF/2到VREF进行积分。电容C2上的积分电荷被放电，最终C2上的电荷被放电到0。
[0045] 4、在输入电流I持续期间内，所述的电流频率转换电路重复2、3两步的工作时序，在V1端产生
锯齿波，在VO端产生方波，从而将输入电流转化为方波频率输出，工作时序如图4所示。
[0046]
波形的频率与输入电流I成正比，电流频率转换方程为：
[0047]
[0048] 当C1与C2电容取值相同，并与C0不同时，在电路稳定工作时，图3所示的电流频率转换电路的工作时序仍为上述时序，工作时序仍可参考图4，但稳定后的积分开始电压则为0到VREF之间除0和VREF以及VREF/2以外的其它值。
[0049] 当C0，C1，C2电容取值不相同时，在电路稳定工作时，图3所示的电流频率转换电路的工作时序仍为上述时序，但积分器的积分起始电压值则不一定为VREF/2，并需加入分频电路(图3中未示出)才能保证输出信号的周期性。本实施例以C1
[0050] 参见图6-8，其中图6为本发明所述的电流频率转换电路第二实施例的电路图，图7为本发明所述的电流频率转换电路第三实施例的电路图，图8为本发明所述的电流频率转换电路第四实施例的电路图，其中，各附图中相同标号组件表示相同或相似组件。与图3所示实施例不同之处在于所示电容充放电控制模块内部接入控制单元22以及放电控制单元24的开关子单元的开关配置及电路连接方式，图6-8所示电路的工作原理和控制逻辑与图3所示电路类似，在此不再赘述。
[0051] 以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
