技术领域
[0001] 本
发明涉及NMOS（N-Metal-Oxide-Semiconductor，N型金属
氧化物
半导体）驱动电路，尤其涉及一种应用于高边NMOS的驱动电路。
背景技术
[0002] 现有电路中用于防反接的电路元件主要为
串联二极管，但是如果在大功率回路中使用防反接二极管时，其功耗变得相当可观。还可以使用NMOS管作为防反接元件，应用于大功率电路中时，功耗仍然很低。然而，现有驱动NMOS管的IC芯片绝大多数是针对作为
开关电源中的开关MOS管应用而设计的，其原理多为自举式、电荷
泵式、
变压器耦合式、浮动电源式和直接式，基于这些原理实现的IC芯片势必使得NMOS管不能保持长时间导通，因此不适用于驱动需要长期导通（或作为开关使用）的防反接高边NMOS上。
发明内容
[0003] 本发明的目的在于提供一种适用于驱动需要长期导通（或作为开关使用）的NMOS管的高边NMOS驱动电路。
[0004] 一种高边NMOS驱动电路，包括
[0005] 由至少两个并联连接的电容组成的电容电路；
[0006] 第一晶体
三极管，其第一端通过第一
电阻连接一
电压值高于10V的第一电压源，其第二端连接所述电容电路的第一端，其控制端通过第二电阻连接所述第一电阻和其第一端；
[0007] 第二晶体三极管，其第一端连接所述电容电路的第一端，其第二端接地，其控制端通过第三电阻连接所述第一晶体三极管的控制端，同时通过一电容接地；
[0008] 第三晶体三极管，其第一端连接所述第二晶体三极管的控制端，其控制端通过第四电阻连接一0 5V的方波输出源；~
[0009] 第四晶体三极管，其第一端连接所述第三晶体三极管的第二端，其第二端接地，其控制端通过第五电阻连接一用于控制所述高边NMOS管的0 5V的开关
信号源；以及~
[0010] 第五晶体三极管，其第一端连接所述高边NMOS管的控制端，其第二端连接一电压基准源，其控制端通过一阻容网络构成的充放电回路连接所述电容电路的第二端。
[0011] 优选的，所述第二和第三电阻的连接点与第一晶体三极管的控制端之间还连接有第一
肖特基二极管和第六电阻的并联电路；所述第四晶体三极管的第一端与第二晶体三极管的控制端之间还连接有第二肖特基二极管和第七电阻的并联电路。
[0012] 作为一种实施方式，所述阻容网络包括第三肖特基二极管、第四肖特基二极管、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第一电容、第二电容和第一稳压管；所述第三肖特基二极管的
阴极连接所述电容电路的第二端，其
阳极通过串联连接的第八电阻、第九电阻和第十电阻连接所述第五晶体三极管的控制端；所述第四肖特基二极管的阳极连接所述电容电路的第二端，其阴极通过串联连接的第十一电阻和第十二电阻连接第九电阻和第十电阻的连接点；所述第一电容、第二电容和第一稳压管的并联连接电路连接在第八电阻和第九电阻的连接点以及第十一电阻和第十二电阻的连接点之间；所述第八电阻和第九电阻的连接点除连接所述第一稳压管的阳极外，还连接所述电压基准源。
[0013] 优选的，所述第五晶体三极管的第一端和第二端之间还连接有第三电容和第十三电阻构成的串联电路。
[0014] 优选的，所述第一晶体三极管的第一端还通过第四电容接地。
[0015] 优选的，所述第三和第四晶体三极管的控制端还分别通过一阻容并联网络接地。
[0016] 优选的，所述第一晶体三极管为P
沟道MOS管，所述第二至第四晶体三极管为N沟道MOS管，所述第一至第四晶体三极管的第一端为漏极，第二端为源极，控制端为
门极。
[0017] 作为一种实施方式，所述第五晶体三极管选自三极管和金属氧化物晶体管。
[0018] 作为一种实施方式，所述方波输出源包括一555
定时器芯片及两个电阻两个电容构成一多谐
振荡器以生成0 5V的方波信号，所述555定时器的输出端作为方波输入源的输~出端。
[0019] 优选的，所述第一电压源为连接在所述555定时器的输出端的直流倍压电路。
[0020] 本发明的高边NMOS驱动电路采用一个方波发生电路再配合一个以NMOS的供电电压为基准的
电荷泵电路即可实现灵活的防反接NMOS驱动或开关作用的高边背靠背NMOS驱动，很好地实现低成本的、应用于需要长期导通的高边NMOS的驱动电路。
附图说明
[0021] 图1为本发明一
实施例的高边NMOS驱动电路的电路结构原理图。
[0022] 图2为本发明一实施例的方波发生电路和直流倍压电路的电路结构原理图。
具体实施方式
[0023] 下面将结合具体实施例及附图对本发明高边NMOS驱动电路作进一步详细描述。
[0024] 本发明的高边NMOS驱动电路主要包括一电容电路和第一晶体三极管Q4、第二晶体三极管Q7、第三晶体三极管Q5、第四晶体三极管Q6和第五晶体三极管Q3。
[0025] 其中电容电路由至少两个并联连接的电容组成。本实施例中，如图1所示，电容电路包括两个并联连接的电容C12和C15，该并联电路的一端作为电容电路的第一端，该并联电路的另一端作为电容电路的第二端。可以理解的，在其他实施例中，可根据升压需要，采用三个或以上的电容并联来构成相应的电容电路。
[0026] 本实施例中，第一晶体三极管Q4为P沟道MOS管，所述第二至第四晶体三极管Q6为N沟道MOS管。定义第一至第四晶体三极管Q6的第一端为漏极，第二端为源极，控制端为门极。第五晶体三极管Q3为三极管。可以理解的，第五晶体三极管还可以为MOS管。
[0027] 则，第一晶体三极管Q4的第一端通过第一电阻R7连接一电压值高于10V的第一电压源VCC2，其第二端连接电容电路的第一端，其控制端通过第二电阻R8连接第一电阻R7和其第一端。
[0028] 第二晶体三极管Q7，其第一端连接电容电路的第一端，其第二端接地，其控制端通过第三电阻R11连接第一晶体三极管Q4的控制端，同时通过一电容C18接地。
[0029] 第三晶体三极管Q5，其第一端连接第二晶体三极管Q7的控制端，其控制端通过第四电阻R14连接一0 5V的方波输出源（图1中OUT1所示为该方波输出源的输出端）。~
[0030] 第四晶体三极管Q6，其第一端连接第三晶体三极管Q5的第二端，其第二端接地，其控制端通过第五电阻R19连接一用于控制所述高边NMOS管的0 5V的开关信号源MCU_CTRL~（也即为控制高边NMOS的使能信号，由一控
制芯片发出）。
[0031] 第五晶体三极管Q3，其第一端连接所述高边NMOS管的控制端（也即图1中VOUT），其第二端连接一电压基准源VIN（作为高边NMOS的输入电源），其控制端通过一阻容网络构成的充放电回路连接电容电路的第二端。
[0032] 此外，第二和第三电阻R8，R11的连接点与第一晶体三极管Q4的控制端之间还连接有第一肖特基二极管D5和第六电阻R9的并联电路。第四晶体三极管Q6的第一端与第二晶体三极管Q7的控制端之间还连接有第二肖特基二极管D8和第七电阻R15的并联电路。
[0033] 阻容网络包括第三肖特基二极管D6、第四肖特基二极管D9、第八电阻R12、第九电阻R13、第十电阻R10、第十一电阻R17、第十二电阻R18、第一电容C13、第二电容C14和第一稳压管D7。第三肖特基二极管D6的阴极连接电容电路的第二端，其阳极通过串联连接的第八电阻R12、第九电阻R13和第十电阻R10连接第五晶体三极管Q3的控制端。第四肖特基二极管D9的阳极连接电容电路的第二端，其阴极通过串联连接的第十一电阻R17和第十二电阻R18连接第九电阻R13和第十电阻R10的连接点。第一电容C13、第二电容C14和第一稳压管D7的并联连接电路连接在第八电阻R12和第九电阻R13的连接点以及第十一电阻R17和第十二电阻R18的连接点之间。第八电阻R12和第九电阻R13的连接点除连接第一稳压管D7的阳极外，还连接电压基准源VIN。
[0034] 此外，第五晶体三极管Q3的第一端和第二端之间还连接有第三电容C10和第十三电阻R6构成的串联电路。第一晶体三极管Q4的第一端还通过第四电容C11接地。第三晶体三极管Q5的控制端还通过并联连接的电容C16和电阻R16构成的阻容并联网络接地。第四晶体三极管Q6的控制端还通过并联连接的电容C17和电阻R20构成的阻容并联网络接地。
[0035] 方波输出源（OUT1所指信号输出电路）可为应用所述高边NMOS作为需要长期导通，或作为开关使用（例如防反接元件）的电路中已有的一个方波输出源，也可以由如图2所示的电路提供。
[0036] 如图2所示，方波输出源为由555定时器芯片U1及两个电阻R4，R5，两个电容C7，C8构成的多谐振荡器，以生成0 5V的方波信号。具体的，芯片U1的电源端（标记为VCC）通过电~阻R1连接一5V的电压源VCC1，同时通过电容C3接地。芯片U1的电源端（标记为OUT）作为方波输入源的输出端VCC2。芯片U1的CONT端通过电容C8接地，其接地端GND接地，其RECET端连接其电源端VCC，并通过电阻R4连接DISCH端，其THRES端连接其TRIG端，并通过电容C7接地，还通过电阻R5连接其DISCH端。
[0037] 第一电压源可为应用所述高边NMOS作为需要长期导通，或作为开关使用（例如防反接元件）的电路中已有超过10V的电压源，也可以采用如图2所示的、连接在555定时器芯片U1的输出端OUT的直流倍压电路。
[0038] 其中，该直流倍压电路的P沟道MOS管Q1的漏极通过电阻R2和电阻R1连接电压源VCC1，其源极连接N沟道MOS管Q2的漏极，其门极连接芯片U1的输出端OUT。N沟道MOS管Q2的源极基底，其门极也连接芯片U1的输出端OUT。电阻R2与P沟道MOS管Q1的漏极的连接点还通过电容C6接地，电阻R2和电阻R1的连接点还通过电阻R3连接芯片U1的输出端OUT。该直流倍压电路还包括：肖特基二极管D1，其阳极连接MOS管Q1的漏极，其阴极通过电容C4连接MOS管Q1的源极；肖特基二极管D2，其阳极通过电容C4连接MOS管Q1的源极，其阴极通过电容C1连接肖特基二极管D1的阳极；肖特基二极管D3，其阳极连接肖特基二极管D2的阴极，其阴极通过电容C5连接肖特基二极管D2的阳极；肖特基二极管D4，其阳极连接肖特基二极管D3的阴极，其阴极作为直流倍压电路的输出端VCC2，提供大于10V的直流电。该直流倍压电路还包括连接在肖特基二极管D3的阳极和肖特基二极管D4的阴极之间的电容C2。
[0039] 工作中，由典型的555定时器产生方波驱动直流倍压电路产生10V以上，例如13V的电源，该倍压电路的倍压基准是5V电压源VCC1，经过倍压电路后产生的电源为VCC2，例如13V，VCC2可作为多个高边NMOS的电荷泵的电源，如果设计中有10V以上电源，则可去掉直流倍压电路，将10V以上的电源接到图1的VCC2即可。
[0040] 晶体三极管Q4和Q7构成互补推挽电路，晶体三极管Q5将555定时器U1的输出转换为可驱动该推挽电路的电平，MCU_CTRL使用同样的方式作为Q4和Q7构成互补推挽电路（即电荷泵）的使能端口。肖特基二极管D5与电阻R9的作用是加快晶体三极管Q4的导通速度并降低晶体三极管Q4的关闭速度，而肖特基二极管D8、电阻R15和电容C18的作用是降低晶体三极管Q7的导通速度并加快Q7的关闭速度。肖特基二极管D5、电阻R11、肖特基二极管D8、电阻R15和电容C18的目的是避免晶体三极管Q4和Q5在开关切换的时候同时导通。电阻R7与电容C11构成低通滤波电路，并消除推挽电路的振铃。电阻R8与R11的作用是限流，电阻R11同时限定晶体三极管Q4在导通时的栅极的电压，有利于加快晶体三极管Q4导通。
[0041] 肖特基二极管D9和电阻R17是电容电容电路（电容C12和C15）向电容C13和C14充电的路径，肖特基二极管D6和电阻R12是电容电容电路C12和C15的充电回路。电压基准源VIN是所要驱动的NMOS的电源和电荷泵的电压基准，驱动电压不同的NMOS只需改变电压基准源VIN和电容电容电路中的电容C12、C15的耐压值就可以实现相应的驱动，应用起来非常灵活。
[0042] 综上，本发明使用555定时器U1产生方波配合直流倍压电路和图1所示的电荷泵电路实现可灵活地应用于防反接或开关作用的高边NMOS驱动电路。方案中使用原设计有的5V电源VCC1，经过555定时器U1配合直流倍压电路，产生一个作为电荷泵的升压电源，该电源可以作为多个高边NMOS的驱动升压电源，利用这个电源再配合以NMOS的供电电压为基准的电荷泵电路即可实现灵活的防反接NMOS驱动或开关作用的高边背靠背NMOS驱动，本发明很好地实现低成本的应用于需要长期导通的高边NMOS驱动。
[0043] 本发明的优点可归纳为：
[0044] （1）性能可靠，使用555定时器芯片驱动直流倍压电路和电荷泵电路，而不是直接使用微型计算机
直接驱动，避免当微型计算机出现故障或其它意外长时间中断时，导致NMOS误动作；
[0045] （2）应用灵活，可以自适应高边NMOS的驱动电压，并根据设计原有的电压源和NMOS的开启电压来合理配置电荷泵所需的电压源，具有良好的可裁剪性和移植性；
[0046] （3）成本低，远低于有本方案功能的IC。
[0047] 可以理解的，上述实施例中的晶体三极管还可以采用三极管和IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管）替代。
[0048] 虽然对本发明的描述是结合以上具体实施例进行的，但是，熟悉本技术领域的人员能够根据上述的内容进行许多替换、
修改和变化、是显而易见的。因此，所有这样的替代、改进和变化都包括在附后的
权利要求的精神和范围内。
