技术领域
[0001] 本
发明涉及集成电路领域，更具体地涉及一种静电保护电路。
背景技术
[0002]
静电放电(Electro-Static Discharge，ESD)现象是指芯片与外部物体之间的电荷释放和转移现象。ESD现象发生时会在短时间释放大量电荷，从而产生远高于芯片的承受能
力的
能量，因此可能导致芯片的功能暂时失效甚至永久损坏。在芯片
制造过程中，可以采用防静电手环或防静电服减小ESD现象的损害。在芯片制造完成之后，由于芯片的使用环境差异大，芯片与外部物体之间很容易发生ESD现象，使得芯片受到静电放电的影响。因此，通常在芯片中设置静电保护电路以提供静电释放路径，使得芯片自身具有静电保护的功能，从而提高芯片的可靠性和使用寿命。
[0003] 现代的
电子产品(例如智能手机、
笔记本电脑、
平板电脑以及LED显示器等)通常包含安装在印刷
电路板(Printed Circuit Board,PCB)上的高速数据端口，例如HDMI、USB、DVI等，这些高速数据端口广泛地采用静电保护电路实现保护。静电保护电路可以设计为分立器件，也可以直接集成于芯片内部。图1示出
现有技术的静电保护电路的示意图，当ESD脉冲到来时，利用
电阻R1和电容C1触发晶体管N1，当晶体管N1导通后，
电流流过电阻R2继而触发晶体管N2，最终利用晶体管N2来泄放大部分的ESD能量。为了能够有效地泄放ESD脉冲，通常需要将RC时间常数设计为10ns-10ms，因此电容C1需要设置为高压电容，也就是说，在进行器件设计时，需要用单独的掩膜层形成电容C1，大大地增加了设计的成本、降低了芯片设计效率。
发明内容
[0004] 有鉴于此，本发明的目的在于提供一种静电保护电路，进一步地降低了电路的设计成本、提升了电路的设计效率。
[0005] 根据本发明提供的一种静电保护电路，包括：泄放单元，与
信号端相连，所述泄放单元根据触发信号对所述信号端进行能量泄放；触发单元，用于提供所述触发信号；其中，所述触发单元包括第一晶体管，所述第一晶体管在其第一端和控制端之间的寄生
电容耦合作用下导通以提供启动电流，所述第一晶体管的第一端与所述信号端相连，当所述第一晶体管导通时，所述触发单元根据所述启动电流提供所述触发信号。
[0006] 优选地，所述触发单元还包括第一电阻，所述第一电阻连接在所述第一晶体管的第二端和控制端之间。
[0007] 优选地，所述触发单元还包括：第1至N级
触发电路，第1级触发电路根据所述启动电流产生第1级的输出电流，第2至N级所述触发电路分别根据第1至N-1级的所述输出电流产生第2至N级的所述输出电流，N为非零自然数；以及转换电路，根据第N级的所述输出电流产生所述触发信号。
[0008] 优选地，至少一级所述触发电路用于放大所述启动电流或上一级触发电路的输出电流。
[0009] 优选地，每级所述触发电路包括：输入端，接收所述启动电流或对应的所述输出电流；输出端，提供本级的所述输出电流；第二晶体管，控制端与所述输入端相连，第一端与所述信号端相连，第二端与所述输出端相连；以及第二电阻，连接在所述输入端和所述输出端之间。
[0010] 优选地，所述转换电路包括第三电阻，所述第三电阻的第一端与所述第N级触发电路的输出端相连以提供所述触发信号，第二端接收参考地
电压。
[0011] 优选地，所述泄放单元包括第三晶体管，所述第三晶体管的第一端与所述信号端相连，第二端接收所述参考地电压，控制端接收所述触发信号。
[0012] 优选地，所述的静电保护电路还包括
二极管，所述二极管的
阳极与所述第三晶体管的控制端相连，所述二极管的
阴极与所述第三晶体管的第一端相连。
[0013] 优选地，所述第一晶体管为
三极管和/或场效应管。
[0014] 优选地，所述第二晶体管为三极管和/或场效应管。
[0015] 优选地，所述信号端用于接收高电平电压。
[0016] 本发明提供的静电保护电路的有益效果在于：利用三级管的集
电极和基极或者场效应管的漏极和栅极之间的耦合电容代替高压电容来产生启动电流，触发单元根据该启动电流产生触发信号，当触发信号有效时，泄放单元开启以形成信号端到地的能量泄放路径，以进行ESD能量泄放。本发明提供的静电保护电路可在信号端出现ESD脉冲的时候实现快速开启，防止芯片内部电路损坏。同时，因为利用三级管的集电极和基极或者场效应管的漏极和栅极之间的耦合电容代替高压电容，在进行器件设计时可省略针对高压电容设置的掩膜层，从而减少了掩膜数量，进一步地降低了电路的设计成本、提升了电路的设计效率。
附图说明
[0017] 通过以下参照附图对本发明
实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
[0018] 图1示出现有技术的静电保护电路的电路示意图。
[0019] 图2示出本发明实施例的静电保护电路的结构示意图。
[0020] 图3示出本发明第一实施例的静电保护电路的电路示意图。
[0021] 图4示出本发明第二实施例的静电保护电路的电路示意图。
[0022] 图5示出本发明第三实施例的静电保护电路的电路示意图。
具体实施方式
[0023] 以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。
[0024] 应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当成元件或电路“连接到”另一元件或称元件/电路“连接在”两个
节点之间时，它可以直接耦接或连接在另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，意味着两者之间不存在中间元件。
[0025] 图2示出本发明实施例的静电保护电路的结构示意图。如图2所示，静电保护电路200包括触发单元230以及连接在信号端210和地之间的泄放单元220。
[0026] 具体地，触发单元230包括至少一级的触发电路231、转换电路232以及第一晶体管233。如图2所示，第一晶体管233的第一端与信号端210连接，第二端和与之相连的触发电路
231的输入端相连。第一晶体管233在其第一端和控制端之间的寄生电容耦合的作用下导通以向触发电路231提供启动电流。触发单元230还包括第一电阻R1，第一电阻R1连接在第一晶体管233的第二端和控制端之间。
[0027] 此外，触发单元230包括第1级触发电路231至第N级触发电路231，N为非零自然数。每一级触发电路231都包括输入端和输出端，输入端用来接收启动电流或者上一级的触发电路231的输出电流，输出端提供本级的输出电流。例如，第1级触发电路231的输入端接收启动电流，根据启动电流产生第1级的输出电流，第2至N级触发电路231分别根据第1至N-1级触发电路231的输出电流产生第2至N级的输出电流。转换电路232与第N级触发电路231连接，根据第N级的输出电流产生触发信号，泄放单元220根据触发信号对信号端210进行能量泄放。
[0028] 此外，在本发明实施例中，触发单元230所包含的触发电路231的具体级数N根据所述第一晶体管输出的启动电流和所述泄放单元需要的开启电压决定，当N越高，电路也越复杂，导致版图面积增大，成本提高，因此本领域的技术人员可以根据具体电路情况选择触发单元230中包含的触发电路231的级数N。在一些实际应用中，级数N优选为1或2。
[0029] 以下的实施例中，以N等于1为例对本发明提供的静电保护电路的原理进行说明。
[0030] 图3示出本发明第一实施例的静电保护电路的电路示意图。如图3所示，第一晶体管233可通过三极管NPN1来实现，三极管NPN1的集电极与信号端210连接，基极与第一电阻R1的第一端连接，发射极与第一电阻R1的第二端连接，此外，三极管NPN1的发射极和第一电阻R1的节点用来提供启动电流。
[0031] 触发电路231包括三极管NPN2和第二电阻R2，三极管NPN2的集电极与信号端210连接，基极与三极管NPN1的发射极和第一电阻R1的节点连接以接收启动电流，发射极用于提供本级的输出电流。第二电阻R2连接在三极管NPN2的基极和发射极之间。
[0032] 此外，图1中的转换电路232可以通过第三电阻R3来实现，第三电阻R3的第一端与三极管NPN2的发射极和第二电阻R2的节点相连，第二端接地。
[0033] 如图3所示，泄放单元220包括第三晶体管N3，第三晶体管N3的第一端与信号端210连接，第二端接地，控制端与第三电阻的第一端相连以接收触发信号。
[0034] 当信号端210出现ESD脉冲时，由于三极管NPN1的集电极和基极之间的寄生电容耦合作用，三极管NPN1的基极和发射极之间的电压被第一电阻R1抬高，使得三极管NPN1导通并提供启动电流。启动电流流过触发电路231中的第二电阻R2，使得三极管NPN2的基极和发射极之间的电压高于三极管NPN2的导通电压，从而三极管NPN2导通并产生本级的输出电流。由三极管NPN2提供的输出电流流过第三电阻R3，从而在第三电阻R3的第一端产生触发信号，该触发信号抬高了第三晶体管N3的控制端的电压，使得第三晶体管N3导通以形成信号端210到地的能量泄放路径，从而泄放信号端210的ESD能量。
[0035] 此外，第三晶体管N3的控制端和第一端之间还可以包括二极管D1，二极管D1的阳极与第三晶体管N3的控制端连接，阴极与第三晶体管N3的第一端连接，以防止第三晶体管N1的第一端与地之间过压。
[0036] 具体地，第三晶体管N3可以通过N型MOS管来实现，第三晶体管N3的控制端为MOS管的栅极，第一端为MOS管的漏极，第二端为MOS管的源极。
[0037] 图4示出本发明第二实施例的静电保护电路的电路示意图，与图3所示的第一实施例相比，本发明第二实施例提供的静电保护电路的不同之处在于：第一晶体管233为N型场效应管N1，场效应管N1的漏极与信号端210连接，栅极与第一电阻R1的第一端连接，源极与第一电阻R1的第二端连接以提供启动电流。
[0038] 此外，触发电路231、转换电路232、二极管D1以及泄放单元220的结构以及连接关系与图3所示的第一实施例相同，在此不再赘述。
[0039] 在如图4所示的第二实施例中，当信号端210出现ESD脉冲的时候，由于场效应管N1的漏极和栅极之间的寄生电容耦合作用，场效应管N1的栅极和源极之间的电压被第一电阻R1抬高，使得场效应管N1导通并提供启动电流。之后，启动电流流过第二电阻R2，使得三极管NPN2的基极和发射极之间的电压高于三极管NPN2的导通电压，从而三极管NPN2导通并提供本级的输出电流。由三极管NPN2提供的输出电流流过第三电阻R3，从而在第三电阻R3的第一端产生触发信号，该触发信号抬高了第三晶体管N3的栅极的电压，使得第三晶体管N3导通以形成信号端210到地的能量泄放路径，从而泄放信号端210的ESD能量。
[0040] 图5示出本发明第三实施例的静电保护电路的电路示意图，与图4所示的第二实施例相比，本发明第三实施例提供的静电保护电路的不同之处在于，触发电路231包括N型场效应管N2和第二电阻R2，第二电阻R2的第一端和第二端分别与场效应管N2的栅极和源极相连，场效应管N2的漏极与信号端210连接，第二电阻R2的第一端与第一电阻R1的第二端相连以接收启动电流，从而第二电阻R2能够根据启动电流提供场效应管N2的栅源电压以控制场效应管N2的导通和关断，场效应管N2的源极提供本级的输出电流。
[0041] 此外，第一晶体管233、第一电阻R1、转换电路232、二极管D1以及泄放单元220的结构以及连接关系与图4所示的第二实施例相同，在此不再赘述。
[0042] 在如图5所示的第三实施例中，当信号端210出现ESD脉冲的时候，由于场效应管N1的漏极和栅极之间的寄生电容耦合作用，场效应管N1的栅源电压被第一电阻R1抬高，使得场效应管N1导通并产生启动电流。启动电流流过第二电阻R2，使得场效应管N2的栅源电压被抬高至场效应管N2的导通电压，从而场效应管N2导通并产生本级的输出电流。由场效应管N2提供的输出电流流过第三电阻R3，从而在第三电阻R3的第一端产生触发信号，该触发信号抬高了第三晶体管N3的栅极电压，使得第三晶体管N3导通以形成信号端210到地的能量泄放路径，从而泄放信号端210的ESD能量。
[0043] 综上所述，本发明提供的静电保护电路利用三级管的集电极和基极或者场效应管的漏极和栅极之间的耦合电容代替高压电容来产生启动电流，触发单元根据该启动电流产生触发信号，当触发信号有效时，泄放单元开启以形成信号端到地的能量泄放路径，以进行ESD能量泄放。本发明提供的静电保护电路可在信号端出现ESD脉冲的时候实现快速开启，防止芯片内部电路损坏。同时，因为利用三级管的集电极和基极或者场效应管的漏极和栅极之间的耦合电容代替高压电容，在进行器件设计时可省略针对高压电容设置的掩膜层，从而减少了掩膜数量，进一步地降低了电路的设计成本、提升了电路的设计效率。
[0044] 应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0045] 依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的
修改和变化。本
说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明
基础上的修改使用。本发明仅受
权利要求书及其全部范围和等效物的限制。
