存储器件的形成方法
阅读：2发布：2022-11-10
专利汇可以提供存储器件的形成方法专利检索，专利查询，专利分析的服务。并且一种 存储器 件的形成方法，包括：提供形成有位线区及字线结构的衬底，所述字线结构包括两个相对设置的控制栅结构、其间的擦除栅结构、远离所述擦除栅结构一侧的字线区，及所述控制栅结构之间衬底内的源区，未被所述擦除栅结构 覆盖 的源区表面形成有第一 氧 化层；对所述第一氧化层进行离子掺杂，接着去除所述第一氧化层，以暴露出未被所述擦除栅结构覆盖的源区表面；形成位于所述未被所述擦除栅结构覆盖的源区的金属 硅 化物。对所述第一氧化层进行离子掺杂，降低所述第一氧化层的致 密度 ，提高第一氧化层的 刻蚀 速率，以彻底去除所述第一氧化层，提高金属硅化物及连接结构与所述源区的连接可靠性，进而提高所述源区与外部电 信号 连接的可靠性。，下面是存储器件的形成方法专利的具体信息内容。
1.一种存储器件的形成方法，其特征在于，包括：
提供衬底，所述衬底内形成有位线区；
在所述衬底表面形成至少一个字线结构，所述字线结构的排列方向与位线区内的位线排列方向垂直，所述字线结构包括两个相对设置的控制栅结构、位于所述控制栅结构之间的擦除栅结构、位于所述控制栅结构中远离所述擦除栅结构一侧的字线区，及所述两个相对设置的控制栅结构之间衬底内的源区，其中，被所述擦除栅结构覆盖的源区表面形成有隧穿氧化层，未被所述擦除栅结构覆盖的源区表面形成有第一氧化层，所述第一氧化层的厚度范围为
形成所述第一氧化层后，对存储器件的结构进行热处理工艺；
形成位于所述未被所述擦除栅结构覆盖的源区上的金属硅化物，包括：在所述热处理工艺后，对所述第一氧化层进行离子掺杂，接着去除所述第一氧化层，以暴露出未被所述擦除栅结构覆盖的源区表面；形成位于所述未被所述擦除栅结构覆盖的源区上的金属硅化物。
2.根据权利要求1所述存储器件的形成方法，其特征在于，所述对所述第一氧化层进行离子掺杂后，同一湿法刻蚀溶液对第一氧化层的刻蚀速率增加1～1.5倍。
3.根据权利要求1所述存储器件的形成方法，其特征在于，所述离子掺杂的离子为硼离子、磷离子、砷离子或者氟离子。
4.根据权利要求1所述存储器件的形成方法，其特征在于，所述去除所述第一氧化层的工艺为湿法刻蚀，所述湿法刻蚀的溶液为氧化物刻蚀缓冲溶液或者氢氟酸溶液。
5.根据权利要求1所述存储器件的形成方法，其特征在于，形成所述字线结构包括：首先在所述衬底表面形成相对设置的两个控制栅极结构，所述控制栅极结构与所述衬底之间还形成有浮栅结构；对位于所述控制栅结构之间的衬底进行离子掺杂，形成源区；形成位于所述控制栅结构之间的擦除栅结构；形成位于所述控制栅结构中远离所述擦除栅结构的一侧的字线区。
6.根据权利要求5所述存储器件的形成方法，其特征在于，所述形成所述擦除栅结构前，还包括在所述源区表面形成氧化层，所述氧化层包括所述隧穿氧化层和所述第一氧化层。
7.根据权利要求1所述存储器件的形成方法，其特征在于，形成所述第一氧化层的方法为热氧化或化学气相沉积法。
8.根据权利要求1所述存储器件的形成方法，其特征在于，还包括：形成位于控制栅结构的两侧的内侧墙，及位于所述字线区中远离所述擦除栅结构的一侧的外侧墙。
9.根据权利要求8所述存储器件的形成方法，其特征在于，所述外侧墙包括氧化硅层及位于所述氧化硅层表面的氮化硅层，用以所述字线区和位线区的隔离。
10.根据权利要求1所述存储器件的形成方法，其特征在于，形成所述金属硅化物包括：首先采用氧化材料覆盖所述源区表面；接着采用湿法去除所述氧化材料，暴露出所述源区表面；形成位于所述未被所述擦除栅结构覆盖的源区上的金属硅化物。
11.根据权利要求10所述存储器件的形成方法，其特征在于，所述湿法去除所述氧化材料的同时还包括去除部分剩余的所述第一氧化层。
存储器件的形成方法
技术领域
背景技术
[0002] 在目前的半导体产业中，集成电路产品主要可分为三大类型：逻辑、存储器和模拟电路，其中存储器件在集成电路产品中占了相当大的比例。而在存储器件中，近年来闪速存储器(flash memory)的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度、易于擦除和重写等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。
[0003] 图1示出的存储器件结构包括：衬底001，位于衬底001表面的字线结构，所述字线结构包括两个字线区1、及位于字线区1之间的擦除栅区2，所述字线区1和擦除栅区2间还形成有浮栅结构002及位于所述浮栅结构002表面的控制栅结构003。所述字线区1包括字线栅极氧化层0041及字线栅极004。
[0004] 其中，所述擦除栅区2形成有位于所述衬底001上的隧穿氧化层006及擦除栅005，所述隧穿氧化层006包括位于衬底表面的第一隧穿氧化层0061及位于擦除栅区2侧壁的第二隧穿氧化层0062。位于所述擦除栅区2下方的衬底001内形成有源区020。
[0005] 所述存储器件还包括内侧墙007，所述内侧墙007位于浮栅结构和控制栅结构的两侧。所述字线区1中远离所述擦除栅区2的一侧形成有外侧墙010，所述外侧墙010包括氧化硅层011及位于所述氧化硅层011表面的氮化硅层012。所述外侧墙010用于字线区1和位线区(未图示)之间的隔离。
[0006] 如图2为图1的俯视结构示意图，其中图1为图2沿BB′方向的截面图。所述存储器件包括：衬底001，位于所述衬底001内的位线区008，图中示出了平行分布的三条位线。
[0007] 位于所述位线区008上的字线结构，一个所述字线结构的延伸方向与一根所述位线的延伸方向相互垂直，图2示出了一个字线结构。所述字线结构的具体结构可以参照图1。如图2所示，在所述字线结构的延伸方向形成与控制栅结构003连接的控制栅接触结构
009，用以使得所述控制栅结构003与外部电信号连接。参考图2，形成所述隧穿氧化层006时，在暴露出的衬底001表面均会沉积形成隧穿氧化层006对应的氧化层材料。其中，位于两个所述控制栅接触结构009之间的衬底001表面区域也同样沉积所述氧化层材料，进而形成第一氧化层0063，所述第一氧化层0063的厚度与第一隧穿氧化层0061的厚度相同。
所述擦除栅结构005下方的衬底001及所述第一氧化层0063下方衬底001内形成有源区
020。本图为示意清楚，所述第一氧化层0063尺寸略有放大。
009，用以使得所述控制栅结构003与外部电信号连接。参考图2，形成所述隧穿氧化层006时，在暴露出的衬底001表面均会沉积形成隧穿氧化层006对应的氧化层材料。其中，位于两个所述控制栅接触结构009之间的衬底001表面区域也同样沉积所述氧化层材料，进而形成第一氧化层0063，所述第一氧化层0063的厚度与第一隧穿氧化层0061的厚度相同。
所述擦除栅结构005下方的衬底001及所述第一氧化层0063下方衬底001内形成有源区
020。本图为示意清楚，所述第一氧化层0063尺寸略有放大。
[0008] 后续地，将需要去除所述第一氧化层0063，并对所述形成有源区020的衬底形成金属硅化物及连接结构，使得所述源区020与外部电信号连接。
[0009] 现有技术中，常出现所述源区020与外部电信号连接不可靠的问题。
发明内容
[0010] 本发明的目的在于提供一种存储器件的形成方法，提高存储器件中源区与外部电信号连接的可靠性。
[0011] 为解决上述问题，本发明提供一种存储器件的形成方法，包括：
[0012] 提供衬底，所述衬底内形成有位线区；
[0013] 在所述衬底表面形成一个或一个以上的字线结构，所述字线结构的排列方向与位线区内的位线排列方向垂直，所述字线结构包括两个相对设置的控制栅结构、位于所述控制栅结构之间的擦除栅结构、位于所述控制栅结构中远离所述擦除栅结构的一侧的字线区，及所述两个相对设置的控制栅结构之间衬底内的源区，其中，被所述擦除栅结构覆盖的源区表面形成有隧穿氧化层，未被所述擦除栅结构覆盖的源区表面形成有第一氧化层；
[0014] 形成位于所述未被所述擦除栅结构覆盖的源区的金属硅化物，包括：对所述第一氧化层进行离子掺杂，接着去除所述第一氧化层，以暴露出未被所述擦除栅结构覆盖的源区表面；形成位于所述未被所述擦除栅结构覆盖的源区的金属硅化物。
[0016] 可选的，所述离子掺杂的离子为硼离子、磷离子、砷离子或者氟离子。
[0017] 可选的，所述去除所述第一氧化层的工艺为湿法刻蚀，所述湿法刻蚀的溶液为氧化物刻蚀缓冲溶液或者氢氟酸溶液。
[0018] 可选的，所述第一氧化层的厚度范围为
[0019] 可选的，形成所述字线结构包括：首先在所述衬底表面形成相对设置的两个控制栅极结构，所述控制栅极结构与所述衬底之间还形成有浮栅结构；对位于所述控制栅结构之间的衬底进行离子掺杂，形成源区；形成位于所述控制栅结构之间的擦除栅结构；形成位于所述控制栅中远离所述擦除栅结构的一侧的字线区。
[0020] 可选的，所述形成所述擦除栅结构前，还包括在所述源区表面形成氧化层，所述氧化层包括所述隧穿氧化层和所述第一氧化层。
[0022] 可选的，还包括：形成位于控制栅结构的两侧的内侧墙，及位于所述字线区中远离所述擦除栅区的一侧的外侧墙。
[0023] 可选的，所述外侧墙包括氧化硅层及位于所述氧化硅层表面的氮化硅层，用以所述字线区和位线区的隔离。
[0024] 可选的，形成所述金属硅化物包括：首先采用氧化材料覆盖所述源区表面；接着采用湿法去除所述氧化材料，暴露出所述源区表面，形成位于所述未被所述擦除栅结构覆盖的源区上的金属硅化物。
[0025] 可选的，所述湿法去除所述氧化材料的同时还包括去除部分剩余的所述第一氧化层。
[0026] 与现有技术相比，上述方案具有以下优点：
[0027] 在去除所述第一氧化层前，首先对所述第一氧化层进行离子掺杂，降低所述第一氧化层的致密度，进而使得对于同一湿法刻蚀溶液可以提高对第一氧化层的刻蚀速率，使得第一氧化层达到去除彻底的效果，提高金属硅化物及连接结构与所述源区的连接可靠性，进而提高所述源区与外部电信号连接的可靠性。
[0028] 所述对所述第一氧化层进行离子掺杂后，同一湿法刻蚀溶液对第一氧化层的刻蚀速率增加1～1.5倍，较大程度地提高第一氧化层的刻蚀速率，使得第一氧化层达到去除彻底的效果，提高金属硅化物及连接结构与所述源区的连接可靠性，进而提高所述源区与外部电信号连接的可靠性。附图说明
[0029] 通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其他目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。附图的绘制并未刻意按照实际比例，重点在于示出本发明的主旨。在附图中，为清楚明了，部分层和区域被加以放大。
[0030] 图1与图2为现有技术存储器件的结构示意图；
[0031] 图3为现有技术存储器件的空洞结构示意图；
[0032] 图4至图12是本发明一个实施例的存储器件的形成方法的实施例剖面结构示意图。
具体实施方式
[0033] 如图2所示，现有技术中，常出现所述源区020与外部电信号连接不可靠的问题。经发明人发现，因为所述第一氧化层0063位于控制栅结构之间的凹陷，且在所述第一氧化层0063形成后会经历一系列热处理工艺，所述热处理工艺会提高所述第一氧化层0063的致密性，使其更难以去除。所以未能彻底去除的所述第一氧化层0063，导致后续形成的源区020表面的金属硅化物及连接结构与所述源区020的连接不足，降低了所述源区020与外部电信号连接的可靠性。
[0034] 发明人进一步发现，若仅增加对所述第一氧化层0063的刻蚀时间及刻蚀浓度，会导致对其他位置的氧化材料的过刻蚀。如图3所示，对所述第一氧化层0063的过长刻蚀会造成外侧墙010内的氧化硅层011近所述衬底001的位置形成有空洞030，所述空洞030会影响字线区和位线区之间的绝缘，造成字线区和位线区电连接，严重影响存储器件性能。
[0035] 而若仅仅针对所述第一氧化层0063进行选择性刻蚀，则需要额外形成对所述第一氧化层0063的掩模，增加工艺的复杂度。
[0036] 为解决上述问题，本发明提供一种存储器件的形成方法，包括：
[0037] 提供衬底，所述衬底内形成有位线区；
[0038] 在所述衬底表面形成一个或一个以上的字线结构，所述字线结构的排列方向与位线区内的位线排列方向垂直，所述字线结构包括两个相对设置的控制栅结构、位于所述控制栅结构之间的擦除栅结构、位于所述控制栅结构中远离所述擦除栅结构的一侧的字线区，及所述两个相对设置的控制栅结构之间衬底内的源区，其中，被所述擦除栅结构覆盖的源区表面形成有隧穿氧化层，未被所述擦除栅结构覆盖的源区表面形成有第一氧化层；
[0039] 形成位于所述未被所述擦除栅结构覆盖的源区的金属硅化物，包括：首先对所述第一氧化层进行离子掺杂，接着采用湿法刻蚀的方法去除所述第一氧化层，以暴露出未被所述擦除栅结构覆盖的源区表面；形成位于所述未被所述擦除栅结构覆盖的源区的金属硅化物。
[0040] 通过首先对所述第一氧化层进行离子掺杂，降低所述第一氧化层的致密度，对第一氧化层达到去除彻底的效果，提高金属硅化物及连接结构与所述源区的连接可靠性，进而提高所述源区与外部电信号连接的可靠性。
[0041] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
[0042] 在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
[0043] 图4至图12为本发明一个实施例的存储器件的形成方法剖面结构示意图，所述示意图只是实例，在此不应过度限制本发明保护的范围。
[0044] 如图4所示，提供衬底101，所述衬底101可以是单晶、多晶、或非晶结构的硅或硅锗，也可以是绝缘体上硅(SOI)。或者还可以包括其它的材料，例如砷化镓等三五族化合物。
[0045] 其中，所述衬底101内形成有位线区a，所述位线区a包括若干数目相互平行的位线108。各条位线108之间为相互平行状态。
[0046] 如图5所示，在所述衬底101表面形成一个或一个以上的字线结构b，所述字线结构b的排列方向与位线区a内的位线排列方向垂直，本图示出的字线结构b的数目为一个。
[0047] 其中，所述字线结构b包括两个相对设置的控制栅结构103、位于所述控制栅结构103之间的擦除栅结构105、位于所述控制栅结构103的远离所述擦除栅结构105的一侧的字线区10，及所述两个相对设置的控制栅结构103之间衬底101内的源区120，其中，被所述擦除栅结构105覆盖的源区120表面形成有隧穿氧化层106(未示出)，未被所述擦除栅结构105覆盖的源区120表面形成有第一氧化层1063。
[0048] 如图6所示为图5所示结构的AA′方向的截面图，包括：位于所述控制栅结构103间的擦除栅结构105、位于所述控制栅结构103与所述擦除栅结构105相对一侧的字线区10，及所述两个相对设置的控制栅结构103间衬底101内的源区120。其中，被所述擦除栅结构105覆盖的源区120表面形成有隧穿氧化层106。所述隧穿氧化层106包括位于衬底表面的第一隧穿氧化层1061及位于擦除栅区2侧壁的第二隧穿氧化层1062。
[0049] 其中，所述控制栅结构103与所述衬底101表面之间还形成有浮栅结构102。所述字线区10包括字线栅极氧化层1041及位于所述字线栅极氧化层1041表面的栅极104。
[0050] 其中，继续参考图6，形成所述字线结构的工艺包括：首先在所述衬底101表面形成相对设置的两个控制栅极结构103，及位于所述控制栅极结构103与所述衬底101之间还形成有浮栅结构102；对位于所述控制栅结构103之间的衬底101进行离子掺杂，形成源区120；形成所述源区120后，在所述源区120表面形成氧化层(未图示)，根据所述氧化层与后续擦除栅结构的相对位置关系，所述氧化层划分为所述隧穿氧化层和所述第一氧化层。形成所述氧化层的方法为热氧化或化学气相沉积法。
[0051] 接着，一并参考图5和图6，形成位于所述控制栅结构103之间的擦除栅结构105。其中，被所述擦除栅结构105覆盖的源区120表面形成的氧化层为隧穿氧化层106，未被所述擦除栅结构105覆盖的源区120表面形成的氧化层为第一氧化层1063。
[0052] 形成所述擦除栅结构之后，接着形成位于所述控制栅结构103中远离所述擦除栅结构105的一侧的字线区10。
[0053] 继续一并参考图5和图6，还包括形成位于控制栅结构103的两侧的内侧墙107，所述内侧墙107用于对所述控制栅结构103与所述字线区10的绝缘，及所述控制栅结构103与所述擦除栅结构105的绝缘。
[0054] 如图5所示，所述第一氧化层1063与所述隧穿氧化层106为同时形成，所述第一氧化层1063与所述第一隧穿氧化层1061的厚度相等。随着存储器件的擦除电压的提高，所述隧穿氧化层106中的第一隧穿氧化层1061的厚度不断提高。所述第一隧穿氧化层1061的厚度范围为 甚至一些工艺要求达到 进而使得所述第一氧化层1063较厚，使得后续较难彻底去除所述第一氧化层1063。
[0055] 进一步地，形成所述第一氧化层1063后，还需要对所述存储器件的结构进行一系列的热处理工艺，提高所述第一氧化层1063的致密度，使得后续更难彻底去除所述第一氧化层1063。
[0056] 参考图7，形成与所述控制栅结构103电连接的控制栅接触结构109，以通过所述控制栅接触结构109，将外部电信号施加至所述控制栅结构103。
[0057] 继续一并参考图7和图8，形成位于所述字线区10中远离所述擦除栅结构103的一侧的外侧墙110。所述外侧墙110包括氧化硅层111及位于所述氧化硅层111表面的氮化硅层112，用以所述字线区10与位于衬底101内所述位线区的隔离。
[0058] 进一步地，所述外侧墙110中的氧化硅层111呈L型，所述氮化硅层112的底部位于所述氧化硅111的表面，即被所述氮化硅112覆盖的部分氧化硅111的一端暴露在外。若外部具有刻蚀溶液，容易对位于所述氮化硅层112下的氧化硅111造成腐蚀，造成所述字线区10与位于衬底101内所述位线区的电连接，严重降低存储器件的可靠性。
[0059] 进一步地，所述外侧墙110同时还形成于所述控制栅接触结构109的两侧。
[0060] 如图9所示，对所述第一氧化层1063进行离子掺杂，所述离子掺杂的离子为硼离子、磷离子、砷离子或者氟离子。对于同一湿法刻蚀溶液，对所述经过离子掺杂的第一氧化层1063的刻蚀速率是所述未离子掺杂的第一氧化层1063的刻蚀速率的2～2.5倍，即所述对所述第一氧化层1063进行离子掺杂后，同一湿法刻蚀溶液对第一氧化层1063的刻蚀速率增加1～1.5倍。
[0061] 进一步地，所述离子掺杂可以与存储器件的其他掺杂工艺同时进行，如形成所述存储器件的漏极结构的掺杂工艺，以进一步简化工艺流程，降低制造成本。
[0062] 一并参考图9和图10，接着去除所述第一氧化层1063，以暴露出未被所述擦除栅结构105覆盖的源区120表面。所述去除所述第一氧化层1063的工艺为湿法刻蚀，所述湿法刻蚀的溶液为氧化物刻蚀缓冲溶液或者氢氟酸溶液。其中，所述氧化物刻蚀缓冲溶液为由氢氟酸和氟化铵按不同比例配制形成的刻蚀溶液。
[0063] 因为对所述第一氧化层1063刻蚀前，已对所述第一氧化层1063进行离子掺杂，以降低所述第一氧化层1063的致密度，所以在该步刻蚀中，可以提高所述第一氧化层1063的刻蚀速率，进而彻底去除所述第一氧化层1063，同时还可以避免对外侧墙110的刻蚀，进而避免刻蚀所述外侧墙110中的氧化硅层，以提高所述外侧墙110对字线区和位线区的绝缘效果。
[0064] 本实施例中，所述第一氧化层1063通过一步湿法刻蚀去除。作为其他实施例，还可能分多步去除。尤其地，在后续的形成覆盖的源区120的金属硅化物的工艺中，还包括首先采用氧化材料覆盖所述源区120表面；接着采用湿法去除所述氧化材料，再暴露出所述源区120表面。如图11所示，首先去除一部分的第一氧化层1063，形成剩余的第一氧化层1064；接着在后续形成金属硅化物的工艺中，将部分剩余的第一氧化层1064同时去除。以提高工艺效率，降低工艺成本。
[0065] 如图12所示，在暴露出的源区120表面形成金属硅化物210及位于所述金属硅化物210表面的源区连接结构220。所述外部电信号电连接所述源区连接结构220，以将外部电信号施加至所述源区120，进而对所述存储器件进行操作。
[0066] 在去除所述第一氧化层前，首先对所述第一氧化层进行离子掺杂，降低所述第一氧化层的致密度，进而使得对于同一湿法刻蚀溶液可以提高对第一氧化层的刻蚀速率，使得第一氧化层达到去除彻底的效果，提高金属硅化物及连接结构与所述源区的连接可靠性，进而提高所述源区与外部电信号连接的可靠性。
[0067] 所述对所述第一氧化层进行离子掺杂后，同一湿法刻蚀溶液对第一氧化层的刻蚀速率增加1～1.5倍，较大程度地提高第一氧化层的刻蚀速率，使得第一氧化层达到去除彻底的效果，提高金属硅化物及连接结构与所述源区的连接可靠性，进而提高所述源区与外部电信号连接的可靠性。
[0068] 本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种新型低频宽脉冲浮动板调制器电路 | 2021-10-27 | 2 |
| 图像传感器 | 2020-05-11 | 3 |
| 一种全自动浅层沉淀水解酸化-好氧生物床-MBR反应器 | 2020-09-27 | 2 |
| 一种乳化液废水处理工艺及装置 | 2023-04-01 | 0 |
| 一种净化回收钛白废液的方法 | 2020-11-27 | 3 |
| 风力机 | 2022-06-09 | 1 |
| 一种城市污水的回用处理方法及系统 | 2022-12-05 | 1 |
| 一种普通电容器降升压LED驱动电源 | 2021-10-14 | 2 |
| 一种涂料废水处理系统 | 2021-04-03 | 1 |
| 一种水面光伏电站的漂浮结构 | 2021-12-02 | 1 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈