技术领域
[0001] 本
发明涉及集成
电路技术领域，特别涉及一种缓冲近地电压的CMOS缓冲器。
背景技术
[0002] 如图1所示，为集成电路中常用的电压缓冲器结构(基于OTA实现)，运算跨导
放大器(OTA)的同相输入端作为电压输入端，OTA的反相端与输出端连接在一起作为电压输出端。由于OTA的电压增益(A)非常高，
输出电压与输入电压的关系是：
[0003]
[0004] 其缓冲输出的相对误差等于1/(1+A)，因此，OTA的增益越高，缓冲器的误差就越小。从端口阻抗的
角度看，图1所示电压缓冲器的输入阻抗等于OTA的输入阻抗，在CMOS工艺下OTA的输入阻抗是非常高的；其输出阻抗等于OTA自身输出阻抗除以(1+A)，是非常低的值。因此，这种电压缓冲器的性能好坏取决于OTA的增益(A)的高低。
[0005] 如图2所示，为CMOS工艺下常用OTA的电路结构图，这种PMOS折叠共源共栅结构的输入级对输入较
低电压的情况有很好的适应性，但是在输入电压是近地的较低电压时，与OTA
反相输入端相连的输出端的NMOS管(N6)会处于线性区，导致其跨导值非常低，进而，导致OTA的电压增益(A)变得非常低，因而不再能够准确的实现电压缓冲。
[0006] 如图3所示，为另一种常用的电压缓冲器结构(基于超级
源极跟随器实现)，其输入阻抗非常高，输出阻抗非常低。这种电压缓冲器可以输出靠近地的电压，这是因为，即使NMOS管N2进入线性区，只要恒定偏置
电流源IB正常工作，输出电压就能正常跟随输入电压。但是，超级源极跟随器只能实现小
信号跟随，输入电压和输出电压之间存在一个栅源电压(VGS)的压差，而且这个电压差在集成电路中还会随工艺、电压、
温度(PVT)变化而变化。因此，基于源极跟随器的电压缓冲器因为其栅源电压的PVT
稳定性较差而无法精确的缓冲直流电压。
发明内容
[0007] 针对
现有技术的不足，本发明目的在于提供一种能够缓冲近地电压的CMOS缓冲器。其采用如下技术方案：
[0008] 一种缓冲近地电压的CMOS缓冲器，其包括：运算
跨导放大器OTA，以及由偏置恒定电流源IB1、偏置恒定电流源IB2、NMOS管N1、NMOS管N2、NMOS管N3组成的超级源极跟随器；
[0009] 所述运算跨导放大器OTA的同向输入端与电压输入端连接，电压输出端、所述NMOS管N1的源极、所述NMOS管N2的漏极均与所述运算跨导放大器OTA的反向输入端连接，所述运算跨导放大器OTA的输出端与NMOS管N1的栅极连接，所述偏置恒定电流源IB1的输入端与电源连接，所述偏置恒定电流源IB1的输出端和所述NMOS管N3的栅极均与所述NMOS管N1的漏极连接，所述偏置恒定电流源IB2的输入端和NMOS管N3的源极均与所述NMOS管N2的栅极连接，所述NMOS管N2的源极接地，所述偏置恒定电流源IB2输出端接地，所述NMOS管N3的漏极与电源连接。
[0010] 作为本发明的进一步改进，所述NMOS管N2偏置在亚
阈值区，所述NMOS管N1和NMOS管N3工作在饱和区。
[0011] 作为本发明的进一步改进，所述运算跨导放大器OTA采用PMOS源极耦合差分对作为输入级的折叠共源共栅结构。
[0012] 本发明的有益效果：
[0013] 本发明的缓冲近地电压的CMOS缓冲器由于OTA和超级源极跟随器都在闭环回路中，克服了源极跟随器的栅源直流电压移位随PVT变化而变化的缺点，同时，即便输入电压非常靠近地电压，也能够维持较高的环路增益。充足的环路增益保证了缓冲器输出电压与输入电压之间的近似相等，而且具有一定的驱
动能力，即精确的实现了对近地电压的缓冲。
[0014] 上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照
说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳
实施例，并配合
附图，详细说明如下。
附图说明
[0015] 图1是集成电路中常用的电压缓冲器电路结构(基于OTA实现)；
[0016] 图2是CMOS工艺下常用OTA的电路图；
[0017] 图3是另一种常用的电压缓冲器电路结构(基于超级源极跟随器实现)；
[0018] 图4是本发明优选实施例中缓冲近地电压的CMOS缓冲器的电路图；
[0019] 图5是本发明中缓冲近地电压的CMOS缓冲器与基于运算跨导放大器的传统电压缓冲器在100kHz处的增益模值与输入共模电压之间的关系。
具体实施方式
[0020] 下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
[0021] 参照图4，为本发明实施例中的缓冲近地电压的CMOS缓冲器，其包括：运算跨导放大器OTA，以及由偏置恒定电流源IB1、偏置恒定电流源IB2、NMOS管N1、NMOS管N2、NMOS管N3组成的超级源极跟随器。
[0022] 运算跨导放大器OTA的同向输入端与电压输入端连接，电压输出端、NMOS管N1的源极、NMOS管N2的漏极均与运算跨导放大器OTA的反向输入端连接，运算跨导放大器OTA的输出端与NMOS管N1的栅极连接，偏置恒定电流源IB1的输入端与电源连接，偏置恒定电流源IB1的输出端和NMOS管N3的栅极均与NMOS管N1的漏极连接，偏置恒定电流源IB2的输入端和NMOS管N3的源极均与NMOS管N2的栅极连接，NMOS管N2的源极接地，偏置恒定电流源IB2输出端接地，NMOS管N3的漏极与电源连接。
[0023] 其中，NMOS管N2选取较大的宽长比使之偏置在亚阈值区，NMOS管N1和NMOS管N3工作在饱和区。
[0024] 本实施例中的运算跨导放大器OTA结构如图2所示，其采用PMOS差分对作为输入级的折叠共源共栅结构,该OTA包括PMOS管P1、P2、P3、P4、P5、P6、P7、P8，NMOS管N1、N2、N3、N4、N5、N6，具体的，参照图2，P1的栅极接反向输入端，P2的栅极接同向输入端，P1的源极和P2的源极与P3的漏极连接，N1的源极和N4的漏极均与P1的漏极连接，N2的源极和N5的漏极均与P2的漏极连接，N4的源极接地，N5的源极接地,N4的栅极和N5的栅极接Vbias4，P3的栅极接Vbias1,P3的源极、P4的源极、P5的源极和P8的源极接
电源电压VDD，P4的漏极与P6的源极连接，P6的漏极、N1的漏极、P5的栅极均与P4的栅极连接，P5的漏极与P7的源极连接，P6的栅极和P7的栅极连接Vbias2，N1的栅极和N2的栅极接Vbias3，P7的漏极和N2的漏极均与N6的栅极连接，N6的源极接地，N6的漏极和P8的漏极均与输出端连接，P8的栅极接Vbias1。
[0025] 参照图4，本发明利用跨导增强源极跟随器实现了维持闭环回路的较高的环路增益，NMOS管N1管能够在极端情况下(输出电压靠近0V)下正常实现电压跟随的关键是偏置恒定电流源IB1正常工作(即保持高输出阻抗)，而NMOS管N2管
沟道长度取较小值，宽度尽量大以保证在较高输出电压时NMOS管N2的栅极电压不会急剧下降(导致偏置恒定电流源IB1不能正常工作)。
[0026] 当输入电压靠近地时，此时NMOS管N2处于线性区，但是只要NMOS管N2的栅极电压没有上升到迫使偏置恒定电流源IB1进入线性区，NMOS管N1依然具有源极电压跟随栅极电压的特性。由于NMOS管N2的宽长比较大，其栅极电压不会有较大幅度的变化，同时NMOS管N2选择较短沟道长度，可以保证较小的器件尺寸。
[0027] 事实上，在电源电压较低(1.2V以下)的环境下，NMOS管N3和偏置恒定电流源IB2组成的源极跟随器是可以省略的。这样，在缓冲器的结构中，OTA的输出端电压比靠近地的缓冲输出电压高出一个栅源电压(VGSP1)，因而能够保证输出级MOS管(图2中的N6)工作在饱和区，因此，OTA能够维持高电压增益；同时，超级源极跟随器保障了OTA的输出端和缓冲输出端之间的小信号跟随效应(即环路增益不会因为NMOS管N2处于线性区而降低)。由于OTA和超级源极跟随器都在闭环回路中，充足的环路增益保证了缓冲器输出电压与输入电压之间的近似相等，即便输入电压非常靠近地(比如50mV)，也能够精确的实现电压缓冲。
[0028] 参照图5，为本发明中缓冲近地电压的CMOS缓冲器与基于运算跨导放大器的传统电压缓冲器在100kHz处的增益模值与输入共模电压之间的关系。其中，本发明与基于运算跨导放大器的传统电压缓冲器均在65nmCMOS工艺和1.2V电源电压下搭建电路并进行了电压增益的
频率响应仿真。其电压增益越接近0dB(即1倍电压增益)，说明电压缓冲的误差越小。在100kHz频率处扫描共模输入电压，得到图5。电压缓冲误差小于0.1％意味着电压增益大于0.999，即大于-8.69mdB；电压缓冲误差小于1％意味着电压增益大于0.99，即大于-87.3mdB。
[0029] 从图5中可以看出，若以0.1％缓冲误差作为标准，结果显示，传统结构(实线)的最低输入共模电压约等于141mV，而本发明(虚线)的最低输入共模电压约为8mV，相对于传统结构拓展了133mV；若以1％缓冲误差作为标准，仿真结果显示，传统结构的最低输入共模电压约等于63mV，而本发明的最低输入共模电压约为4mV，相对于传统结构拓展了59mV。由此可证明本发明缓冲近地电压的CMOS缓冲器具有缓冲近地电压的功能。
[0030] 以上实施例仅是为充分说明本发明而所举的较佳的实施例，本发明的保护范围不限于此。
本技术领域的技术人员在本发明
基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以
权利要求书为准。
