【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フィルタに係り、
特に、データサンプルの処理のためのフィルタに関し、
また、デジタルデータサンプル中のグリッチ、スパイク、ドロップアウトまたは他の短時間異常を除去するための回路および方法に関する。

【０００２】

【従来の技術】多くの電子回路、データバス、インタフェースおよび伝送媒体は、隣接する信号源、スイッチング誘起過度現象等のような外来の内部および外部要因によりもたらされる雑音および歪みを受ける。 そのような外来の負担の結果は、しばしば回路または媒体中のいくつかの点における信号振幅の鋭い立ち上がりまたは立ち下がりの形をとる。 ここで、立ち上がりまたは立ち下がりは、所望の信号には無関係である。 そのような妨害または雑音の周波数、極性、期間および幾何形状が変化するので、多くの名称により知られている。 例えば、これらの妨害信号が短時間および通常非周期的である場合、
これらはしばしば、「グリッチ(glitch)」または「ドロップアウト(dropout)」と呼ばれ、これらを以下「グリッチ」と単に称する。

【０００３】信号グリッチを取り扱うために、多くの解決の試みが考えられてきた。 これらは、信号または動作条件のある範囲について程度を変化させるのに適していることが分かった。 いくつかの解決手段は、部分的なファームウェアまたはソフトウェアサポートと共にまたはこれらなしに、内部または外部補償回路として構成されたとき、比較的より有利であることが分かった。 他の場合において、汎用または特定用途のプロセッサと共に使用するための実行可能なソフトウェア（プログラム）の形で解決手段が適用されてきた。

【０００４】

【発明が解決しようとする課題】しかし、ハードウェアおよびソフトウェアの両方の具現化において有用な一般的な適応技術はなかった。

【０００５】

【課題を解決するための手段】本発明により、従来技術の制約が克服され、かつ技術的な進歩がなされた。 例示的なグリッチフィルタの実施形態は、連続的な時間間隔ｔ _i ，ｉ＝１，２，…においてサンプルされる信号に適用可能である。

【０００６】１つの側面において、本発明は、例示的な実施形態において、奇数、すなわちＮ個のサンプルされるデータ値の重複する時間のシーケンスの処理を提供し、各時間間隔ｔ _iに対して与えられるＮ値の各セットのソートされた順番に対する中央値を決定する。 この中央値は、Ｎ入力値（即ち時間間隔ｔ _i ）の現在のセットに対する出力値として取られる。 後の時刻ｔ _i+1において、先行するＮ個のサンプルの最も古いものが廃棄され、新しいサンプルがセットに追加される。 このプロセスは、各時刻について繰り返される。

【０００７】例示的なハードウェア実施形態において、
半導体チップ回路（例えば、フィールドプログラムドロッジクアレイ，ＦＰＬＡ）のような回路は、上述した技術を使用してその他の場合には処理されることになる信号中に生じるグリッチを除去する。 本発明の例示的なソフトウェア実施形態により、プロセッサは、望ましい信号におわされるグリッチを同様に評価しかつ除去するために、ソフトウェアルーチンまたはコンピュータプログラムを実行する。

【０００８】

【発明の実施の形態】図１は、もしそうでなければ再生または他の通常の処理に適したオーディオ信号のような典型的なグリッチを伴う信号を示す。 オーディオ信号との関連において、聴取者は、そのようなグリッチを、不快なパチパチ言う音またはビシッと鳴る音として認識するかも知れない。 本発明の原理および技術の使用により、多くの可能性のある実施形態のうちの１つを使用することにより、ブリッチが除去された図１の信号を示す。

【０００９】具体的には、図１は、サイン波（正弦波）
の上に重畳(superimpose)された大きさ、極性および間隔が変化する多数の短時間スパイクまたはグリッチを示している。 これらのグリッチを除去するために例示的な７タップの有限インパルス応答（ＦＩＲ）デジタルフィルタのような他の標準的な技術は、典型的には成功と失敗が混じり合ったものとなる。 即ち、特定のグリッチの振幅は低減することができるが、全体として除去されず、その幾何学形状（例えば、その幅）は実際に増大する可能性がある。 図２は、本発明の表示を使用して全てのグリッチが有効に除去された図１のサイン波を示す。

【００１０】図３は、本発明の側面を多様な詳細な実施形態において実行するための概略システムのブロック図を示す。 サンプラ３０１は、入力リード３００から入力信号、例えば図１に示すようなアナログ信号を受信するように構成されている。 適切な場合には、入力リード３
００の入力信号は、既にサンプルされていてもよく、この場合には、サンプラ３０１は、入力信号を単に通過させることができ、または異なるレートでサンプルすることもできる。 これは、当業者により特定の環境に適合するように決定される。

【００１１】入力リード３００の入力信号がサンプルであるが名目的に連続信号であるかにかかわらず、いかなる外来グリッチの存在も、パルス振幅における変則的な変動ととして反映される。 一般に、サンプラ３０１のサンプリングレートは、１つまたは２つ異常のサンプルにおける実質的に全てのグリッチで影響を受けた振幅値をとらえるために十分に高く選ばれる。 サンプラ回路３０
１の出力は、存在するグリッチを反映するサンプルのシーケンスである。 参照目的のために、サンプルレートとして１／ｔがとられ、ここでｔはサンプリング間隔である。 したがって、１つのサンプルは、ｔの各倍数において生成される。 即ちｔ _i ，ｉ＝１，２，…である。

【００１２】クオンタイザ３０２は、サンプラ３０１からのサンプルされた出力を受信し、各サンプルの値のマルチビット表現を生成する。 １つの例示的な場合において、サンプルは、８ビットデジタル値に変換される。 しかし、他の特定のサンプル粗さも特定の場合において使用可能である。 そのようなサンプルは、各ｔ _iに対して生成される。

【００１３】Ｎサンプル遅延回路３０３は、サンプル値の各デジタル表現を受信し、最新のＮ個のサンプルを保持する。 １つの例示的な場合において、Ｎ＝７であり、
遅延回路３０３は、７個の最新のサンプルを保持する。
各ｔ秒間隔の後に、最も古いサンプル値は廃棄され、次の新しいサンプルが受信されて、遅延回路３０３により一時的に保持される。 遅延回路３０３は、典型的な実施形態において、マルチビットシフトレジスタと、アドレス可能なポインタを有する標準マルチビットメモリ、サーキュラ（循環型）バッファ、または何れかの多様な他の特定の回路実現として具現化され得る。

【００１４】好都合なことに、遅延回路３０３に格納された全てのＮ個の値は、現在のｔ秒時間間隔の間、ソータ３０４に対して利用可能である。 ソータ３０４により実行される主な機能は、それに提供された現在のＮ個の値を、昇順（または降順）で並べ換えることである。 Ｎ
は、好都合に奇数（例えば、７）に選ばれるので、現在の時間間隔に対するＮ個の値の整列された(ordered)リスト中の中央のサンプル値は、中点セレクタ３０５により容易に識別されかつ選択される。

【００１５】中点セレクタ３０５の出力は、グリッチフィルタ出力である。 実際の選択が予測可能な場所の単なる読み出しとなるように、ソータ３０４によりソートされる整列された時間サンプルを、セレクタ３０５が識別できる物理的または論理的位置にあるレジスタまたはメモリロケーションのセット中に格納させることが便利であることが分かる。

【００１６】図４は、図３のシステムのソータおよび関連する構成要素の例示的なハードウェアの実施形態である。 具体的に、図４には、サンプルストア４０５として示されている図３のＮサンプル遅延エレメント３０３の表現が示されている。 この例では、Ｎ＝７であり、サンプルストア４０５は、各記憶レジスタ中にサンプル１ないし７を格納する。 上述したように、サンプルストアの内容は、各ｔ _iにおいて変化させられる。 サンプルｊ
は、各時間間隔におけるｊ＝１，２，…６に対してサンプル（ｊ＋１）となる。

【００１７】新しいサンプル１がサンプルストア４０５
の最上部に追加されるときに、サンプル７が廃棄される。 上述したように、サンプルストア４０５の実際のハードウェア具現化は、シフトレジスタ、リセット可能なポインタを有するランダムアクセスメモリ、またはＮ個のサンプル値を論理的にシフトすることを具現化するための他の適切なストアの形式となりうる。 参照の都合のために、サンプル値１〜７のそれぞれは、各レジスタに格納されるものとする。 時間サンプルのシーケンスの最後の７は、サンプルストア４０５に常に保持される。

【００１８】７個のレジスタされた発振４入力（４対１）マルチプレクサ（ｍｕｘＡないしＧ）が、図４中に４１０として示されている。 参照の都合のために、ｍｕ
ｘＡは、例えば、ｍｕｘＢの上にあり、ｍｕｘＧは、ｍ
ｕｘＦの下にあると言う。 これらのｍｕｘは、サンプルストア４０５中のレジスタのうちの各１つに格納されたサンプル値を入力として受信する。

【００１９】各ｍｕｘへのさらなる可能性のある入力には、隣接して上に位置するｍｕｘ出力（ｍｕｘＡに対してはない）、隣接して下に位置するｍｕｘ出力（ｍｕｘ
Ｇに対してはない）、およびその出力からフィードバックされるｍｕｘの現在地が含まれる。 制御入力４３５および４４０は、比較論理モジュール４２０および４２５
からｍｕｘに受信される。 当業者に知られているように標準クロックおよびタイミング制御も受信される。

【００２０】例えば、新しいデータが入力された後の第１のクロックの間に、ｍｕｘセレクトラインは、好都合にｍｕｘレジスタにラッチするためのサンプル値を選択する。 次の７個のクロックサイクルの間に、比較論理モジュールは、レジスタされた値の交番する対の大きさを評価する。 １つの例示的なシーケンスにおいて、比較論理モジュール４２０および４２５は、まずｍｕｘＡ＆
Ｂ，Ｃ＆ＤおよびＥ＆Ｆに格納された値を比較する。

【００２１】次のクロックサイクルにおいて、ｍｕｘＢ
＆Ｃ，Ｄ＆ＥおよびＦ＆Ｇが比較される。 各比較の後に、より正の値がより負の値を超える場合、比較論理モジュール４２０および４２５からのセレクトラインは、
ｍｕｘにそれらの現在値を保持することを命ずる。 しかし、より正の値がより負の値を下回る場合、比較論理は、２つのｍｕｘにそれらの値を交換することを命ずる。 ７つの比較サイクルの後に、ｍｕｘレジスタは、最も正の値を伴うソートされた値を、ｍｕｘＡに保持し、
最も負の値をｍｕｘＧに保持する。

【００２２】ｍｕｘＤの値が、出力として与えられる中央値である。 即ち、図３における中点即ち中心セレクタ３０５による選択は、ｍｕｘＤレジスタの指示を出力として意味する。 比較論理および関連するクロックおよびタイミングの詳細は、特定のロッジク構成ブロックおよび／または具現化ツールと共に変化し、これは当業者によってよく知られている。 選択が、Ｎサンプルのソートされたリスト（Ｎは奇数の整数）中の中央のサンプルである場合、便利な場合は、上および下の１デシグネータが一様に逆転することができる。

【００２３】１つの例示的なハードウェア実施形態において、図４の回路のエレメントおよび動作シーケンスは、それに関連する標準的開発ツールを使用して構成された標準ＡＴＭＥＬフィールドプログラマブルゲートアレイ（ＦＰＧＡ）を使用して好都合に実現される。

【００２４】例示的なソフトウェア実施形態ソーティングフィルタのソフトウェアバージョンは、図３のＮサンプル遅延３０１の機能を具現化するディスクファイルあるいはリアルタイム遅延要素から入力データが読み出されることを可能にする。 そして、演算されたフィルター値は、後続の使用または検査のために、ディスクあるいは他のメモリに書き込まれる。 本発明のソフトウェアバージョンは、典型的に、処理のために保持されるサンプル数Ｎの容易な修正を可能にする。 これは、ユーザが、
特定のデータセットに対してこのパラメータを変化させる効果を観察することを許容する。

【００２５】この技術分野においてよく知られているように、様々なアルゴリズムが、Ｎ個のサンプル値の現在のセットをソートするために使用され得る。 また、本発明のハードウェア具現化によく適した特定のアルゴリズムは、いくつかのソフトウェア実施形態にとってあまり望ましくない可能性がある。 しかし、ソーティングおよび関連するアルゴリズムはその詳細において異なる可能性があるが、多様な実施形態においてそのようなアルゴリズムを使用する結果は、実質的に同じである。

【００２６】ソフトウェア実施形態において、Ｎサンプル遅延要素（またはサーキュラバッファ）は、上述のハードウェア具現化と好都合に類似している。 １つのソフトウェア実施形態において、サーキュラバッファ配列（ｃｂｕｆ）に対するインデックスが、各繰り返しにおいて１ずつ増加し、かつＮに到達したときに前に折り重なる（即ち、０にクリアされる）。 この関係において、
新しい値がサーキュラバッファ中の古い値に上書きされる前に、古い値は、好都合に一時的に保持され、ソートされたバッファ配列（レジスタされたｍｕｘに等価）においてサーチされる。

【００２７】この古い値を保持するロケーションのみが、ソートされたバッファにおいて更新される。 新しい値のみが、各更新の後にソートされたバッファにおいて順序づけられていないので、１つのみのソーティングパスが、完全なソートを達成するために必要とされる。 サーキュラバッファの内容全体が、ソートの前の各時点においてソートされたバッファにコピーされるのであれば、ソーティングプロセスは、７個のソーティングパスを必要とすることになり、遙かに長い時間かかることになる。

【００２８】シングルパスソートは、いくつかのハードウェアバージョンにおいて具現化することが困難であるが、これらのハードウェア実施形態は、ソフトウェア実施形態において容易に実現されない効率を提供する。 したがって、例えば、ＦＰＧＡおよび他のハードウェア具現化は、ソフトウェア実施形態において困難または不可能であることが明らかになる動作、即ち並列に複数の比較および交換を実行することを可能にする利点を有する。

【００２９】例示的なソーティングアルゴリズムが、次の形の呼ぶことのできるルーチンとして表される。 median_value＝sort_filter(j); ここで、ｊは現在のサンプルである。 ソフトウェアは、
１つのルーチン、sort_filter()、および２つの他のルーチンsort_top_down()、およびsort_bottom_up()を含む。 付録Ａ(Appendix Ａ）に示されたプログラムは、ディスクファイルA:＼data_file.txtおよびA:＼sim_out.t
xtを開き、data_file.txtからｊの次の値を読み出し、
この値をsort_filter()へ送り、返された値を出力ファイルA:＼sim_out.txtへ書き込む。

【００３０】sort_filter()ルーチンは、付録Ｂ(Append
ix Ｂ）に示されている。 そこで、コードを理解しやすいように最初にいくつかの＃defineが宣言されている。
即ち、SAMPLE_SIZEは７と定義されている。 次の２つの配列cbuf［］およびsbuf［］は、サーキュラバッファおよびソーティッドバッファとして宣言されている。 それらは、SAMPLE_SIZEこの値を保持するようなサイズである。

【００３１】この配列およびこれらの配列に対するインデックス、cndxおよびsndxは、静的変数として宣言されており、それらの値は、sort_filterの１つの呼び出しから次の呼び出しへと保持される。 このルーチンは、まず、次の配列ロケーションを指し示すために、サーキュラバッファインデックス変数cndxをインクリメントする。 インデックスは、SAMPLE_SIZEに達したとき、０に折り返される。 そのロケーションにおける次の古い値が、old_valueに保存されて、新しいサンプルが古いサンプルに上書きされる。

【００３２】ソフトウェアは、old_valueの第１の発生を見つけだすために、ソーティッドバッファをサーチする。 その値が、発見されると、新しいサンプル値と置き換えられて、サーチループはbreak文共にでる。

【００３３】最後に、ルーチンはsort_top_down()およびsort_bottom_up()を呼び出す。 sort_top_downは、まず、第１の配列値を第２の配列値と比較し、第１のロケーションにより大きな値を入れることを必要とされる場合、それらを交換する。 そして、ルーチンは、第２の配列値および第３の配列値と比較し、配列を下向きに進んでいく。 sort_top_downは、新しいサンプルを配列の下向きに移動させて、それを正しく位置させる。 同様に、
sort_bottom_upは、必要であれば、新しいサンプルを配列を上向きに移動させて、それを正しく位置させる。 これらの両方が呼び出された後、新しいサンプルが、正しく配置されて、中央値が、return sbuf［MEDIAN_VALU
E］文で返される。

【００３４】上述した例示的なソフトウェア実施形態の側面（付録Ｂに示されたリスト）を、図５のフローチャートを参照してさらに説明する。

【００３５】Ｃ言語定義 SAMPLE_SIZE 保持されるデータサンプルの数。 例示的には、この例のリストにおいて使用される７のような奇数の整数値。 SBUF_TOP 数０に等しい。 これは、ソーティッドバッファ配列の最上部がsbuf[SBUF_TOP]により参照され得るので、より読み取り可能なコードを許容する。 SBUF_BOTM SAMPLE_SIZE−１に等しい。 これはソーティッドバッファ配列の最下部がsbuf[SBUF_BOTM]により参照され得るので、より読み取り可能なコードを許容する。 MEDIAN_VALUE （SAMPLE_SIZE−１）／２に等しい。 SAM
PLE_SIZEが７である場合、MEDIAN_VALUEは３である。 これは、各繰り返しの後にフィルタされた値として出力される格納された配列中の位置である。

【００３６】宣言されている変数 cbuf[cndx] サーキュラバッファ。 サンプルの最後の
[SAMPLE_SIZE]数を保持するデータ配列。 新しいサンプルが入力されるとき、最も古いサンプルが上書きされる。 この配列に対するインデックスは、cndxと呼ばれる。 各新しいサンプルへ、cndxはインクリメントされる。 cndxは０からSAMPLE_SIZEまで達し、そして０に戻る。

【００３７】new_sample 呼び出される各時点においてフィルタルーチンに送られる最新のデータサンプル。 oldest_value new_sampleによりサーキュラバッファにおいて上書きされる「最も古い」データ値。 sbuf[sndx] ストアードバッファ。 サーキュラバッファと同じサンプルを保持するが、この配列は、負から正へ昇順でソートされている。 この配列に対するインデックスは、sndxである。

【００３８】サブルーチン sort_top_down() ソーティッドバッファsbuf[]を最上部から最下部までソートするサブルーチン。 上位の正の値がその適切な位置まで下向きに移動させられる。 sort_bottom_up() ソーティッドバッファsbuf[]を最下部から最上部へソートするサブルーチン。 上位の負の値が、それらの適切な位置まで上向きに移動させられる。

【００３９】図５のフローチャートにおいて実行されるステップの概略 １． サーキュラバッファにおける次のロケーションを指し示す（ステップ５０１，５０２）： ++cndx; cndx%＝SAMPLE_SIZE; ２． 最も古い値のコピーを作り、new_sampleと置き換える（ステップ５０５〜５０８） oldest_value＝cbuf[cndx]; cbuf[cndx] ＝new_sample;

【００４０】３． oldest_valueを保持するソーティッドバッファ中のロケーションを見つけだす。 new_sample
と置き換える（ステップ５０５〜５０８） for(sndx＝SBUF_TOP), sndx<=SBUF_BOT; sndx++{ if(sbuf[sndx]＝＝oldest_value){ sbuf[sndx]＝new_sample; break; } }

【００４１】４． ストアードバッファを再ソートする： sort_top_down(); （ステップ５０９および５２０〜５２６） sort_bottom_up(); （ステップ５１０および５３０〜５３６） ５． フィルタされた値を出力する。 return sbuf[MEDIAN_VALUE]; （ステップ５１５）

【００４２】本発明の範囲に入るそのような方法を実行するための他のグリッジフィルタリング方法および関連するシステムは、当業者によって考えられる。 したがって、特定のソーティング法および機能を説明したが、１
つまたは２つ以上の出力値の選択のためにサンプル値にしたがって入力サンプルのシーケンスの整列のために、
他のソーティング方法が使用され得ることが理解されるべきである。 例示のために、システムおよび方法パラメータに対する特定の値、例えばＮ＝７が使用されたが、
本発明の全ての実施形態に対してそのような値が基本的なものではない。 適切な場合において、ユーザは、特定のデータまたはシステム特性あるいは制約に適合させるために、Ｎの値を調節することができる。

【００４３】本発明のいくつかの例示的な実施形態の使用は、ＦＰＧＡの使用を意図しているが、当業者には、
適切な場合に、特定用途向け集積回路（ＡＳＩＣ）の部分または全てが、本発明の実施形態のいくらかまたは全ての構成要素を具現化するために設計され得ることが明らかである。 同様に、本発明にとって、特定のコンピュータ、プログラム言語、メモリ構成または周辺構成が本質的ではない。

【００４４】上述の例示的な例が、オーディオ信号の処理との関連で部分的に示されたが、本発明の教示はこれに限定されない。 したがって、当業者によく知られた調節が、部品のスピード、サンプリングレートなどに対してなされたとき、幅広い様々な連続的な劣化した信号の処理も適合されうる。

【００４５】Ｎ個の最新のサンプルの処理について前述し、Ｎが奇数の整数であったが、適切な場合には、Ｎは奇数の整数以外であってもよい。 したがって、例えば、
Ｎが大きい場合、サンプル値のソートされたリストの中央に位置した２つ以上のサンプル値のうちの１つを選ぶことが適切である可能性がある。 あるいは、複数の中央に位置する値のいくつかの容易に導かれる関数（例えば、算術平均）が使用され得る。 また、選択は格納されたサンプルの実際の値に基づいて調節可能であり得る。

【００４６】各時間間隔に対する格納されたサンプルの更新は、上記において、単一の新しいサンプルを追加しかつ最も古い単一の以前のサンプルを廃棄する用に説明したが、適切な場合には、適切に調節された時間間隔の間に、１つよりも多いサンプルが追加され、同じ数の最も古いサンプルが廃棄され得る。

【００４７】

【発明の効果】以上説明したように、本発明によれば、
ハードウェアおよびソフトウェアによる具現化の両方に有用なデジタルグリッチフィルタ技術を提供することができる。

【図面の簡単な説明】

【図１】グリッチにより劣化された典型的な所望の信号を示す図。

【図２】本発明の原理によりグリッチが除去された図１
の所望の信号を示す図。

【図３】主にハードウェアエレメントを使用して、またはハードウェアとソフトウェアエレメントの組み合わせを使用して具現化され得るシステムの例示的な実施形態を示す図。

【図４】本発明の一実施形態の例示的なハードウェア具現化を示す図。

【図５】本発明の例示的なソフトウェア実施形態の側面に関するフローチャート。

【図６】sort_filter()を呼び出すmainルーチンのＣ言語プログラム（付録Ａ）。

【図７】sort_filter()、sort_top_down()、sort_botto
m_up()のルーチンのＣ言語プログラム（付録Ｂ）

【図８】図７の付録Ｂの後半。

【符号の説明】

３００ 入力リード ３０１ サンプラ ３０２ クオンタイザ ３０３ Ｎサンプル遅延回路 ３０４ ソータ ３０５ 中点セレクタ ４０５ サンプルストア ４１０ マルチプレクサ ４２０，４２５ 比較論理モジュール ４３０ 出力 ４３５，４４０ 制御入力

───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ． Ｓ． Ａ. (72)発明者 ロバート エベレスト ジョンソン アメリカ合衆国，07869 ニュージャージ ー，ランドルフ，リザーバー アベニュー 161