一种BBU前传数据的处理方法及系统
专利汇可以提供一种BBU前传数据的处理方法及系统专利检索，专利查询，专利分析的服务。并且本 发明 涉及5G通信技术，为BBU前传数据的处理方法及系统。其处理方法通过多核CPU单元实现无线高层协议栈功能和物理层功能；通过FPGA单元实现CPRI协议的处理；多核CPU单元和FPGA单元之间通过高速PCIE 接口 实现连接；下行传输时，多核CPU单元把无线高层协议栈报文、物理层IQ数据和PRACH数据发送给FPGA处理；上行传输时，FPGA单元解析CPRI协议数据，并把数据转发给多核CPU单元处理。本发明提高了5G前传数据的处理能 力 ，进而提高速个5G系统的带宽。，下面是一种BBU前传数据的处理方法及系统专利的具体信息内容。
1.一种BBU前传数据的处理方法，其特征在于：
通过多核CPU单元实现无线高层协议栈功能和物理层功能；通过FPGA单元实现CPRI协议的处理；多核CPU单元和FPGA单元之间通过高速PCIE接口实现连接；
下行传输时，多核CPU单元把无线高层协议栈报文、物理层IQ数据和PRACH数据发送给FPGA处理；上行传输时，FPGA单元解析CPRI协议数据，并把数据转发给多核CPU单元处理。
2.根据权利要求1所述的BBU前传数据的处理方法，其特征在于：
把多核CPU单元的所有CPU核分成两组，第一CPU核组运行无线高层协议栈功能，第二CPU核组运行物理层功能；同时，把运行物理层功能的第二CPU核组单独隔离出来，不参与操作系统的任务调试。
3.根据权利要求1所述的BBU前传数据的处理方法，其特征在于：
以FPGA单元的时间为基准时间，由FPGA单元产生定时信息，并以定时报文的方式，通知多核CPU单元，多核CPU单元只有收到FPGA单元的定时信息，才发送IQ数据。
4.根据权利要求1所述的BBU前传数据的处理方法，其特征在于：
建立DMA描述符队列，实现FPGA单元与多核CPU单元之间进行空口数据、以太网报文及定时报文的交互，实现DMA传输。
5.根据权利要求4所述的BBU前传数据的处理方法，其特征在于：
所述DMA描述符队列采用共享内存方式实现；共享内存由多核CPU单元在初始化时分配好，并通过PCIE BAR空间通知FPGA单元已分配好的内存单元地址。
6.根据权利要求5所述的BBU前传数据的处理方法，其特征在于：
多核CPU单元初始化时，预分配空口IQ数据内存、以太网报文内存、DMA描述符队列内存、上行信息类型标识内存；空口IQ数据内存用于保存要发送或者已接收到的IQ数据；以太网报文内存用于保存要发送或者已接收到的以太网报文数据；DMA描述符队列内存用于多核CPU单元发送DMA描述信息给FPGA单元；上行信息类型标识内存用于FPGA单元通过多核CPU单元处理何种上行数据。
7.根据权利要求4所述的BBU前传数据的处理方法，其特征在于：建立DMA描述符队列，实现DMA传输的实现过程如下：
在多核CPU单元建立下行DMA描述符队列和上行DMA描述符队列，并由多核CPU单元管理DMA描述符队列；
多核CPU单元进行DMA描述符入队的方法如下：多核CPU单元根据传输数据所在的内存地址以及FPGA内存地址，填写DMA描述符，并把DMA描述符加入DMA队列中，同时DMA队列长度加1，DMA队列指针加1；
多核CPU单元通过FPGA单元进行DMA内存复制的方法如下：把DMA描述符队列的队尾指针写到FPGA单元的发送队尾指针寄存器中，FPGA单元实时监控发送队尾指针寄存器，如果该寄存器内容发生变化，则认为有新的DMA传输要求，从DMA描述符队列中取出一个DMA描述符，得到要复制的数据的源地址、目的地址和数据长度，从而把数据从源地址复制到目的地址中，完成一个DMA描述符的处理；如此重复执行，直到DMA描述符指针等于队尾指针时，停止复制数据。
8.一种BBU前传数据的处理系统，其特征在于，包括：
多核CPU单元，用于实现无线高层协议栈功能和物理层功能；
FPGA单元，用于实现CPRI协议的处理；
所述多核CPU单元和FPGA单元之间通过高速PCIE接口实现连接；
下行传输时，多核CPU单元把无线高层协议栈报文、物理层IQ数据和PRACH数据发送给FPGA处理；上行传输时，FPGA单元解析CPRI协议数据，并把数据转发给多核CPU单元处理。
9.根据权利要求8所述的BBU前传数据的处理系统，其特征在于：
所述多核CPU单元的所有CPU核分成两组，第一CPU核组运行无线高层协议栈功能，第二CPU核组运行物理层功能；同时，把运行物理层功能的第二CPU核组单独隔离出来，不参与操作系统的任务调试；
以所述FPGA单元的时间为基准时间，由FPGA单元产生定时信息，并以定时报文的方式，通知多核CPU单元，多核CPU单元只有收到FPGA单元的定时信息，才发送IQ数据。
10.根据权利要求8所述的BBU前传数据的处理系统，其特征在于：
所述FPGA单元与多核CPU单元之间通过DMA描述符队列进行空口数据、以太网报文及定时报文的交互，实现DMA传输；
所述DMA描述符队列采用共享内存方式实现；共享内存由多核CPU单元在初始化时分配好，并通过PCIE BAR空间通知FPGA单元已分配好的内存单元地址；
建立DMA描述符队列，实现DMA传输的实现过程如下：
在多核CPU单元建立下行DMA描述符队列和上行DMA描述符队列，并由多核CPU单元管理DMA描述符队列；
多核CPU单元进行DMA描述符入队的方法如下：多核CPU单元根据传输数据所在的内存地址以及FPGA内存地址，填写DMA描述符，并把DMA描述符加入DMA队列中，同时DMA队列长度加1，DMA队列指针加1；
多核CPU单元通过FPGA单元进行DMA内存复制的方法如下：把DMA描述符队列的队尾指针写到FPGA单元的发送队尾指针寄存器中，FPGA单元实时监控发送队尾指针寄存器，如果该寄存器内容发生变化，则认为有新的DMA传输要求，从DMA描述符队列中取出一个DMA描述符，得到要复制的数据的源地址、目的地址和数据长度，从而把数据从源地址复制到目的地址中，完成一个DMA描述符的处理；如此重复执行，直到DMA描述符指针等于队尾指针时，停止复制数据。
一种BBU前传数据的处理方法及系统
技术领域
背景技术
发明内容
具体实施方式
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 信息处理装置、信息处理终端、信息处理方法、以及程序 | 2020-05-08 | 420 |
| 一种车载多媒体混音逻辑功能检测系统及方法 | 2020-05-08 | 538 |
| 用于控制器局域网络的鲁棒性增强的路由器 | 2020-05-11 | 287 |
| 一种交换机多Phy芯片管理的方法和设备 | 2020-05-11 | 235 |
| 一种工业边缘计算服务网关 | 2020-05-11 | 555 |
| 工业控制系统 | 2020-05-08 | 616 |
| 虚拟FPGA管理和优化系统 | 2020-05-08 | 994 |
| 一种BBU前传数据的处理方法及系统 | 2020-05-08 | 96 |
| 视频切换方法、视频切换器、电子设备及存储介质 | 2020-05-08 | 198 |
| 一种基于发布订阅模式的安全通讯方法 | 2020-05-08 | 461 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
