本発明は、LED(Light Emitting Diode)を含む発光層を備えた表示装置に関し、特に、タッチセンシング機能を具備する表示装置と、その表示装置に用いられる表示装置基板に関する。

近年、液晶表示装置、或いは、発光素子がマトリクス状に配列されている表示装置の解像度が向上し、薄型化が進んでいる。また、5インチや8インチといった画面サイズを有しかつ高画質が実現可能な表示装置を備えたモバイル機器、例えば、スマートフォン、タブレットが市販されている。

このような表示装置として、有機エレクトロルミネセンス表示装置(以下、有機EL)が知られているが、有機EL層の発光効率が低いこと、また、発光が経時的に変化すること、寿命が短いこと等の問題がある。最近では、モバイル機器の薄型化に貢献する表示装置として、無機材料で構成されるLEDを用いた表示装置(LEDマトリクス表示装置)が期待されている。

LEDマトリクス表示装置として、例えば、赤色発光LEDチップ、緑色発光LEDチップ、及び青色発光LEDチップが小さな発光ユニットに載置され、複数の発光ユニットがアレイ基板上にマトリクス状に配列されているLEDマトリクス表示装置の開発も進んでいる。 あるいは、LEDチップとしてカッティングされた赤色発光LEDチップ、緑色発光LEDチップ、及び青色発光LEDチップの各々を、静電転写、磁気を利用した転写、マウンタを利用した転写、伸縮可能なフィルムを利用した拡張転写、レーザーアブレーション技術、さらにはフリップチップなどの方法を用いて基板に実装することにより、LEDマトリクス表示装置を製造する技術も知られている。 有機エレクトロルミネセンス表示装置やLEDマトリクス表示装置の場合、画素(発光素子)の各々に、色調整用のカラーフィルタあるいは量子ドットなど波長変換素子を積層してもよい。LEDとして、高い発光効率を有する青色発光ダイオードが知られており、青色LEDチップ上に、波長変換素子として緑色蛍光体及び赤色蛍光体が配置された白色LEDが用いられることもある。

特許文献1には、段落[0026]及び請求項1に記載されているようにボトムゲート型多結晶シリコンTFT(Thin Film Transistor)を備えた基板上に、発光体と、前記発光体の出射光を波長変換する蛍光体とを備えた自発光型表示装置が開示されている。同段落に記載されているTFTは、半導体層上にエッチングストッパ層を備えている。

特許文献1に開示された自発光型表示装置には、図1に示されるように第2パッシベーション膜9上にはガラス基板、あるいは、タッチセンシング機能を備えたタッチパネルは具備されていない。また、銅あるいは銅合金が上部導電性金属酸化物層と下部導電性金属酸化物層とによって挟持された構成を有する配線を用いてタッチパネルを構成する技術は開示されていない。さらに、銅あるいは銅合金が上部導電性金属酸化物層と下部導電性金属酸化物層とによって挟持された構成を有する配線を用いて、酸化物半導体で構成されたチャネル層を備える薄膜トランジスタの特性を改善する技術も開示されていない。

特許文献2及び特許文献3には、微細なピッチでLEDマトリクス表示装置を形成する技術が開示されている。特許文献2には、静電転写ヘッドアセンブリを使用して、LEDチップを基板に転写する技術が開示されている。特許文献2及び特許文献3の各々に、薄膜トランジスタ(TFT)バックプレーンに、LEDチップを転写及び接合する技術が開示されている。

特許文献4には、有機発光ダイオードと、容量性タッチセンサ電極と、タッチセンサ信号を搬送するコントロール線との間に、薄膜化カプセル化層を具備するタッチ感知ディスプレイが開示されている。特許文献4に記載の請求項2には、ブラックマトリクスで覆われた導電性グリッドが開示されている。コントロール線は、特許文献4に記載の請求項9に示されるように共通基板上に形成される。特許文献4において、タッチセンサ信号を搬送するコントロール線は、図10、図39、段落[0031]及び[0032]に示されるように、ピクセルアレイが形成された基板上に設けられている。特許文献4の段落[0064]から[0066]に記載されるように、線640には、ディスプレイコントロール信号が搬送され、センサドライブ信号も搬送される。ピクセル(画素)駆動を行うため、時分割マルチプレクスが提案されている。時分割マルチプレクスの詳細は、特許文献4に開示されていないが、時分割駆動技術だけでなく、線640がディスプレイコントロール及びセンサドライブの両方の役割を兼用する配線構造は複雑であり、また、その配線構造を用いる制御は複雑である。容量性タッチセンサキャパシタンス動作中に、ピクセル駆動に対する干渉を防ぐ必要性が、特許文献4の段落[0066]に記載されている。

なお、線640は、上記コントロール線と推定されるが、特許文献4には明記されていない。また、特許文献4における請求項9に記載の「共通基板」は、「共通基板」と特定することが明細書内に明確に記載されていない。また、特許文献4に記載の段落[0036]には、タッチセンサ線が、銅や金といった金属から形成されることが記載されている。しかしながら、銅、銀、金といった銅族元素は、ガラス基板やプラスチックフィルムに対して実用的な密着性を有しておらず、特許文献4には、銅、銀、金といった金属の基板に対する密着性を改善するような実用的技術が提案されていない。

特許文献5には、銅層あるいは銅合金層が導電性金属酸化物によって挟持された構成を有する黒色配線が開示されている。特許文献5に記載の請求項9、請求項10には、酸化物半導体で構成されたチャネル層を具備するアクティブ素子を備える表示装置にて、黒色配線を用いたタッチセンシングが開示されている。

しかしながら、特許文献5には、銅層あるいは銅合金層が導電性金属酸化物によって挟持された構成を有する配線を用いて、垂直型発光ダイオード素子(表示機能層)を駆動する技術は開示されていない。垂直型発光ダイオード素子と配線との電気的コンタクトを改善する技術も開示なく、酸化物半導体をチャネル層とし、銅配線を用いたときの薄膜トタンジスタ(アクティブ素子)の特性改善に係る技術も開示されていない。

酸化物半導体で構成されたチャネル層を備える薄膜トランジスタは、ポリシリコン半導体と比較して、リーク電流が2桁ほど小さく、省電力のデバイスとして注目されている。高い電圧にも耐えることから、パワー半導体素子としても注目されている。

また、ポリシリコン半導体を用いた回路形成においても、酸化物半導体を用いた回路形成においても、上記のようなデバイスを電気的に接続される導電配線として、アルミニウム配線から銅配線に切り替えることが試みられている。アルミニウムは2.7μΩcm、銅は1.7μΩcmの電気抵抗率(比抵抗)を持ち、より良好な導電性をもつ銅配線が志向されている。しかしながら、ポリシリコン半導体をチャネル層とする薄膜トランジスタは、そのチャネル層を結晶化させるため、高温でのレーザーアニールが必要であり、この高温処理のときにポリシリコン半導体へ銅の拡散を防ぎにくいという基本的な問題がある。

酸化物半導体でチャネル層を形成する技術においては、その半導体特性を改善する目的で、例えば、キャリア濃度、エネルギーギャップ、移動度、あるいは水素濃度などの特性が異なる酸化物半導体膜を積層して、薄膜トランジスタの特性や信頼性を向上させる手段が知られている。しかしながら、チャネル層として用いられる酸化物半導体の膜厚は、およそ3nmから80nmの薄い膜厚の範囲にあるので、成膜時の膜厚調整や酸化物半導体の特性の調整が難しいといった問題がある。また、異なる特性を有する酸化物半導体成膜の後工程においてはアニール(熱処理)が行われるが、このアニールに起因して、積層された酸化物半導体膜が相互に影響し、目的とした半導体特性が得られにくいという問題がある。

特許文献6においては、第1導電層と第2導電層の各々と、酸化物半導体層と接する領域を有する薄膜トランジスタ構成が、例えば、図1に開示されている。しかしながら、特許文献6の段落[0011]、[0024]、[0025]に記載されているように、ソース電極またはドレイン電極の側面を酸化することにより、S値やオンオフ比、信頼性などにおいて優れた特性を得ている。特許文献6は、ソース電極及びドレイン電極の構成として、銅層あるいは銅合金層が導電性金属酸化物層で挟持された構成を有する配線を具体的に示していない。特許文献6の段落[0071]には、2層以上の積層構造を有する導電層の構成要素として、チタン膜などの金属層が示されている。

また、段落[0058]には、酸化物半導体層の熱処理の温度として、400℃以上700℃以下の範囲が開示されている。特許文献6には、銅層あるいは銅合金層が示されていないが、後述するように、400℃以上の熱処理温度では、チタン層(膜)と銅層あるいは銅合金層とが相互に拡散し、配線抵抗を悪化させる懸念がある。特許文献6には、薄膜トランジスタに用いる配線や、銅層あるいは銅合金層が導電性金属酸化物層で挟持された構成を有する配線でタッチセンシング配線を形成することを開示していない。特許文献6は、LEDなど発光ダイオード素子の駆動に必要な酸化物半導体層(チャネル層)のキャリア濃度を開示していない。

特許文献7には、LEDペレット(LEDチップ)の転写技術の一手法が示されている。特許文献8には、アクティブマトリクスLEDディスプレイなど光学システムを、コンタクト印刷により組み立てる技術が開示されている。しかし、特許文献7及び特許文献8のいずれにも、銅層あるいは銅合金層を配線として用いたタッチセンシング技術、及び銅層あるいは銅合金層を配線として用いた薄膜トランジスタ技術は開示されていない。

特開2013−37138号公報

特表2016−522585号公報

特表2017−500757号公報

特許第5864741号公報

特許第6070896号公報

特許第6007267号公報

特開2002−62825号公報

特許第5700750号公報

上記したように、アルミニウムと比較して、高純度の銅は1.7μΩcmの電気抵抗率を有しており、アルミニウム合金配線に代わる導電配線として銅配線は期待されている。しかしながら、銅配線は、銅が拡散しやすく信頼性低下をもたらすこと、および、銅の表面は不動態化せずに、銅酸化物が経時的に形成され、銅酸化物の量が増加するといった欠点を有する。銅の表面に形成される銅酸化物の膜厚が増加すると、表面抵抗が高くなり、銅配線を基板等に電気的に実装する工程で問題が生じる。銅配線における銅酸化物の形成は、銅配線の表面抵抗が増加するだけでなく、コンタクト抵抗のバラツキに起因して薄膜トランジスタの閾値電圧(Vth)が変動(バラツキ)するため好ましくない。電極等に対する銅配線や銅合金配線の電気的な実装では、配線表面の銅酸化物を除去するためにキレート洗浄のような前処理を必要としていた。

電子デバイスでは、銅の特性に起因する基本的な課題である銅の拡散を抑制する目的のため、銅がチタン(Ti)、モリブデン(Mo)、タングステン(W)等の高融点金属で挟持された3層構成、あるいは、これらの材料で形成された多層構成を用いることが多い。しかしながら、これら高融点金属は、銅と一括して(1液のエッチャントを用いて1回で)パターニング(パターン形成)することが困難である。銅をパターン形成する際に用いられるエッチング液とは異なるエッチング液でTiやMo等のパターニングを行うこと、あるいは、ドライエッチングによりパターニングを行うことが多い。例えば、液晶表示装置では、酸化シリコン等の絶縁層上に、チタン/銅の2層構成を有する配線を形成することがある。

さらに、回路を形成する工程や、表示装置を構成する薄膜トランジスタのマトリクスを形成する工程では、回路素子や薄膜トランジスタの接続点(パッド等)と、接続点の上部に位置する配線との間で、コンタクトーホール(スルーホール)を介して、電気的なコンタクトを取る必要がある。このとき、上記した高融点金属の表面あるいは銅の表面に銅酸化物層が形成されているため、高いコンタクト抵抗が生じることが多い。換言すれば、従来の銅配線では、電気的実装に必要なオーミックコンタクトを得ることが難しい。加えて、空気に露出された銅薄膜は、熱処理において異常成長し、薄膜の表面において疎化が生じやすくなり、電気抵抗率を悪化させやすい。

加えて、IGZOと呼称される酸化インジウムと酸化ガリウムと酸化亜鉛とを含む複合酸化物で形成されたチャネル層(酸化物半導体層)においては、結晶化による信頼性を確保するため、400℃から700℃の温度範囲で熱処理を行うことが多い。液晶表示装置等の製造工程では、この熱処理を行うときに、チタン及び銅の相互拡散が発生し、銅配線の導電率が大幅に悪化することが多い。具体的に、1.7μΩcmから2.5μΩcmの範囲内にある銅配線の初期の電気抵抗率は、400℃から700℃の温度範囲で熱処理の後に、3.5μΩcmから6μΩcmを超え悪化する。熱処理を行わない場合では、IGZOで形成されたチャネル層において経時変化による閾値電圧(Vth)の変動があり、実用的でない。経時変化による閾値電圧(Vth)の変動に関し、酸化物半導体層における酸素欠陥等の不純物準位の変化は、酸化物半導体層に吸蔵されている水素の影響と考えられている。チタンやチタン窒化物は、水素を吸蔵しやすく、金属電極や金属配線に含まれる水素によるトランジスタ特性変化も予想される。さらに、ソース電極やゲート電極がチタンや銅で形成される場合、チャネル層と接触するチタン等の金属が、チャネル層(酸化物半導体層)を形成する酸化物半導体を還元し、トランジスタ特性を低下させることがあった。IGZO等で形成されたチャネル層を備える薄膜トランジスタの製造工程では、銅配線の導電率を悪化させない低温プロセスが要求されている。

また、酸化インジウムや酸化アンチモンは、スパッタリング等の真空成膜において、酸素欠損を生じることがあり、十分な半導体特性を得にくい。さらに、酸化インジウムや酸化アンチモンを含む酸化物半導体で形成されたチャネル層は、ウエットエッチング等の製造プロセスを用いてソース電極等を形成する工程において、エッチングダメージを受けやすい。IGZOと呼称される酸化インジウムと酸化ガリウムと酸化亜鉛とを含む酸化物半導体も、同様、ウエットエッチングに用いられるエッチャントに十分な耐性がない。エッチングダメージを避けるため、IGZOの酸化物半導体層の上にエッチングストッパ層を形成することが多い。ウエットエッチングに用いるエッチャントの影響を受けにくい酸化物半導体が要求されている。

本発明は、上記の課題に鑑みてなされたものであって、銅配線を用いた場合であっても良好な信頼性が得られ、低消費電力で長寿命の発光素子を備え、かつ、タッチセンシング機能を備えた表示装置及び表示装置基板を提供する。

本発明の第1態様に係る表示装置は、第1面を有する第1基板と、前記第1面に対向する第2面を有する第2基板と、前記第2基板の前記第2面上に設けられ、前記第1基板と対向する表示機能層と、複数の画素を備える有効表示領域と、前記有効表示領域を囲う額縁部と、前記表示機能層を制御する制御部と、を具備し、前記第1基板は、第1黒色層及び第1導電層で構成され、前記第1面上に形成された第1配線と、前記有効表示領域において前記第1配線を覆う第1絶縁層と、第2黒色層及び第2導電層で構成され、前記第1配線と直交し、前記第1絶縁層上に形成された第2配線と、を具備し、平面視において、複数の前記第1配線と複数の前記第2配線とによって複数の前記画素が区画されており、前記第2基板は、第3導電層で構成され、前記第2面上に形成された第3配線と、第3導電層で構成され、前記第3配線と平行であり、前記第2面上に形成された第4配線と、第4導電層で構成され、前記第3配線及び前記第4配線に直交し、前記第2面上に形成された第5配線と、前記第2面上の複数の前記画素の各々に設けられ、前記表示機能層として機能する垂直型発光ダイオードと、を具備し、前記第2面上の複数の前記画素の各々は、前記第3配線と前記第5配線とに電気的に連携される第1薄膜トランジスタと、前記第1薄膜トランジスタ及び前記第4配線と電気的に連携され、かつ、前記第1薄膜トランジスタからの信号を受けて前記垂直型発光ダイオードを駆動する第2薄膜トランジスタとを具備し、前記第1薄膜トランジスタ及び前記第2薄膜トランジスタの各々は、酸化物半導体で構成されるチャネル層を備え、前記第1導電層、前記第2導電層、前記第3導電層、及び前記第4導電層は、銅層あるいは銅合金層が第1導電性金属酸化物層と第2導電性金属酸化物層とによって挟持された構成を有し、前記第1薄膜トランジスタ及び前記第2薄膜トランジスタは、少なくとも、前記チャネル層上に、ソース電極とドレイン電極とが積層された構成を有し、前記ソース電極は、前記第3配線から延出する延出線で構成され、前記第3配線の前記延出線の前記第2導電性金属酸化物層は、前記チャネル層の端部と重畳し、前記ドレイン電極は、前記第4配線から延出する延出線で構成され、前記第4配線の前記延出線の前記第2導電性金属酸化物層は、前記チャネル層の端部と重畳し、前記制御部は、複数の前記第1配線と複数の前記第2配線との間の静電容量の変化を検知してタッチセンシングを行う。

本発明の第1態様に係る表示装置においては、前記垂直型発光ダイオードは、上部電極、n型半導体層、発光層、P型半導体層、及び下部電極がこの順で積層された構成を有する発光ダイオードであり、前記上部電極の表層は、少なくとも導電性金属酸化物で構成されており、かつ、前記表層が、導電性金属酸化物で構成された導電層と電気的に接続されてもよい。

本発明の第1態様に係る表示装置においては、前記垂直型発光ダイオードは、上部電極、n型半導体層、発光層、P型半導体層、及び下部電極がこの順で積層された構成を有する発光ダイオードであり、前記上部電極の表層は、少なくとも導電性金属酸化物で構成されており、前記表層は、銅層あるいは銅合金層が導電性金属酸化物層によって挟持された構成を有する第6配線と電気的に接続されてもよい。

本発明の第1態様に係る表示装置においては、平面視において、前記第6配線は、前記第1配線又は前記第2配線と重畳してもよい。

本発明の第1態様に係る表示装置においては、前記第1薄膜トランジスタ及び前記第2薄膜トランジスタの各々の前記チャネル層は、前記酸化物半導体中に酸化セリウムを含み、前記酸化物半導体において、酸素をカウントしない元素の合計を100at%とすると、前記酸化セリウムの量は、0.2at%以上10at%以下の範囲内にあってもよい。

本発明の第1態様に係る表示装置においては、前記酸化物半導体は、酸化インジウムと、酸化アンチモンと、前記酸化インジウム及び前記酸化アンチモンの各々の量より少ない量を有する酸化セリウムとを含む複合酸化物であり、前記酸化物半導体において、酸素をカウントしない元素の合計を100at%とすると、インジウム及びアンチモンの各々の量は40at%以上であってもよい。

本発明の第1態様に係る表示装置においては、前記第1薄膜トランジスタ及び前記第2薄膜トランジスタの各々は、前記チャネル層上にゲート絶縁膜を積層するトップゲート構造の薄膜トランジスタであり、前記ゲート絶縁膜は少なくとも酸化セリウムを含んでもよい。

本発明の第1態様に係る表示装置においては、前記第1導電層、前記第2導電層、前記第3導電層、及び前記第4導電層は、銅合金層が第1導電性金属酸化物層と第2導電性金属酸化物層とによって挟持された構成を有し、前記銅合金層は、銅に固溶する第1元素と、銅及び前記第1元素より電気陰性度が小さい第2元素を含み、前記銅合金層の比抵抗は、1.9μΩcmから6μΩcmの範囲内にあってもよい。

本発明の第1態様に係る表示装置においては、前記第1配線は、第1導電層が第1上部黒色層及び第1下部黒色層で挟持された構成を有してもよく、前記第2配線は、第2導電層が第2上部黒色層及び第2下部黒色層で挟持された構成を有してもよい。

本発明の第1態様に係る表示装置においては、前記第2配線及び前記第5配線は、第1方向に延在し、前記第1配線、前記第3配線、及び前記第4配線は、前記第1方向に直交する第2方向に延在してもよい。

本発明の第1態様に係る表示装置においては、前記第1配線及び前記第5配線は、第1方向に延在し、前記第2配線、前記第3配線、及び前記第4配線は、前記第1方向に直交する第2方向に延在してもよい。

本発明の第2態様に係る表示装置基板は、上述した第1態様に係る表示装置に用いる表示装置基板であって、第1面と、第1黒色層及び第1導電層で構成され、前記第1面上に形成された第1配線と、前記第1配線を覆う第1絶縁層と、第2黒色層及び第2導電層で構成され、前記第1配線と直交し、前記第1絶縁層上に形成された第2配線と、平面視において、複数の前記第1配線と複数の前記第2配線とによって区画された複数の画素とを具備し、前記第1導電層及び前記第2導電層は、銅層あるいは銅合金層が第1導電性金属酸化物層と第2導電性金属酸化物層とによって挟持された構成を有する。

本発明の第2態様に係る表示装置基板においては、前記第1配線は、第1導電層が第1上部黒色層及び第1下部黒色層で挟持された構成を有し、前記第2配線は、第2導電層が第2上部黒色層及び第2下部黒色層で挟持された構成を有してもよい。

上述した本発明の態様によれば、高い導電率を有する導電配線を用い、低温プロセスで形成することが可能であり、特性が安定した薄膜トランジスタを具備するとともに高性能のタッチセンシング機能と低消費電力の表示装置を提供できる。

本発明の第1実施形態に係る表示装置を構成する制御部(映像信号制御部、システム制御部、及びタッチセンシング制御部)及び表示部を示すブロック図である。

本発明の第1実施形態に係る表示装置を部分的に示す図であって、図3に示すA−A’線に沿い、かつ、第2配線に沿う断面図である。

本発明の第1実施形態に係る表示装置が備える対向基板を示す図であって、観察者側から表示装置を見た平面図である。

本発明の第1実施形態に係る対向基板に設けられた第2タッチセンシング配線を構成する第2配線(第2導電層)のパターンを示す平面図である。

本発明の第1実施形態に係る対向基板に設けられた第1タッチセンシング配線を構成する第1配線(第1導電層)のパターンを示す平面図である。

本発明の第1実施形態に係る対向基板に設けられた第1タッチセンシング配線、絶縁層、及び第2タッチセンシング配線を示す図であって、図2における符号W1で示された部分を示す拡大断面図である。

本発明の第1実施形態に係る表示装置が備えるアレイ基板を部分的に示す拡大図であって、第2薄膜トランジスタを部分的に示す断面図である。

本発明の第1実施形態に係る表示装置に搭載される発光素子(LED)を示す断面図であって、図7の符号Dの領域を部分的に示す拡大図である。

図8に示す発光素子の近傍に位置する構造を示す部分拡大図であって、透明導電膜と上部電極との接続状態を示す図である。

本発明の第1実施形態に係る表示装置を示す拡大断面図であって、図7に示す薄膜トランジスタのチャネル層上に積層されたソース電極とドレイン電極の積層構造を説明する図である。

薄膜トランジスタ(スイッチング素子及び駆動素子)を用いた、LED発光素子を駆動する代表的な回路図である。

本発明の第1実施形態に係る表示装置を構成する反射電極(画素電極)を部分的に示す図であって、図8における符号W2で示された部分を示す拡大断面図である。

本発明の第1実施形態に係る表示装置を構成するゲート電極を部分的に示す拡大図である。

本発明の第2実施形態に係る表示装置を部分的に示す断面図である。

本発明の第3実施形態に係る表示装置を部分的に示す断面図である。

本発明の第3実施形態に係る表示装置を構成する第2タッチセンシング配線を示す図であって、図15における符号W3で示された部分を示す拡大断面図である。

本発明の第4実施形態に係る表示装置を部分的に示す断面図である。

本発明の実施形態に係る表示装置の変形例を部分的に示す断面図である。

以下、図面を参照しながら本発明の実施形態について説明する。 以下の説明において、同一又は実質的に同一の機能及び構成要素には、同一の符号を付し、その説明を省略又は簡略化し、或いは、必要な場合のみ説明を行う。各図においては、各構成要素を図面上で認識し得る程度の大きさとするため、各構成要素の寸法及び比率を実際のものとは適宜に異ならせてある。また、必要に応じて、図示が難しい要素、例えば、半導体のチャネル層を形成する複数層の構成、また、導電層を形成する複数層の構成等の図示や一部の図示が省略されている。

以下に述べる各実施形態においては、特徴的な部分について説明し、例えば、通常の表示装置に用いられている構成要素と本実施形態に係る表示装置との差異がない部分については説明を省略する。 以下の記載において、タッチセンシングに関わる配線、電極、及び信号を、単に、タッチ駆動配線、タッチ検出配線、タッチ配線、タッチ電極、及びタッチ信号と称することがある。また、第1タッチセンシング配線及び第2タッチセンシング配線を単にタッチセンシング配線と称することがある。タッチセンシング駆動を行うためにタッチセンシング配線に印加される電圧をタッチ駆動電圧と呼ぶ。 第1黒色層及び第2黒色層を単に黒色層と称することがあり、また、第1導電層及び第2導電層を単に導電層と称することがある。 表示機能層として発光素子(LED)を駆動するために上部電極(以下、n側電極とも呼称することがある)と下部電極(以下、画素電極、反射電極、あるいはp側電極と称することがある)との間に印加される電圧を画素駆動電圧と称する。発光層の駆動を単に画素駆動と言うことがある。

第1基板や第2基板、第1配線、第2配線、第3配線等、あるいは、第1導電性金属酸化物層及び第2導電性金属酸化物層等に用いられる「第1」や「第2」等の序数詞は、構成要素の混同を避けるために付しており、数量を限定しない。第1配線、第2配線、第3配線は、以下の記載で、単に配線と呼称することがある。また、第1導電性金属酸化物層及び第2導電性金属酸化物層は、以下の説明において、単に導電性金属酸化物層と略称することがある。

(第1実施形態)(表示装置DSP1の機能構成) 以下、本発明の第1実施形態に係る表示装置DSP1を、図1から図13を参照しながら説明する。

図1は、本発明の第1実施形態に係る表示装置DSP1を構成する制御部及び表示部を示すブロック図である。図1に示すように、本実施形態に係る表示装置DSP1は、表示部110と、表示部110及びタッチセンシング機能を制御するための制御部120とを備えている。

制御部120は、公知の構成を有し、映像信号制御部121(第一制御部)と、タッチセンシング制御部122(第二制御部)と、システム制御部123(第三制御部)とを備えている。

映像信号制御部121は、表示部110における画像表示を制御する。具体的に、映像信号制御部121は、アレイ基板200に設けられた上部電極と下部電極との間に供給される電圧(画素駆動電圧)を制御することで、上部電極及び下部電極によって挟持された発光層92の発光(画素駆動)を制御する。このような画素駆動は、アレイ基板200上にアレイ状に設けられた複数の発光層92の各々において行われ、表示部110に画像が表示される。

タッチセンシング制御部122は、例えば、第2配線2にタッチセンシング駆動電圧を印加し、後述する第1配線1と第2配線2との間に生じる静電容量の変化を検出し、タッチセンシングを行う。

システム制御部123は、映像信号制御部121及びタッチセンシング制御部122を制御し、画素駆動と、タッチ駆動による静電容量の変化の検出とを交互に行う。即ち、システム制御部123は、時分割駆動により、表示部110における画像表示(画素駆動)と、タッチセンシング駆動とを行うことが可能である。システム制御部123は、画素駆動及びタッチセンシング駆動の周波数を互いに異ならせて上述の駆動を行う機能を有してもよいし、画素駆動及びタッチセンシング駆動の駆動電圧を互いに異ならせて上述の駆動を行う機能を有してもよい。このような機能を有するシステム制御部123においては、例えば、表示装置DSP1が拾ってしまう外部環境からのノイズの周波数を検知し、ノイズ周波数とは異なるタッチセンシング駆動周波数を選択する。これによって、ノイズの影響を軽減することができる。また、このようなシステム制御部123においては、指やペン等のポインタの走査速度に合わせたタッチセンシング駆動周波数を選定することもできる。

上記の制御部120を備えた表示装置DSP1は、タッチセンシング機能と画像表示機能とを兼ね備えたタッチセンシング機能一体型の表示装置である。表示装置DSP1は、絶縁層を介して配置された2つの配線グループ、即ち、タッチセンシング配線である複数の第1配線1と複数の第2配線2とを用いた静電容量方式のタッチセンシング技術を利用している。例えば、指等のポインタが対向基板(後述)に接触或いは近接した際に、第1配線1と第2配線2との交点に生じる静電容量の変化を検知し、指等のポインタの位置が検知される。あるいは、第1配線1と第2配線2の配線密度を上げること、及び、第1配線1と第2配線2間の距離を小さくすることで指紋の凹凸に係る静電容量変化を検知でき、個人認証が可能となる。本発明の第1実施形態に係る第1配線1と第2配線2には、導電率の高い銅配線を適用するため、タッチセンシング精度を向上できる。

(表示装置DSP1の構造) 図2は、本発明の第1実施形態に係る表示装置DSP1を部分的に示す図であって、図3に示すA−A’線に沿う断面図である。

本実施形態に係る表示装置DSP1は、後述する実施形態に係る表示装置基板を具備する。また、以下に記載する「平面視」とは、観察者が表示装置DSP1の表示面(表示装置基板の平面)を観察する方向(後述する観察方向OB)から見た平面を意味する。本発明の第1実施形態に係る表示装置の表示部の形状、又は画素を規定する画素開口部の形状、表示装置を構成する画素数は限定されない。

以下に詳述する第1実施形態では、例えば、第1配線が延在(延線)する方向をY方向(第2方向)と規定し、第1配線と直交する第2配線が延在(延線)する方向をX方向(第1方向)と規定し、更に、透明基板の厚さ方向をZ方向と規定し、表示装置を説明する。 また、観察者Pが表示装置DSP1を観察する方向、即ち、後述する透明基板40の観察面Sから第1面Fに向けた方向を、観察方向OB(図2に示すZ方向とは反対方向)と称している。

なお、以下の実施形態において、上記のように規定されたX方向とY方向を切り換えて、即ち、X方向を第2方向と定義しかつY方向を第1方向と定義し、表示装置を構成してもよい。また、後述するように、第1配線と第2配線の役割は入れ替えることができる。

図2に示すように、表示装置DSP1は、対向基板100(第1基板、表示装置基板)と、対向基板100に向かい合うように貼り合わされたアレイ基板200(第2基板)とを備える。なお、図2に示す表示装置DSP1においては、各種光学機能を有する光学フィルム、対向基板100を保護するカバーガラス等は、省略されている。

(対向基板100の構造) 図2に示すように、対向基板100は、第1面Fと第1面Fとは反対側の観察面Sとを有する透明基板40を備える。第1面Fは、アレイ基板200の第2面Nに対向する面である。観察面Sは、観察者Pに対向する面である。

透明基板40に用いることの可能な基板は、可視域において透明な基板であればよく、ガラス基板、セラミック基板、石英基板、サファイア基板、プラスチック基板等を用いることができる。

透明基板40の観察面Sの上方には、タッチセンシング配線である複数の第1配線1と、複数の第2配線2とが設けられている。複数の第1配線1と複数の第2配線2との間には、絶縁層I(第1絶縁層)が設けられており、第1配線1と第2配線2とは、絶縁層Iによって互いに電気的に絶縁されている。絶縁層Iは、有効表示領域70において第1配線1を覆っており、絶縁層I上に第2配線2が形成されている。 透明基板40の第1面Fには、第1透明樹脂層108が形成されている。第1透明樹脂層108は、後述する封止層109と接続されている。これによって、対向基板100の第1面Fとアレイ基板200の第2面Nとの間に、発光素子(表示機能層)が位置するように対向基板100とアレイ基板200とが接合されている。発光素子は、アレイ基板200の第2面N上に設けられており、対向基板100対向している。

図3は、本発明の第1実施形態に係る表示装置DSP1が備える対向基板100を示す図であって、観察者Pから表示装置DSP1を見た平面図である。 図4は、本発明の第1実施形態に係る対向基板100に設けられた第2タッチセンシング配線を構成する第2配線(第2導電層)のパターンを示す平面図である。 図5は、本発明の第1実施形態に係る対向基板100に設けられた第1タッチセンシング配線を構成する第1配線1(第1導電層)のパターンを示す平面図である。

(有効表示領域及び額縁領域) 図3及び図5に示すように、表示装置DSP1は、表示部110に形成された有効表示領域70と、有効表示領域70を囲う額縁部72とを備える。有効表示領域70は、複数の第1配線1と複数の第2配線2で区画される、複数の画素PXがマトリクス状に配列されている表示領域である。額縁部72は、表示部110の外側に位置し、遮光層が形成されている領域である。

(タッチセンシング配線) 複数の第2配線2は、Z方向において観察面S上に設けられかつ複数の第1配線1とアレイ基板200との間に位置し、Y方向に並んでおり、互いに平行にX方向に延在している。X方向における第2配線2の端部には、第2端子TM2が設けられている。複数の第2配線2は、第2配線パターンを形成している。

複数の第1配線1は、本実施形態では観察面Sの上方に位置している。第1配線1は、センス配線1Aと、引き出し配線1Bとを有している。センス配線1Aは、X方向に並んでおり、互いに平行にY方向に延在している。センス配線1Aは、額縁部72において、引き出し配線1Bと接続されている。引き出し配線1Bは、平面視において額縁部72と重なっており、Y方向に並んでおり、互いに平行にX方向に延在している。Y方向における引き出し配線1Bの端部には、第1端子TM1が設けられている。複数の第1配線1は、第1配線パターンを形成している。

複数の第1配線1の各々と、複数の第2配線2の各々は、電気的に独立している。第1配線1と第2配線2は、観察者Pから見た平面視において直交している。複数の第1配線1と複数の第2配線2とによって区画されている領域は、画素PXである。複数の画素PXは、表示部110においてマトリクス状に配置されている。画素PXにおける開口部の形状は、正方形パターン、長方形パターン、平行四辺形パターン等であってもよい。更に、画素PXにおける開口部の配列が、モアレ対策を施した配列、ジグザク状の配列であってもよい。

複数の第1端子TM1及び複数の第2端子TM2は、タッチセンシング制御部122に接続されている。これにより、タッチセンシング制御部122は、第1端子TM1及び第2端子TM2を通じて、第1配線1と第2配線2と電気的に接続されている。

例えば、第1配線1をタッチ検出電極として用い、第2配線2をタッチ駆動電極として用いることができる。タッチセンシング制御部122は、タッチ信号として、第1配線1と第2配線2との間に生じる静電容量C1の変化を検出する。

また、第1配線1の役割と第2配線2の役割とを入れ替えてもよい。具体的に、第1配線1をタッチ駆動電極として用い、第2配線2をタッチ検出電極として用いてもよい。

なお、第1配線1と第2配線2の全てをタッチセンシングに用いなくてもよい。複数の第1配線1及び複数の第2配線2のうち、タッチセンシングに用いる配線を除き、タッチセンシングに用いない配線を間引いてもよい。即ち、間引き駆動を行ってもよい。

次に、第1配線1を間引き駆動させる場合について説明する。まず、全ての第1配線1を複数のグループに区分する。グループの数は、全ての第1配線1の数より少ない。一つのグループを構成する配線数が、例えば、6本であるとする。ここで、全ての配線(配線数は6本)のうち、例えば、2本の配線を選択する(全ての配線の本数よりも少ない本数、2本<6本)。一つのグループにおいては、選択された2本の配線を用いてタッチセンシングが行われ、残りの4本の配線における電位がフローティング電位に設定される。表示装置DSP1は、複数のグループを有することから、上記のように配線の機能が定義されているグループ毎にタッチセンシングを行うことができる。同様に、第2配線2においても、間引き駆動を行ってもよい。

タッチに用いられるポインタが、指である場合とペンである場合とは、接触あるいは近接するポインタの面積や容量が異なる。こうしたポインタの大きさによって、間引く配線の本数を調整できる。ペンや針先など先端が細いポインタでは、配線の間引き本数を減らして高密度のタッチセンシング配線のマトリクスを用いることができる。指紋認証時も高密度のタッチセンシング配線のマトリクスを用いることができる。

このようにグループ毎にタッチセンシング駆動を行うことで、走査或いは検出に用いられる配線数が減るため、タッチセンシング速度を上げることができる。更に、上記の例では、一つのグループを構成する配線数が6本であったが、例えば、10本以上の配線数で一つのグループを形成し、一つのグループにおいて選択された2本の配線を用いてタッチセンシングを行ってもよい。即ち、間引かれる配線の数(フローティング電位となる配線の数)を増やし、これによってタッチセンシングに用いられる選択配線の密度(全配線数に対する選択配線の密度)を低下させ、選択配線によって走査或いは検出を行うことで、消費電力の削減やタッチ検出精度の向上に寄与する。逆に、間引かれる配線の数を減らし、タッチセンシングに用いられる選択配線の密度を高くし、選択配線によって走査或いは検出を行うことで、例えば、指紋認証やタッチペンによる入力に活用できる。

間引かれた配線(タッチセンシングに用いない配線)は、例えば、電気的に浮いた状態、即ち、電位がフローティング状態となる。表示装置DSP1の表面(観察者に面する面)と指等のポインタとの近接距離を得るために、第1配線1あるいは第2配線2の電位をフローティング状態にすることもできる。指等のポインタの位置を検出した後、次の検出信号の精度を向上させるため、第1配線1及び第2配線2のいずれか一方を接地させ、リセットしてもよい(電位を0Vにする)。また、検出信号の精度を向上させるため、タッチ駆動電圧の位相を交互に反転するような電圧が採用されてもよい。このようなタッチ検出信号の精度を向上させる手段は、ポインタがアクティブポインタ(例えば、ペン形状のポインタから検出の指示信号が発生するポインタ)である場合にも有効である。

フローティングパターンに関し、第1配線1及び第2配線2の各々について検出電極と駆動電極とを切り替え、間引き駆動を行わずに高精細なタッチセンシングを行ってもよい。

また、上述した間引き駆動におけるフローティングパターンは、グランド(筐体に接地)と電気的に接続するように切り替えることもできる。タッチセンシングのS/N比を改善させるため、タッチセンシングの信号が検出された際に、TFT(薄膜トランジスタ)等アクティブ素子の信号配線を、一時、グランド(筐体等)に接地してもよい。

また、タッチセンシング制御で検出される静電容量をリセットするために必要な時間が比較的長いタッチ配線、即ち、タッチセンシングにおける時定数(容量と抵抗値の積)が大きいタッチ配線を用いる場合がある。この場合、例えば、タッチ配線の配列において、奇数行の配線と偶数行の配線とを交互にタッチセンシングに利用し、時定数の大きさを調整した駆動を行ってもよい。

また、複数本数のタッチセンシング配線をグルーピングして駆動や検出を行ってもよい。複数本数のタッチセンシング配線のグルーピングの駆動においては、線順次駆動を採用せず、グループ単位でセルフ検出方式とも称される、一括検出の駆動方法を採用してもよい。また、グループ単位で、並列駆動を行ってもよい。また、寄生容量等のノイズをキャンセルするために、互いに近接又は隣接するタッチ配線の検出信号の差をとる差分検出方式を採用してもよい。額縁部72に近い領域(表示部110の外側の領域、画像表示を行わない領域)に位置するタッチセンシング配線は、表示部110の中央に位置するタッチセンシング配線よりも、タッチセンシングの感度が低い傾向がある。このため、タッチセンシング配線の幅や形状を調整して感度差を少なくしてもよい。

タッチセンシング制御部122及び映像信号制御部121においては、タッチ駆動と画素駆動とを時分割駆動によって制御することもできる。要求されるタッチ入力の速さに合わせてタッチ駆動の周波数を調整してもよい。タッチ駆動周波数としては、画素駆動周波数より高い周波数を選択することができる。指等のポインタによるタッチタイミングは不定期であり、かつ、短時間であることから、タッチ駆動周波数は高いことが望ましい。

タッチ駆動と画素駆動の各々の周波数を異ならせる手段はいくつか知られている。例えば、表示画面において、映像を表示する連続した複数の白表示(映像信号の出力のあるとき)の間に黒表示を挿入し、この黒表示の期間にてタッチセンシングを行うことで、映像に関わるノイズの影響を受けないタッチセンシングが可能である。黒表示の期間では、タッチ駆動の周波数を、種々、任意に選択できる。

(タッチセンシング配線の積層構造) 図6は、本発明の第1実施形態に係る対向基板100に設けられた第1配線1、絶縁層I、及び第2配線2を示す図であって、図2における符号W1で示された部分を示す拡大断面図である。

複数の第1配線1は、観察方向OBにおいて第1黒色層16と第1導電層15とが順に積層された構成を有している。複数の第2配線2は、観察方向OBにおいて第2黒色層26と第2導電層25とが順に積層された構成を有している。第2黒色層26は、第1黒色層16と同じ構成を有する。第2導電層25は、第1導電層15と同じ構成を有する。即ち、第1配線1及び第2配線2は同じ層構造を有する。

絶縁層Iは、観察面Sの上方に設けられており、第1配線1と第2配線2との間に配置されている。

第1配線1及び第2配線2の各々は、黒色層を備えることから、格子状に直交する第1配線1と第2配線2は、ブラックマトリクスとして機能し、表示コントラストを向上させる。

図6においては、第1配線1及び第2配線2の各々が黒色層と導電層とで構成された2層積層構造を有しているが、本発明は、この構造を限定しない。第1配線1及び第2配線2の各々が2層よりも多い層数を有する積層構造で形成されてもよい。また、2つの黒色層によって導電層が挟持された3層積層構造が採用されてもよい。

第1導電層15は、例えば、金属層20である銅合金層が第1導電性金属酸化物層21(上部導電性金属酸化物層)及び第2導電性金属酸化物層22(下部導電性金属酸化物層)によって挟持された3層構造を有することができる。

断面視において、第1配線1と第2配線2の各々を構成する黒色層及び導電層の線幅を略同じにすることができる。具体的に、公知のフォトリソグラフィの手法を用いて、導電層を形成した後、パターニングされた導電層をマスクとして用いたドライエッチングを行うことで、黒色層と導電層との断面視における線幅が略同じとなるように、タッチセンシング配線を形成することができる。例えば、特開2015−004710号公報に記載の技術を適用できる。

(導電性金属酸化物層) 第1導電層15及び第2導電層25の少なくとも一部を構成する金属層20を、導電性金属酸化物層21、22で挟持することができる。換言すれば、第1導電層15や第2導電層25の構造として、第1導電性金属酸化物層21、金属層20、及び第2導電性金属酸化物層22で構成された3層構造を採用することができる。第1導電性金属酸化物層21と金属層20との界面、又は、第2導電性金属酸化物層22と金属層20との界面に、ニッケル、亜鉛、インジウム、チタン、モリブデン、タングステン等、銅と異なる金属やこれら金属の合金層を更に挿入してもよい。

具体的に、第1導電性金属酸化物層21及び第2導電性金属酸化物層22の材料としては、例えば、酸化インジウム、酸化亜鉛、酸化アンチモン、酸化錫、酸化ガリウム、及び酸化ビスマスから構成される群より選択される2種以上の金属酸化物を含む複合酸化物を採用することができる。特に、酸化亜鉛、酸化アンチモン、酸化ガリウムのような酸への溶解性の高い酸化物を、酸化インジウムを基材とする導電性金属酸化物に加えた複合酸化物を採用することができる。これにより、エッチング性の良好な第1導電性金属酸化物層21及び第2導電性金属酸化物層22を得ることができる。酸化亜鉛、酸化アンチモン、酸化ガリウムのような酸への溶解性の高い酸化物を加えることで、導電性金属酸化物層のエッチングレートと、銅層や銅合金層とのエッチングレートを合わせることが可能となり、銅層や銅合金層が導電性金属酸化物によって挟持された構成を有する配線のウエットエッチングでの加工性を向上できる。また、これら複合酸化物の組成を調整することで、仕事関数の値を調整することができ、発光層のキャリア放出性を調整することができる。発光層のキャリア放出性の調整のため、酸化タングステンや酸化モリブデンなどを加えた複合酸化物が用いられてもよい。

第1導電性金属酸化物層21及び第2導電性金属酸化物層22に含まれるインジウム(In)の量は、80at%より多く含有させる必要がある。

例えば、導電性金属酸化物層は、酸化インジウム、酸化亜鉛、及び酸化錫を含む複合酸化物で形成され、複合酸化物に含まれるインジウム(In)と亜鉛(Zn)と錫(Sn)のIn/(In+Zn+Sn)で示される原子比を、0.8より大きく、かつ、Zn/Snの原子比が1より大きくすることができる。

インジウム(In)の量は、80at%より多いことが好ましい。インジウム(In)の量は、90at%より多いことが更に好ましい。インジウム(In)の量が80at%より少ない場合、形成される導電性金属酸化物層の比抵抗が大きくなり、好ましくない。亜鉛(Zn)の量が20at%を超えると、導電性金属酸化物(混合酸化物)の耐アルカリ性が低下するので好ましくない。上記の第1導電性金属酸化物層21及び第2導電性金属酸化物層22においては、いずれも、混合酸化物中の金属元素でのアトミックパーセント(酸素元素をカウントしない金属元素のみのカウント)である。酸化アンチモンや酸化ビスマスは、金属アンチモンや金属ビスマスが銅との固溶域を形成し難く、積層構造での銅の拡散を抑制するため、上記導電性金属酸化物層に加えることができる。

第1導電性金属酸化物層21及び第2導電性金属酸化物層22が、酸化錫と酸化亜鉛を含む場合、亜鉛(Zn)の量は、錫(Sn)の量より多くする必要がある。錫の含有量が亜鉛含有量を超えてくると、後工程でのウエットエッチングで支障が出てくる。換言すれば、銅或いは銅合金である金属層が導電性金属酸化物層よりもエッチングされ易くなり、第1導電性金属酸化物層21と金属層20、第2導電性金属酸化物層22と金属層20、との幅に差を生じ易くなる。

第1導電性金属酸化物層21及び第2導電性金属酸化物層22が、酸化錫と酸化亜鉛を含む場合、第1導電性金属酸化物層21及び第2導電性金属酸化物層22に含まれる錫(Sn)の量は、0.5at%以上6at%以下の範囲内が好ましい。インジウム元素に対する比較で、0.5at%以上6at%以下の錫を導電性金属酸化物層に添加することで、上記インジウム、亜鉛、及び錫との3元系混合酸化物膜(導電性の複合酸化物層)の比抵抗を小さくすることができる。上記混合酸化物中には、チタン、ジルコニウム、マグネシウム、アルミニウム、ゲルマニウム、タングステン、モリブデン等の他の元素を少量、添加することもできる。ただし、本実施形態において、混合酸化物の比抵抗は、上記の範囲に限定されない。

(導電層) 第1導電層15及び第2導電層25は、金属層20等の導電材料で形成できる。金属層20としては、例えば、銅層や銅合金層、銀層や銀合金層、或いは、アルミニウムを含有するアルミニウム合金層(アルミニウム含有層)、更には、金、チタン、モリブデン、或いはこれらの合金を採用できる。銅層や銅合金層、あるいは銀層や銀合金は、透明樹脂層やガラス基板(透明基板)に対する密着性が低い。このため、銅層や銅合金層、あるいは銀層や銀合金銅層をこのまま表示装置基板に適用した場合、実用的な表示装置基板を実現することは難しい。しかしながら、上述した複合酸化物は、カラーフィルタ(複数色の着色パターン)やブラックマトリクスBM(黒色層)、及びガラス基板(透明基板)等に対する密着性を十分に有しており、かつ、銅層や銅合金層に対する密着性も十分である。このため、複合酸化物を用いて銅合金層或いは銀合金層を表示装置基板に適用した場合、実用的な表示装置基板を実現することが可能となる。導電率と経済的コストの観点から、銅層あるいは銅合金層が好ましい。透明基板40や透明樹脂層に対する導電層の密着性を得るために、銅に、マグネシウム、カルシウム、チタン、モリブデン、インジウム、錫、亜鉛、ネオジウム、ニッケル、アルミニウム、アンチモン、ビスマスから構成される群より選択される1以上の金属元素が添加された合金を採用することが好ましい。

(銅合金層) 以下、銅合金層について具体的に説明する。 金属層20である銅合金層は、銅に固溶する第1元素と、銅及び第1元素より電気陰性度が小さい第2元素とを含有してもよい。第1元素及び前記第2元素として、銅に添加する場合の比抵抗上昇率が1μΩcm/at%以下の元素を選択することができる。銅合金層の比抵抗(電気抵抗率)は、1.9μΩcmから6μΩcmの範囲内にすることができる。なお、本発明の第1実施形態に係る銅と固溶する元素とは、例えば、車載向け含む電子機器の使用範囲である−(マイナス)40℃から+(プラス)80℃の温度領域で、安定して銅との置換型固溶をとる元素であると言い換えることができる。

上記温度範囲(電子機器の使用範囲)かつ銅合金に添加される元素量の範囲において、銅の結晶構造の中で銅原子の位置に置換できる元素を、「置換型固溶をとる元素」と判断する。また、元素(複数種でもよい)の銅への添加量は、銅合金の電気抵抗率(比抵抗と同義)が6μΩcmを超えない範囲であればよい。マトリクス母材を銅とする場合に、銅に対し、広い固溶域を有する金属は、金(Au)、ニッケル(Ni)、亜鉛(Zn)、ガリウム(Ga)、パラジウム(Pd)、マンガン(Mn)が例示できる。アルミニウム(Al)は広くはないが、銅に対する固溶域を有する。

銅合金に添加される元素として、銅合金の電気抵抗率への影響の小さい電気抵抗率の小さい添加元素(銅の合金元素)は、パラジウム(Pd)、マグネシウム(Mg)、ベリリウム(Be)、金(Au)、カルシウム(Ca)、カドミウム(Cd)、亜鉛(Zn)、銀(Ag)が挙げられる。これら元素は、純銅に対し1at%添加したときの電気抵抗率の増加が、ほぼ1μΩcm以下となる。カルシウム(Ca)、カドミウム(Cd)、亜鉛(Zn)、銀(Ag)の電気抵抗率の増加は、0.4μΩcm/at%以下であるので、合金元素として好ましい。経済性及び環境負荷を考慮すると、亜鉛及びカルシウムを合金元素として用いることが好ましい。亜鉛及びカルシウムは、各々、5at%まで、銅への合金元素として添加することができる。

上記添加量の範囲に基づき、カルシウムの添加量を増やしたり、亜鉛の添加量を減らしたり、亜鉛及びカルシウムの添加量を増減してもよい。銅に対する亜鉛及びカルシウムの添加による効果に関し、各々、0.2at%以上の添加量において顕著な効果が得られる。

純粋な銅に対して亜鉛及びカルシウムを合計0.4at%添加した銅合金の電気抵抗率は、約1.9μΩcmとなる。従って、本発明の第1実施形態に係る銅合金層の電気抵抗率の下限は、1.9μΩcmとなる。なお、カルシウム(Ca)、カドミウム(Cd)、亜鉛(Zn)、銀(Ag)を合金元素として用いた場合において、銅及び合金元素の合計元素数に対し、添加量が5at%を超えてくると銅合金の電気抵抗率が顕著に増加する。このため、添加量は少なくとも5at%未満であることが好ましい。

電気陰性度は、原子(元素)が電子を引き寄せる強さの相対尺度である。この値の小さい元素ほど、陽イオンになりやすい。銅の電気陰性度は、1.9である。酸素の電気陰性度は、3.5である。電気陰性度の小さい元素には、アルカリ土類元素、チタン族元素、クロム族元素等が挙げられる。アルカリ元素の電気陰性度も小さいが、銅の近くにアルカリ元素や水分が存在すると、銅の拡散が増長される。このため、ナトリウムやカリウム等のアルカリ元素は、銅の合金元素としては使えない。

カルシウムの電気陰性度は、1.0と小さい。カルシウムを銅の合金元素として用いた場合、熱処理時などにおいてカルシウムが銅よりも先に酸化され、酸化カルシウムとなり、銅の拡散を抑えることが可能となる。本発明の第1実施形態に係る導電配線では、導電性金属酸化物層で覆われない銅合金層の露出面や、銅合金層と導電性金属酸化物層との界面に、選択的にカルシウム酸化物を形成させることが可能である。特に、導電性金属酸化物層で覆われない銅合金層の露出面にカルシウム酸化物を形成することが、銅の拡散の抑制、及び信頼性の向上に寄与する。本発明の第1実施形態に係る導電配線や銅合金層の導電率は、熱処理等アニーリングによって向上する。上述した電気陰性度は、ポーリングの電気陰性度の値で示した。本発明の第1実施形態に係る導電配線においては、導電配線の熱処理工程等によって、第2元素は、銅及び第1元素よりも先に酸化されて酸化物を形成することが好ましい。また、銅や銅合金に対する水素・酸素の混入を防ぐことが好ましい。

なお、本発明の第1実施形態において、「第1元素」は、銅より電気陰性度が小さくてもよい。「第2元素」は、銅に固溶域を持っていてもよい。銅よりも電気陰性度が小さく、かつ、銅に固溶域を持っているという2つの性質を持つ2種以上の元素を用いる場合、2種以上の元素のうち電気陰性度の小さい元素を「第2元素」とする。例えば、第1元素は亜鉛であり、第2元素はカルシウムである。

具体的に、金属層20である銅合金層の組成に関し、銅、亜鉛、及びカルシウムの合計を100at%とすると、銅合金層は、0.2at%以上5.0at%以下の範囲内で第1元素を含有し、0.2at%以上5.0at%以下の範囲内で第2元素を含有し、残部として銅を含有する。

本実施形態において、例えば、銅合金層は、カルシウム2at%、亜鉛0.5at%、残部が銅と不可避不純物である銅合金を用いる。このような組成条件を有する銅合金層の電気抵抗率は、2.7μΩcmを例示できる。

銅合金層の電気抵抗率は、銅合金層の成膜方法やアニール条件によって、±30%前後の変化があり得る。例えば、ガラス基板等に銅合金層が直接形成された構成では、成膜時の熱処理で、さらには、成膜後の熱処理で、銅合金層が酸化され(CuO、酸化銅を形成する)、抵抗値が悪化することがある。また、銅合金層を構成する合金元素が低い濃度で添加されている銅合金、即ち、希薄合金においては、酸化銅の形成と共に、銅合金のグレインが大きくなり過ぎてしまう。このため、隙間を有する粗大なグレインバウンダリー(結晶粒界)が形成されてしまい、銅合金層の表面が粗くなり、抵抗値を悪化させることがある。

本発明の第1実施形態においては、金属層20である銅合金層が第1導電性金属酸化物層21と第2導電性金属酸化物層22によって挟持された構成が採用されている。この構成では、熱処理(アニール)により電気抵抗率が改善されることが多い。換言すれば、本発明の第1実施形態において、銅合金層が導電性金属酸化物層で覆われることにより、銅合金層の表面酸化が抑制される。また、銅合金層の表面及び裏面に形成された導電性金属酸化物層による規制(アンカリング)によって、銅合金層のグレインが極端に粗大化することがなく、銅合金層の表面が粗くならない。銅合金層を構成する合金元素が低い濃度(例えば、0.2at%前後)で添加されている銅合金層であっても、結晶粒(グレイン)が大きくなり難く、グレインバウンダリーによるキャリア散乱(電気抵抗率の悪化)を抑制することができる。第1元素と第2元素とを合せて0.4at%以上を銅合金に添加することで、緻密な銅合金層を得ることができる。

電気抵抗率の悪化を抑制する効果に関し、特に、銅に添加される合金元素の比抵抗上昇率が1μΩcm/at%以下の元素の場合であって、かつ、銅合金層が第1導電性金属酸化物層21と第2導電性金属酸化物層22によって挟持された構成の場合に、顕著な効果が得られやすい。

また、本発明の第1実施形態に係る銅合金層においては、意図的に酸素(O)を含ませる必要はない。酸素を多く含む銅合金層は、例えば、水やアルカリの存在で、銅合金層にボイドを発生させ、銅合金層の信頼性を低下させる懸念がある。

そこで、第1導電性金属酸化物層21と銅合金層(金属層20)と第2導電性金属酸化物層22の3層を、例えば、180℃以下の基板温度で連続成膜を行う。基板温度は、室温(25℃)、さらには室温以下の温度に設定してもよい。また、チャネル層のパターンを形成した後における後工程で、例えば、180℃から340℃の低温アニーリングを施す。この低温アニールは、ソース配線やドレイン電極等の導電配線を形成する工程の前に行ってもよい。低温アニールにより、電気抵抗率を含む電気特性を改善することが可能である。

銅合金層に用いる銅合金としては、上述した材料を用いることができる。第1実施形態における銅合金では、亜鉛の含有量を0.5at%とし、カルシウムの含有量を2.0at%とし、残部を銅及び不可避不純物とした。銅合金の膜厚は、規定されない。第1実施形態では、銅合金層の膜厚を280nmとした。銅合金層の電気抵抗率は、後述するアニール(熱処理)後に2.7μΩcmであった。

また、本実施形態において、第1導電性金属酸化物層21及び第2導電性金属酸化物層22で挟持される銅合金層は、約1.9μΩcmから6μΩcm範囲内の極めて小さな電気抵抗率に抑えることができる。

銅や銀が導電性金属酸化物層で挟持された3層の積層構造において、例えば、銅や銀に添加されたカルシウム或いはマグネシウムは熱処理時に選択的に酸化され、導電性金属酸化物と金属層との界面、あるいは銅合金の露出面(導電性金属酸化物に覆われていない導電配線の断面部など)に析出し易い。あるいは、酸化により銅合金や銀合金の表面や断面に酸化カルシウムが析出し易い。こうした選択的な酸化や析出は、銅や銀のマイグレーションを抑制し、結果として、上記3層積層構造の信頼性を向上できる。金属元素を金属層20に添加する量は、4at%以下であれば、銅合金や銀合金の抵抗値を大きく上げることがないので好ましい。銅合金や銀合金の成膜方法としては、例えば、スパッタリング等の真空成膜法を用いることができる。

金属層20として、銅合金薄膜、銀合金薄膜、或いはアルミニウム合金の薄膜を採用する場合、膜厚を100nm以上或いは150nm以上とすると、可視光をほとんど透過しなくなる。したがって、本実施形態に係る金属層20は、例えば、100nm〜500nmの膜厚を有していれば、十分な遮光性を得ることができる。金属層20の膜厚は、500nmを超えてもよい。なお、後述するように、上記導電層の材料は、後述するアレイ基板に設けられる配線や電極にも適用することができる。また、本実施形態においては、アクティブ素子と電気的に連携する配線の構造として、例えば、ゲート電極やゲート配線の構造として、導電性金属酸化物層によって金属層が挟持された積層構造を採用することができる。

金属層20が、銅層や銅合金層、あるいは銀層や銀合金である場合、上述した導電性金属酸化物層は、酸化インジウム、酸化亜鉛、酸化ケイ素、酸化マグネシウム、酸化アンチモン、酸化ガリウム、酸化ビスマス、酸化チタン、酸化タングステン、酸化モリブデン、及び酸化錫から選択される2種以上の金属酸化物を含む複合酸化物であることが望ましい。

銅や銅合金あるいは銀や銀合金は導電率が高く、配線材料として好ましい。しかしながら、銅合金の表面には、導電性を有しない銅酸化物が経時的に形成され、電気的なコンタクトが困難となることがある。銀や銀合金は、硫化物や酸化物を形成し易い。その一方、酸化インジウム、酸化亜鉛、酸化アンチモン、酸化ケイ素、酸化錫等の複合酸化物層で銅合金層や銀合金層を覆うことで、安定したオーミックコンタクトを実現することができ、このような複合酸化物層を用いる場合では後述する第3実施形態での、トランスファ等の電気的実装を容易に行うことができる。本発明の第1実施形態に係る導電層は、実装に不可欠なオーミックコンタクトが容易に得られるため、コンタクトホールを利用した多層配線に適用することができる。導電性金属酸化物層の膜厚は、例えば、10nmから100nmの範囲から選択できる。銅合金層の膜厚は、例えば、100nmから500nmの範囲から選択できる。これら導電性金属酸化物層や銅合金層の成膜は、スパッタリング等の真空成膜が好ましい。電気的実装のため、端子部の銅合金層の部分には、メッキを施してもよい。

本発明の第1実施形態に適用可能な第1導電性金属酸化物層21、金属層20、及び第2導電性金属酸化物層22で構成される層構造としては、以下のような変形例が挙げられる。例えば、中心基材として酸化インジウムを含有するITO(Indium Tin Oxide)やIZTO(Indium Zinc Tin Oxide)において酸素が不足した状態で、例えば、銀合金や銅合金層など金属層の上に導電性金属酸化物層が成膜された積層層構造、或いは、酸化モリブデン、酸化タングステン、酸化チタン、酸化ニッケルと酸化銅の混合酸化物等を、銀合金や銅合金など金属層の上に成膜した積層構造が挙げられる。導電性金属酸化物層で金属層を挟持する3層構造は、スパッタ装置等の真空成膜装置で、連続成膜できるというメリットがある。

例えば、銀合金層と導電性金属酸化物層とを一括エッチングする観点から、銀合金を挟持する導電性金属酸化物層には、酸化亜鉛や酸化ガリウムを含む複合酸化物を用いることができる。このような銀合金層と導電性金属酸化物層との積層構造は、周知のフォトリソグラフィの手法にて、1液のエッチャントにて1回のエッチングでパターン形成できる。例えば、後述する発光素子(LED)の光反射性の反射電極(画素電極)として、酸化インジウムと酸化ガリウムと酸化アンチモンの複合酸化物を導電性金属酸化物層として適用できる。酸化インジウムと酸化ガリウムと酸化アンチモンの複合酸化物は仕事関数が高い。発光素子の陽極として、酸化インジウムと酸化ガリウムと酸化アンチモンの複合酸化物と銀合金層との積層構造は、導電性及び信頼性の求められる配線に好適である。

上記の銀ないし銀合金と導電性金属酸化物に係る構造は、銀ないし銀合金を銅ないし銅合金に置き換えた構造に適用できる。例えば、後述する反射電極89としては、高い光反射率を有する銀合金、さらには、導電性金属酸化物で挟持された銀合金の構成に適用できる。詳細については、図12を参照して説明する。

第1導電性金属酸化物層21及び第2導電性金属酸化物層22は、銅や銀に対するバリア性を持つ。導電性金属酸化物によって銅配線や銀配線が挟持された構成においては、銅や銀のマイグレーション等によるアクティブ素子の劣化を抑制することができ、アクティブ素子向けの高導電性の配線として好ましい。

(黒色層) 第1黒色層16及び第2黒色層26は、表示装置DSP1のブラックマトリクスとして機能する。黒色層は、例えば、黒色の色材を分散させた着色樹脂で構成されている。銅の酸化物や銅合金の酸化物は、十分な黒色や低い反射率を得にくい。例えば、黒色層を金属酸化物で形成する場合、おおよそ10%から30%の可視域の光反射率であり、かつ、可視域においてフラットな反射率を得にくく着色して見える。本実施形態に係る黒色層とガラス等の基板や、透明樹脂層との間の界面における可視光の反射率は略3%以下に抑えられ、高い視認性が得られる。前記透明樹脂は、表示装置への保護ガラス貼り付けのための接着層を含む。

黒色の色材としては、カーボン、カーボンナノチューブ、カーボンナノホーン、カーボンナノブラシ、或いは、複数の有機顔料の混合物が適用可能である。例えば、黒色の色材全体の量に対して51質量%以上の割合で、即ち、主な色材としてカーボンを用いる。反射色を調整するため、青もしくは赤等の有機顔料を黒色の色材に添加して用いることができる。例えば、出発材料である感光性黒色塗布液に含まれるカーボンの濃度を調整する(カーボン濃度を下げる)ことにより、フォトリソグラフィ工程での黒色層の再現性を向上させることができる。

(アレイ基板200の構造) 次に、図7〜図13を参照し、表示装置DSP1を構成するアレイ基板200の構造について説明する。 図7は、本発明の第1実施形態に係る表示装置DSP1が備えるアレイ基板200を部分的に示す拡大図であって、第2薄膜トランジスタを部分的に示す断面図である。 図8は、本発明の第1実施形態に係る表示装置DSP1に搭載される発光素子(LED)を示す断面図であって、図7の符号Dの領域を部分的に示す拡大図である。 図9は、図8に示す発光素子の近傍に位置する構造を示す部分拡大図であって、透明導電膜と上部電極との接続状態を示す図である。 図10は、本発明の第1実施形態に係る表示装置DSP1を示す拡大断面図であって、図7に示す薄膜トランジスタのチャネル層上に積層されたソース電極とドレイン電極の積層構造を説明する図である。 図11は、薄膜トランジスタ(スイッチング素子及び駆動素子)を用いた、LED発光素子を駆動する代表的な回路図である。 図12は、本発明の第1実施形態に係る表示装置DSP1を構成する下部電極(画素電極)を部分的に示す図であって、図8における符号W2で示された部分を示す拡大断面図である。 図13は、本発明の第1実施形態に係る表示装置DSP1を構成するゲート電極(ゲート配線)を部分的に示す拡大図である。

アレイ基板200の基板45としては、透明基板に限定する必要はなく、例えば、アレイ基板200に適用可能な基板として、ガラス基板、セラミック基板、石英基板、サファイア基板、シリコン、炭化シリコンやシリコンゲルマニウムなどの半導体基板、あるいはプラスチック基板等が挙げられる。透明であってもよいし、不透明な基板、あるいは着色した基板であってもよい。

アレイ基板200においては、第4絶縁層14、第4絶縁層14上に形成されたアクティブ素子168、第4絶縁層14及びアクティブ素子168を覆うように形成された第3絶縁層13、アクティブ素子168のチャネル層58に対向するように第3絶縁層13上に形成されたゲート電極55、第3絶縁層13及びゲート電極55を覆うように形成された第2絶縁層12、及び第2絶縁層12上に形成された第1平坦化層96が、基板45上に、順に積層されている。

第1平坦化層96には、アクティブ素子168のドレイン電極56に対応する位置にコンタクトホール93(図7参照)が形成されている。また、第1平坦化層96上には、チャネル層58に対応する位置にバンク94が形成されている。断面視において互いに隣り合うバンク94の間の領域には、即ち、平面視においてバンク94に囲まれた領域には、第1平坦化層96の上面、コンタクトホール93の内部、及びドレイン電極56を覆うように反射電極89(画素電極)が形成されている。なお、反射電極89は、バンク94の上面には形成されていなくてもよい。反射電極89は、導電性の接合層77を介して発光素子CHIPの下部電極88と電気的に接続されている。

コンタクトホール93の内部を埋めるように、かつ、反射電極89及び発光素子CHIPを覆うように、第2平坦化層95が形成されている。第2平坦化層95上には、ITOと呼称される透明導電膜76が形成されており、透明導電膜76には、発光素子CHIPを構成する上部電極87が接続されている。さらに、透明導電膜76上には第6配線6(第2電源線52と同義)が形成されており、透明導電膜76は第6配線6と電気的に接続されている。また、透明導電膜76の表面には、第6配線6を覆うように図2に示す封止層109(接着層)が形成されている。第6配線6は、平面視において、第1配線1又は第2配線2と重畳する。

バンク94の材料としては、アクリル樹脂、ポリイミド樹脂、ノボラックフェノール樹脂等の有機樹脂を用いることができる。バンク94には、更に、酸化シリコン、酸窒化シリコン等の無機材料を積層してもよい。 第1平坦化層96及び第2平坦化層95の材料としては、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂等を用いてもよい。低誘電率材料(low−k材料)を用いることもできる。 なお、視認性向上のため、第1平坦化層96、第2平坦化層95、封止層109、あるいは、基板45のいずれかが、光散乱の機能を有してもよい。あるいは、基板45の上方に光散乱層を形成してもよい。

図7〜図9に示されるように、発光素子CHIPを構成する下部電極88は、接合層77を介して反射電極89と電気的に連携されている。反射電極89は、発光素子CHIPの駆動トランジスタであるアクティブ素子168とコンタクトホール93を介して接続されている。 上部電極87の表層(表面の層)は、導電性金属酸化物で形成されている。透明導電膜76及び第6配線6は、銅あるいは銅合金が導電性金属酸化物で挟持された構造を有する導電層であり、同じレイヤ、同じ工程で形成されている。図7において、第6配線6は、例えば、紙面の前後方向、即ち、Y方向に延在している。第6配線6は、X方向に延在する第2電源線52(図11参照)と連絡している。平面視における第1電源線51及び第2電源線52の配置については、図11を参照して後述する。

接合層77は、例えば、150℃から340℃の温度範囲内で、発光素子CHIPの下部電極88と反射電極89とを融着させ、電気的な接続ができる導電性材料を適用できる。この導電性材料には、銀やカーボン、グラファイトなどの導電性骨材(conductive filler)を熱フロー性樹脂に分散してもよい。あるいは、接合層77を、In(インジウム)、InBi合金、InSb合金、InSn合金、InAg合金、InGa合金、SnBi合金、SnSb合金など、あるいはこれら金属の3元系、4元系である低融点金属を用いて形成できる。

これら低融点金属は、上述した導電性金属酸化物に対する濡れ性が良いため、下部電極88と反射電極89とのおおよそのアライメントを行った後、下部電極88と反射電極89とを自己整合的に融着させることができる。融着に必要なエネルギーとしては、熱、加圧、電磁波、レーザー光やこれらと超音波の併用など種々のエネルギーが用いられる。なお、垂直型発光ダイオードは、接合不良が生じた場合、リペアを行い易いといった利点がある。同一方向に電極が並ぶ水平型発光ダイオードでは、個々ダイオードの接合検査がやりにくいことと、リペア(不良ダイオードの交換など)時に、電極が短絡しやすい不都合がある。この観点で、垂直型発光ダイオードが好ましく用いられる。接合層77は、真空成膜等の膜形成の後、周知のフォトリソグラフィの方法や、リフトオフの手段でパターン形成できる。

(発光素子CHIPの構造) 本実施形態において、発光素子CHIPは、表示機能層として機能する垂直型発光ダイオードであり、アレイ基板200の第2面N上に位置する複数の画素PXの各々に設けられている。

発光素子CHIPは、上部電極87、n型半導体層90、発光層92、p型半導体層91、及び下部電極88が、この順で積層された構造を有する。換言すると、発光素子CHIPは、下部電極88上に、p型半導体層91、発光層92、n型半導体層90、及び上部電極87がこの順で積層された構成を有する。図8に示すように、LED発光に用いられる電極は、異なる面に形成され、互いに対向する面に形成されている。また、互いに平行となるように積層されているn型半導体層90及びp型半導体層91の各々に対向する面の外側に上部電極87及び下部電極88が配置されている。このような構造を有する発光素子CHIPを本実施形態では、垂直型発光ダイオードと呼称している。断面視において、LED構造が、角錐形状等の異型である場合、本発明の垂直型発光ダイオードに含めない。LED構造において片側の面に電極が並ぶように形成される構造、あるいは、水平方向に電極が並ぶように形成される構造は、水平型発光ダイオードと呼ぶ。

図9に示すように、発光素子CHIP上において、透明導電膜76は上部電極87と重なっており、電気的に接続されている。発光素子CHIPの角部71は、第2平坦化層95で覆われている。発光素子CHIP上には、第2平坦化層95と上部電極87とが重なる重なり部74が形成されている。上部電極87の両端に重なり部74が形成されているので、上部電極87上において第2平坦化層95は凹部形状を有している。

重なり部74は、角部71において透明導電膜76と上部電極87との間に位置しており、例えば、5°から70°の角度θで上部電極87の面に対して傾斜している。このように重なり部74が傾斜を有することで、透明導電膜76の断線を防ぐことができる。 発光素子CHIPの上面78(表層)が、第2平坦化層95から突出して第2平坦化層95と重ならない状態となると、即ち、重なり部74が形成されていない状態では、透明導電膜76が断線し易くなり、発光素子CHIPの点灯不良が生じる懸念がある。 上記のような凹部形状を有する第2平坦化層95を形成する方法や、発光素子CHIPに重なる重なり部74を形成する方法としては、周知のフォトリソグラフィが採用される。さらに、周知のフォトリソグラフィの手法に加え、ドライエッチング技術を適用してもよい。

発光素子CHIPの形状は、例えば、平面視、1辺の長さが3μmから500μmの正方形形状が適用できる。ただし、正方形や矩形以外の形状が適用されてもよい。あるいは、1辺の大きさを500μm以上としてもよい。また、平面視、第1配線1と第2配線2で区画される画素PXには、1個、あるは2個以上の発光素子を実装できる。発光素子CHIPの実装では、例えば、正方形形状の発光素子CHIPの向きを、90度単位でランダムに回転させて実装することができる。ランダム実装することで、LED結晶成長のわずかなバラツキから生じる画面全体の色ムラ、輝度ムラを軽減できる。

LED等の発光素子に適用できるn型半導体やp型半導体としては、周期律表のII族からVI族の元素の化合物やこれらの窒化物や酸化物が挙げられる。例えば、GaNにInやII元素又はIV元素をドープした半導体、GaP、GaInP、AlGaInPなど、さらにはZnOにIII族元素をドープした半導体などが挙げられる。例えば、発光効率の高い近紫外域発光のInGaN/GaNのLEDを用いてもよい。バイオテンプレート技術に、さらに中性ビームエッチング技術を併用して、ナノピラー構造を有するInGaN/GaNのLEDを用いてもよい。さらに発光層92は、単一の化合物半導体で構成されてもよく、単一量子井戸構造あるいは多量子井戸構造を有していてもよい。発光素子CHIPは、赤色発光LED、緑色発光LED、青色発光LEDをマトリクス状に配置することができる。さらに、近赤外発光LEDを加えてもよい。あるいは単色発光のLED発光素子上に、波長変換部材として量子ドット層を積層してもよい。

下部電極88の構成材料としては、銀、銀合金、アルミニウム、アルミニウム合金を適用することができる。さらに、下部電極88の構成として、後述するように、銀あるいは銀合金層が導電性金属酸化物層によって挟持された構成が適用されてもよい。下部電極88の構成の一部には、Ti層、Cr層、Pt層、AuGe層、Pd層、Ni層、TiW層、Mo層などの金属層や、上述した導電性金属酸化物層を含む多層構成を導入してもよい。なお、平面視で下部電極88の面積割合を減らすことにより、半透過型や透過型の表示装置を実現することができる。

上部電極87は、導電性金属酸化物で形成された層を含む構成が好ましい。特に、少なくとも上部電極87の表層が導電性金属酸化物で形成されていることが好ましい。更に、上部電極87の表層を構成する導電性金属酸化物が、導電性金属酸化物で構成された導電層と電気的に接続されていることが好ましい。

導電性金属酸化物としては、例えば、酸化インジウムを基材として、酸化錫、酸化亜鉛、酸化ガリウム、酸化チタン、酸化ジルコニウム、酸化モリブデン、酸化タングステン、酸化マグネシウム、酸化アンチモン、酸化セリウムなど種々の複合酸化物を適用することが可能であり、上部電極87に必要とされる特性を調整しやすいメリットがある。この特性には、仕事関数の値、光の透過率、屈折率、導電性、エッチング加工性などが含まれる。上部電極の構成の一部には、Ti層、Cr層、Pt層、AuGe層、AuSn層、Pd層、Ni層、TiW層、Mo層などの金属層や、上記導電性金属酸化物層を含む多層構成を導入してもよい。なお、上部電極87の上面78は、光の出射面となるので、透明な導電性金属酸化物の層の面積比率が大きいことが望ましい。なお、上部電極87の上面78(表層)は、発光素子CHIPの光の出射面外の領域で、銅層あるいは銅合金層が導電性金属酸化物で挟持された構造を有する第6配線6と電気的に接続されることが好ましい。

上部電極87の構成として、例えば、膜厚10nmの銀合金層が膜厚40nmの複合酸化物で挟持された透明導電膜を採用することができる。銀合金層の膜厚を、例えば、9nmから15nmの範囲に設定し、透明導電膜(導電性金属酸化物層)によって銀合金層が挟持された3層積層構造を用いることが好ましい。このような透明導電膜の屈折率は高いことが好ましい。この構成では、高い光の透過率の上部電極87を実現することができる。上記複合酸化物に、高い屈折率を持つ酸化セリウムを加えることができる。

銀合金層の膜厚を、例えば、100nmから250nmの範囲内、あるいは、300nm以上の厚い膜厚に設定し、導電性金属酸化物層によって銀合金層が挟持された3層積層構造を採用してもよい。この場合、可視光に対して高い反射率を有する反射電極を実現することができる。

あるいは、上部電極87を、ITO、IZO、ITZOなどと呼称する透明導電膜を用いて、例えば、150nmの膜厚で形成してもよい。なお、本発明において、透明導電膜は、導電性金属酸化物で形成された膜と同義である。例えば、透明導電膜の単層で形成された上部電極87は、銅層あるいは銅合金層が導電性金属酸化物層によって挟持された3層構成を有する配線(第6配線6)と重なる部分を有し、この配線と導通していることが好ましい。

本発明の第1実施形態に係る表示装置DSP1は、対向基板100において、銅層や銅合金層などの熱伝導率の高い金属配線を採用している。アレイ基板200において、薄膜トランジスタと接続される金属配線として、同じく、銅層や銅合金層などの熱伝導率の高い金属配線が採用されている。また、同様に、上記の上部電極87は、銅あるいは銅合金層が導電性金属酸化物層によって挟持された3層構成を有する配線(第6配線6)と重なる部分を有する。

上記反射電極についても、熱伝導率の高い銀層や銀合金層を用いる。こうした熱伝導率の高い金属配線や反射電極は、垂直型発光ダイオードから生じる熱を拡散にするのに極めて有効である。さらに、対向基板100及びアレイ基板200として、熱伝導率が1W/(m・K)以上の熱伝導率の高い基板を適用することで、垂直型発光ダイオードから生じる熱を好適に拡散することができる。熱伝導率が1W/(m・K)以上の熱伝導率の高い基板としては、石英基板やサファイア基板が挙げられる。

(アクティブ素子168) 図7及び図10は、画素電極89に接続されているアクティブ素子168として用いられるトップゲート構造を有する薄膜トランジスタ(TFT)の構造の一例を示している。なお、図7においては、対向基板100と封止層109(接着層)を省略している。 なお、アクティブ素子168の構造は、後述する第1薄膜トランジスタ67及び第2薄膜トランジスタ68に適用される。

アクティブ素子168は、チャネル層58と、チャネル層58上に、ソース電極54とドレイン電極56とが積層された構成を有する。具体的に、アクティブ素子168は、チャネル層58の一端(第一端、図7におけるチャネル層58の左端)に接続されたドレイン電極56と、チャネル層58の他端(第二端、図7におけるチャネル層58の右端)に接続されたソース電極54と、第3絶縁層13を介してチャネル層58に対向配置されたゲート電極55とを備える。後述するように、チャネル層58は酸化物半導体で構成され、ゲート絶縁層である第3絶縁層13と接触している。アクティブ素子168は、発光素子CHIPを駆動する。

また、図7や図10に示されるチャネル層58の重畳部31、32の断面、ソース電極54、ドレイン電極56、ゲート電極55の各々図示されている電極断面にはテーパ面が形成されていないが、断線等を避ける目的でテーパ面(傾斜面)が形成されていることが好ましい。例えば、図9には、透明導電膜76の断線のリスクを減らす目的で、上部電極87上に形成される第2平坦化層95は角度θのテーパを有しており、第2平坦化層95のテーパ面に沿って透明導電膜76が形成されている。

図7は、アクティブ素子168を構成するチャネル層58、ドレイン電極56、及びソース電極54が第4絶縁層14上に形成されている構造を示しているが、本発明はこのような構造を限定しない。第4絶縁層14を設けずに、基板45上にアクティブ素子168を直接形成してもよい。また、ボトムゲート構造の薄膜トランジスタを適用してもよい。

図7に示すソース電極54及びドレイン電極56は、同一工程において、同時に形成される。また、ソース電極54及びドレイン電極56は、同じ構成の導電層を備える。即ち、第1実施形態では、ソース電極54(第3配線)及びドレイン電極56(第4配線)の構造として、いずれも銅あるいは銅合金層(第3導電層)を第1導電性金属酸化物層と第2導電性金属酸化物層を挟持する3層構成を採用した。なお、ソース電極54及びドレイン電極56の構造として、チタン/アルミニウム合金/チタン、モリブデン/アルミニウム合金/モリブデン等の3層構造を採用することができる。ここで、アルミニウム合金は、アルミニウム−ネオジムが代表的な合金である。

アクティブ素子168の閾値電圧(Vth)の安定化、あるいは安定したノーマリーオフのトランジスタ特性を得るために、バックゲート電極を設けても良い。バックゲート電極は、図7に示すゲート電極55に対向するようにチャネル層58の反対側、例えば、第4絶縁層14と基板45との界面に、金属膜をパターニングすることで、バックゲート電極を形成することができる。バックゲート電極を金属膜で形成することで、チャネル層58に向かう外部光の入射を防止し、安定した「正(プラス)」のVthを得ることができる。なお、バックゲート電極には、通常、負の電圧を印加する。ゲート電極55とバックゲート電極との間に形成される電界によって、チャネル層58を電気的に取り囲むことができる。この電界により、アクティブ素子168のドレイン電流を大きくすることができ、アクティブ素子168のオフ電流であるリーク電流をさらに小さくできる。従って、アクティブ素子168に求められるドレイン電流に対して、アクティブ素子168の相対的な大きさを小さくでき、半導体回路としての集積度を向上できる。

ゲート電極55の下部に位置する第3絶縁層13は、ゲート電極55と同じ幅を有する絶縁層であってもよい。この場合、例えば、ゲート電極55をマスクとして用いたドライエッチングを行い、ゲート電極55の周囲の第3絶縁層13を除去する。これによって、ゲート電極55と同じ幅を有する絶縁層を形成することができる。ゲート電極55をマスクとして用いて絶縁層をドライエッチングにて加工する技術は、トップゲート構造の薄膜トランジスタにおいて、一般に自己整合と称される。

酸化物半導体で形成されたチャネル層を備える薄膜トランジスタによるLEDの駆動は、ポリシリコン半導体で形成されたチャネル層を備える薄膜トランジスタによる駆動より好ましい。

例えば、IGZOと称される酸化物半導体は、スパッタリングなどの真空成膜で一括して形成される。酸化物半導体が成膜された後においては、TFT等のパターン形成後の熱処理も一括して行われる。このため、チャネル層に関わる電気的特性(例えば、Vth)のばらつきが極めて少ない。LEDの駆動はその輝度のばらつきを抑えるため、薄膜トランジスタのVthのばらつきを小さい範囲に抑える必要がある。ただし、上述したように、IGZOと称される酸化物半導体は、結晶化による信頼性を確保するため、400℃から700℃の温度範囲(高温アニール)で熱処理を行うことが多い。液晶表示装置等の製造工程では、この熱処理のときに、チタン及び銅の相互拡散が発生し、銅配線の導電率が大幅に悪化することが多い。酸化物半導体は、180℃〜340℃の温度範囲での低温アニールも可能な酸化インジウムと酸化アンチモンの2種酸化物を中心とする複合酸化物の酸化物半導体が、より好ましい。

一方、ポリシリコン半導体で形成されたチャネル層を備える薄膜トランジスタにおいては、薄膜トランジスタの前駆体であるアモルファスシリコンを、トランジスタの個々にレーザーアニールを施すことが必要で、個々のレーザーアニールが薄膜トランジスタのVthのばらつきを招いてしまうことがある。この観点で、LEDや有機ELを備えた表示装置に用いられる薄膜トランジスタは、酸化物半導体で形成されたチャネル層を備える薄膜トランジスタであることが好ましい。加えて、レーザーアニールは、そのレーザースポットで部分的に600℃を上回ることがあり、プラスチックフィルムの基板材料には適用できない問題がある。

また、酸化物半導体で形成されたチャネル層を備える薄膜トランジスタはリーク電流が極めて少ないために、走査信号や映像信号の入力の後の安定性が高い。ポリシリコン半導体で形成されたチャネル層を備える薄膜トランジスタは、酸化物半導体のトランジスタと比較して2桁以上リーク電流が大きい。このリーク電流が少ないことは、高精度のタッチセンシングに寄与するため、好ましい。

(チャネル層と電極界面の役割) 次に、図10に示す、半導体装置として機能するアクティブ素子168を構成するチャネル層58について説明する。ここで、電極界面とは、ドレイン電極56(第4配線)又はソース電極54(第3配線)を構成する第2導電性金属酸化物層22とチャネル層58との界面を意味する。電極とは、ソース電極54とドレイン電極56のいずれかを意味する。 換言すれば、ソース電極54は、第3配線から延出する延出線で構成され、第3配線の延出線の第2導電性金属酸化物層22は、チャネル層58の端部(右端)と重畳し、電極界面となる重畳部31が形成されている。ドレイン電極56は、第4配線から延出する延出線で構成され、第4配線の延出線の第2導電性金属酸化物層は、チャネル層58の端部(左端)と重畳し、電極界面となる重畳部32が形成されている。

第1実施形態において、チャネル層58を構成する酸化物半導体は、酸化物半導体中に酸化セリウムを含む。酸化物半導体において、酸素をカウントしない元素の合計を100at%とすると(金属元素換算)、0.2at%以上10at%以下のセリウムの量とする。より具体的には、酸化物半導体は、酸化インジウムと、酸化アンチモンと、酸化インジウム及び酸化アンチモンの各々の量より少ない量を有する酸化セリウムとを含む複合酸化物であり、かつ、酸素をカウントしない元素の合計を100at%とすると、インジウム及びアンチモンの各々の量は40at%以上となる。

本実施形態では、酸化物半導体において酸素をカウントしない元素の合計を100at%とすると、インジウム及びアンチモンの各々の量を48at%とし、セリウムの量を4at%としている。なお、酸化アンチモンや酸化セリウムは、酸化ガリウムや酸化インジウムとは異なり、廉価に入手できるので産業価値が高い。

酸化物半導体の電気的特性や移動度を調整するために、チャネル層58の厚み方向に、例えば、酸化インジウム濃度や酸化セリウムの濃度を変えてもよい。あるいは酸化セリウムの濃度が異なる複数層を用いてチャネル層58を形成してもよい。あるいは、ソース電極等のウエットエッチング加工性を拡げるため、チャネル層58の表面層における組成を酸化セリウムリッチとすることで、チャネル層58の耐酸性を高めることができる。チャネル層58上にエッチングストッパ層を積層してもよいが、酸化セリウムを含む複合酸化物薄膜は、180℃以上のアニーリングで耐酸性の高い膜となるため、エッチングストッパ層の積極的な挿入は不必要であり、エッチングストッパ層形成工程を省くことができる。この耐酸性は、複合酸化物膜中の酸化セリウムの濃度を上げることでも得られる。

なお、このアニーリング温度は、180℃から340℃の範囲でよく、200℃より高い温度のほうがより好ましい。ソース電極等のパターン形成前に、例えば、220℃前後のプレアニールを実施することで、酸化物半導体層(複合酸化物膜)のエッチャントへの耐性を向上できる。このプレアニールは、ソース電極形成のための導電層の成膜前に実施してもよい。

図10に示すアクティブ素子168は、250℃、1時間の熱処理(アニーリング)で、酸化物半導体であるチャネル層の安定化と、第1導電性金属酸化物層21と銅合金層と第2導電性金属酸化物層22との3層構成を有する導電配線(第3配線、第4配線含む)の低抵抗化を行っている。アクティブ素子168は、25℃など室温で成膜し、例えば、チャネル層としてのパターン形成後に上記の250℃のアニールを行うことができる。

なお、図10に示すコンタクトホール93では、反射電極89が、上層として第2導電性金属酸化物層22を備えるドレイン電極56(第4配線)と接触している。反射電極89は、銀合金が導電性金属酸化物層で挟持された3層構成を有し、反射電極89の導電性金属酸化物層と、ドレイン電極56の第2導電性金属酸化物層とは、それぞれ導電性金属酸化物であり、オーミックコンタクトが可能である。

仮に、図10に示す構成において、コンタクトホール93内で下部電極88と接触する面が、酸化された銅表面であったり、或いは、アルミニウムであったりする場合では、オーミックコンタクトが難しい。アルミニウムは、ITOなど導電性金属酸化物と物理的な密着性も不十分である。本発明の第1実施形態に係る表示装置DSP1で採用されている新規な構成は、このようにオーミックコンタクトが可能な配線構造を提供することができる。

図10に示すアクティブ素子168の構成においては、チャネル層58とソース電極54とが接触する界面である重畳部31、及び、チャネル層58とドレイン電極56とが接触する界面である重畳部32が形成されている。チャネル層58と第2導電性金属酸化物層22との界面でのコンタクト抵抗は小さく、オーミックコンタクトが得られる。第2導電性金属酸化物層22の導電率が高いため、実質的に高移動度の導電性金属酸化物がチャネル層58上に形成されていることになる。この結果、トランジスタ特性を向上させることができる。図10では、第2導電性金属酸化物層22が、チャネル層58の高移動度の半導体層の役割を果たす。

(酸化物半導体) 酸化物半導体は、主材として酸化インジウム及び酸化アンチモンを含有する複合酸化物である。酸化インジウム及び酸化アンチモンのみの組成で酸化物半導体が形成されてもよいが、このような組成を有する酸化物半導体では酸素欠損が生じやすい。酸化物半導体の酸素欠損を減らすため、酸化状態の安定剤として、さらに、酸化ジルコニウム、酸化ハフニウム、酸化スカンジウム、酸化イットリウム、酸化ランタン、酸化セリウム、酸化ネオジム、酸化サマリウム、酸化ガリウム、酸化チタン、酸化マグネシウムを酸化物半導体に添加することが好ましい。後述する理由により、特に、酸化セリウムが好ましい。

本発明の第1実施形態に係る酸化物半導体の一例として、酸化安定化剤として酸化セリウムを用いる場合について説明する。 本発明の第1実施形態に係る酸化物半導体は、主材として酸化インジウムと酸化アンチモンとを含有し、酸化安定剤として酸化セリウムを含有する。酸化物半導体において酸素をカウントしない元素の合計を100at%とすると、例えば、インジウム及びアンチモンの各々の含有量は45at%以上49.9at%以下の範囲内にあり、セリウムの含有量は10at%以下0.2at%以上の範囲内にある。上述したように、セリウムの含有量を0.2at%以上とすることでチャネル層の耐酸性を向上でき、エッチングストッパ層を省くことが可能となる。

本発明の第1実施形態において、「主材」とは、酸化インジウム及び酸化アンチモンを意味し、酸化物半導体において酸素をカウントしない元素の合計を100at%とすると、インジウム及びアンチモンの含有量が各々40at%以上である複合酸化物を意味する。

その一方、例えば、酸化安定剤としてセリウムを用いる場合、セリウムの含有量が0.2at%未満では、酸化物半導体の酸素欠損を十分に補うことができない。また、その含有量が10at%を超えると、出発材料である複合酸化物ターゲットの導電性が低くなり、DC(直流)スパッタリングによる成膜が難しくなる。

本発明の第1実施形態に係る酸化物半導体は、上述した銅合金層の電気抵抗率を改善する、180℃から340℃の低温アニーリングで結晶化させることができる。換言すれば、本発明の第1実施形態では、結晶化温度の低い複合酸化物を提供することができる。酸化物半導体の結晶化の有無を確認するには、低温アニーリングを行った後、TEM等の観察方法により少なくとも3nmより大きい結晶粒を観察できればよい。ただし、薄膜トランジスタに用いるチャネル層の厚みは、3nmから80nmと極めて薄い範囲から選択されるので、明確な結晶化を確認し難い。酸化インジウムと酸化アンチモンを主材とする本発明の第1実施形態に係る酸化物半導体において、上記低温アニーリング後に明確な結晶化を確認できない場合も、低温アニーリングにより実用的かつ半導体特性が安定した薄膜トランジスタを提供することができる。図10に示すチャネル長Lに相当するチャネル層の表面には、エッチングストッパ層を形成してもよい。低温アニーリングは、大気、あるいは酸素を含む雰囲気下で実施することができる。

一般に、IGZOと呼称される、酸化インジウム、酸化ガリウム、酸化亜鉛での酸化物半導体はその結晶化のため、400℃から700℃の高温アニーリングが必要である。

しかし、350℃を超えるアニーリングは、銅の拡散を増長し、場合により酸化物半導体の特性を劣化する可能性がある。銅配線がMo/Cu、Ti/Cuである従来構成では、400℃を超える熱処理では銅とチタン等との相互拡散が生じ、銅配線の電気抵抗率を悪化させることがある。

酸化インジウムの融点は、1910℃とされ、酸化ガリウムの融点は1740℃とされ、酸化亜鉛の融点は1980℃とされており、いずれの場合も、融点が1700℃以上の高温域にある。このため、複合酸化物の結晶化温度も高いと推定される。このような高融点の酸化物と比較し、酸化アンチモンの融点は、656℃とされる。無機酸化物の結晶化温度は、経験的にその酸化物の融点の1/2あるいは2/3とされている。しかし、酸化錫を10Wt%程度含むITO膜(酸化インジウムと酸化錫の複合酸化物による透明導電膜)や酸化インジウム膜の結晶化温度は、200℃付近にある。従って、融点の低い酸化アンチモンを酸化インジウムと合わせ含む複合酸化物(酸化物半導体)とすることで、その複合酸化物の結晶化温度を下げることができる。なお、上述した酸化物の融点については、岩波理化学辞典第4版(岩波書店)の記載を用いた。

本発明の第1実施形態に係る酸化物半導体の組成としては、酸化インジウムと酸化アンチモンが約1:1の比率となる組成を適用することができる。酸化インジウムと酸化アンチモンの比率は、20%の差異があってもよいが、酸化物半導体として1:1の比率に近いことが望ましい。酸化アンチモンは、酸化アンチモンを含有する複合酸化物ターゲットを用いた真空成膜(スパッタリング)で昇華しやすい。このため、出発材料である複合酸化物ターゲットの組成においては、酸化アンチモンリッチとすることで、真空成膜された複合酸化物の膜として、酸化インジウムと酸化アンチモンの比率を1:1に近づけることができる。

酸化インジウム及び酸化アンチモンのみの組成で酸化物半導体が形成されてもよいが、このような組成を有する酸化物半導体では酸素欠損が生じやすい。酸化物半導体の酸素欠損を減らすため、酸化状態の安定剤として酸化セリウムを添加することが好ましい。本発明の第1実施形態に係る酸化物半導体は、主材として酸化インジウムと酸化アンチモンとを含有し、酸化安定剤として酸化セリウムを含有する。酸化物半導体において酸素をカウントしない元素の合計を100at%とすると、インジウム及びアンチモンの各々の含有量は各々45at%以上49.8at%以下の範囲内にあり、セリウムの含有量は10at%以下0.2at%以上の範囲内にある。セリウムの含有量が0.2at%未満である場合では、酸素欠損を十分に補うことができない。セリウムの含有量が10at%を超える場合では、340℃以下のアニール温度で結晶化し難くなる。あるいは、セリウムの含有量が10at%を超えた複合酸化物ターゲットの導電性は大きく低下し、直流スパッタリングが難しくなる。

上記酸化物半導体で構成されるチャネル層の形成に用いられる複合酸化物ターゲットとして、酸化インジウム及び酸化アンチモンとは価数が異なる酸化錫をキャリアドーパントとして更に添加して、導電性の高いスパッタリングターゲットを用いてもよい。

セリウム(Ce)に関し、4f1-Ce(III)酸化状態と4f0-Ce(IV)酸化状態の相互変換が容易である特徴を活かして、酸化セリウム(CeO₂)は自動車排ガスの処理用途等の触媒として用いられている。言い換えれば、CeO₂はCe⁴⁺とCe³⁺との酸化還元電位差が小さく、その酸化還元反応が可逆的に起こりやすい。例えば、酸化雰囲気下では酸素を取り込みやすく、還元雰囲気下では酸素を放出しやすい。この相互変換は、模式的に、例えば、 CeO₂ <=> CeO_2−x + “Ox” と表現できる。“Ox”は、酸化力の強いスーパーオキシドと呼称してもよい。 また、複合酸化物中での挙動として、CeO₂は過剰な電子(キャリア)を取り込むことができると想定される。従って、酸化物半導体膜の、酸素欠損にもとづく過剰な電子濃度を抑制しやすい。後述する実施形態では、9×10¹⁷cm⁻³以下の電子濃度のn型半導体が得られている。なお、酸化物半導体層、あるいは、ゲート絶縁膜中の酸化セリウムはその酸化力を利用するために、CeO₂であることが望ましい。

本発明の第1実施形態に係る酸化物半導体は酸化インジウムと酸化アンチモンと酸化セリウムの複合酸化物である。例えば、このような複合酸化物で構成されたターゲットを用いるスパッタリング真空成膜時に、アルゴンベースガス中に若干量の酸素ガスを導入することで、酸素欠損の少ない酸化物半導体膜を得ることができる。例えば、大気中において180℃から340℃範囲のアニーリングを行うことで、さらに酸素欠損を減らし、かつ、耐酸性の高い酸化物半導体膜を得ることができる。真空成膜では、基板温度を室温(例えば、25℃)とし、チャネル層となる酸化物半導体膜のパターンを形成した後、アニールを施すことができる。上記アニールは、ソース電極等の電極のパターンを形成した後に実施してもよく、さらに、ゲート絶縁膜等の絶縁層を積層した後に行ってもよい。

上記酸化物半導体は、上述したように薄膜トランジスタのチャネル層58として形成することができる。このチャネル層58が接触するゲート絶縁膜(第2絶縁層)として機能する絶縁層材料としては、ハフニウムシリケート(HfSiOx)、酸化シリコン、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、酸化チタン、酸化ジルコニウム、酸化ガリウム、酸化亜鉛、酸化ハフニウム、酸化セリウム、酸化ランタン、酸化サマリウム、あるいはこれら材料を混合して得られた絶縁層等を採用できる。

酸化セリウムは、誘電率が高く、かつ、セリウムと酸素原子の結びつきが強固である。このため、ゲート絶縁層として、酸化セリウムを含む複合酸化物を採用することは好ましい。複合酸化物を構成する酸化物の1つとして酸化セリウムを採用した場合にも、非晶質状態であっても高い誘電率を保持し易い。酸化セリウムは、酸化力を備えている。酸化セリウムは、酸素の貯蔵と放出を行うことが可能である。このため、酸化物半導体(チャネル層)と酸化セリウム(ゲート絶縁膜)とが接触する構造を採用することで、酸化セリウムから酸化物半導体へ酸素を供給し、酸化物半導体の酸素欠損を避けることができ、安定した酸化物半導体(チャネル層)を実現することができる。SiN等の窒化物をゲート絶縁層に用いる構成では、上記のような作用が発現しにくい。また、ゲート絶縁層(第2絶縁層)の材料は、セリウムシリケート(CeSiOx)に代表されるランタノイド金属シリケートを含んでもよい。あるいは、ランタンセリウム複合酸化物、ランタンセリウムシリケート、さらにはセリウム酸化窒化物、セリウム酸化物を含んでもよい。

ゲート絶縁層の構造として、単層膜、混合膜、或いは多層膜が採用されてもよい。混合膜や多層膜を採用する場合、上述した絶縁層材料から選択された材料によって混合膜や多層膜を形成することができる。例えば、チャネル層上に接触する形で酸化セリウムの単層膜を1nmから3nmで配設し、さらに上記の混合膜や多層膜を積層してもよい。また、セリウムあるいは酸化セリウムの濃度勾配を有する酸化セリウム混合膜が採用されてもよい。

ゲート絶縁層の膜厚は、例えば、2nm以上300nm以下の範囲内から選択可能な膜厚である。酸化物半導体でチャネル層を形成する場合、酸素が多く含まれる状態(成膜雰囲気)で、チャネル層58と接触するゲート絶縁膜の界面を形成することができ、酸化物半導体層(チャネル層58)の酸素欠損を減らすことができる。

発光ダイオード素子や有機EL素子の駆動は、一方向の電流駆動が一般的である。この場合、電流ストレス耐性や正バイアスのストレス耐性が要求される。酸化セリウムを少なくとも含むゲート絶縁膜はストレス耐性高く、発光ダイオード素子や有機EL素子の駆動を担う薄膜トランジスタに好適である。

アクティブ素子168を覆う絶縁層(第3絶縁層13)の上面を平坦化する効果を得るため、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、ポリイミド樹脂等を一部の絶縁層として用いてもよい。低誘電率材料(low−k材料)を用いることもできる。

(薄膜トランジスタを用いた回路の形成) 上述した導電性金属酸化物層あるいは酸化物半導体の膜を、所望パターンを有するようにパターニングすることで、抵抗素子を形成することができる。また、例えば、アレイ基板200上に半導体装置(薄膜トランジスタ)を形成する場合(例えば、後述する第2実施形態の場合等)、チャネル層としてポリシリコン半導体を用いる複数の薄膜トランジスタ(アクティブ素子)をマトリクス状に形成した後、絶縁層に形成されたスルーホールを介して、チャネル層として酸化物半導体を用いた薄膜トランジスタ(アクティブ素子)のマトリクスを積層することができる。

抵抗素子やn型薄膜トランジスタを用いた周知の技術で、インバータ回路やSRAMを構成することができる。同様に、ROM回路、NAND回路、NOR回路、フリップフロップ、シフトレジスタ等の論理回路を構成することができる。酸化物半導体は、漏れ電流が極めて少ないため、低消費電力の回路を形成することができる。酸化物半導体は、電気的な耐圧が高いため、パワー半導体として用いることができる。また、シリコン半導体にはないメモリー性(電圧保持性)を有するため、良好なメモリー素子を提供することができる。あるいは、異なる基板に、ポリシリコン半導体をチャネル層とするアクティブ素子のマトリクスを1層目に形成し、チャネル層として酸化物半導体を用いたアクティブ素子のマトリクスを2層目に形成する積層構造を採用することにより、上記メモリー素子や論理回路を形成することもできる。異なる基板に形成した回路と、本発明の第1実施形態に係る半導体装置を貼り合わせる、あるいはこれらの基板を複数層、重ねてもよい。

本発明の第1実施形態に係る表示装置には、タッチセンシング機能を持たせることができる。あるいは、液晶層や有機エレクトロルミネセンス発光層を駆動する薄膜トランジスタを具備するアレイ基板200と対向する、対向基板100(表示装置基板)にタッチセンシング機能を持たせることができる。換言すれば、対向基板100をタッチパネルとして用い、更に、上述した抵抗素子やn型薄膜トランジスタを用いてタッチセンシングを制御するタッチセンシング制御回路を対向基板100に形成してもよい。

本発明の第1実施形態に係る、表示装置の構造及び導電層は、発光ダイオード(LED: Light Emitting Diode)表示装置のほか、例えば、液晶(Liquid Crystal)、有機EL(OLED: Organic Light Emitting Diode)にも用いることができる。

上述した導電層は、電気抵抗率の低い配線を提供し、薄膜トランジスタと電気的に連携することで、電気信号のなまりが少なく、低消費電力の回路を形成することができる。電気信号のなまりとは、入力される信号の波形の崩れや遅延を意味する。

上述した導電層は、有機EL層や液晶層を駆動する薄膜トランジスタとして形成する場合、導電性金属酸化物層の表面が露出するコンタクトホール内において、画素電極(あるいは駆動電極)のITOとほぼ完全なオーミックコンタクトをとることができる。このオーミックコンタクトは、半導体特性の向上及び消費電力の低減に寄与する。一般的な薄膜トランジスタにおいては、モリブデンやチタンといった高融点金属層と画素電極のITOとが接触する構成が採用されることが多い。これら高融点金属は、表面に金属酸化物を形成するため、電気的なコンタクトでは難点を有する。なお、ITOは、アルミニウムとはオーミックコンタクトがとれず、アルミニウムとITOとの密着性も不十分である。

また、導電配線の構成として、従来技術であるCu/Tiの2層積層構造、あるいはTi/Cu/Tiの3層積層構造を採用する場合、Ti層に含まれやすい水素が酸化物半導体に悪影響を与えやすい。具体的には、Ti層から放出される水素が薄膜トランジスタのチャネル長に変化を与え、トランジスタ特性を変化させることがある。本発明の第1実施形態に係る導電配線は、Ti層を用いずに、銅合金層が導電性金属酸化物層によって挟持された構成を有するため、水素に起因する悪影響は極めて少ない。

さらに、TiやMoが表層に位置する金属配線は、その表面に酸化チタンや酸化モリブデンが形成されやすい。コンタクトホール内における電気的接合においてショットキーバリアを形成した場合に、薄膜トランジスタの閾値電圧(Vth)に悪影響を与えることがある。

これに対し、本実施形態に係る導電層で構成された配線(第1配線から第6配線を含む)によれば、このような悪影響が生じることがない。

本実施形態では薄膜トランジスタのチャネル層に、酸化インジウム、酸化アンチモン、及び酸化セリウムを含む酸化物半導体を用いている。当該酸化物半導体において酸素をカウントしない元素の合計を100at%とすると、インジウム及びアンチモンの含有量は、それぞれ48at%とし、セリウムの含有量は4at%とした。酸化物半導体で形成されるチャネル層58の材料は、単結晶、多結晶、微結晶、微結晶とアモルファスとの混合体のいずれでもよい。酸化物半導体の膜厚としては、2nm〜50nmの範囲内の膜厚を適用することができる。酸化物半導体層あるいはチャネル層は、その厚み方向に移動度や電子濃度を調整してもよい。半導体層あるいはチャネル層は、異なる酸化物半導体が積層された積層構造であってもよい。ソース電極とドレイン電極の最小の間隔によって決定されるトランジスタのチャネル長は、10nm以上10μm以下、例えば、20nmから0.5μmとすることができる。

なお、上記酸化物半導体にさらにSnを添加してもよい。酸化錫(SnO₂)の添加は、キャリアドーパントの役割を果たす。

更に、2種類の薄膜トランジスタを、それぞれ上層、下層のレイヤとして積層された構造が採用されてもよい。この場合、下層に位置する薄膜トランジスタとして、ポリシリコン半導体で形成されたチャネル層を備える薄膜トランジスタを用いる。上層に位置する薄膜トランジスタとして、酸化物半導体で形成されたチャネル層を備える薄膜トランジスタを用いる。このような2種類の薄膜トランジスタが積層された平面視の構造は、マトリクス状に薄膜トランジスタが配置される。この構造においては、ポリシリコン半導体によって高い移動度が得られ、酸化物半導体によって低リーク電流を実現できる。即ち、ポリシリコン半導体のメリットと酸化物半導体のメリットの両方を共に活かすことができる。

酸化物半導体もしくはポリシリコン半導体を、例えば、p/n接合をもつ相補型のトランジスタの構成に用いることができ、あるいは、n型接合のみを有する単チャネル型トランジスタの構成にて用いることができる。酸化物半導体の積層構造として、例えば、n型酸化物半導体と、このn型の酸化物半導体と電気的特性が異なるn型酸化物半導体とが積層された積層構造が採用されてもよい。積層されるn型酸化物半導体は、複数層で構成されてもよい。積層されるn型酸化物半導体においては、下地のn型半導体のバンドギャップを、上層に位置するn型半導体のバンドギャップとは異ならせることができる。

チャネル層の上面が、例えば、異なる酸化物半導体で覆われた構成を採用してもよい。あるいは、例えば、結晶性のn型酸化物半導体上に、微結晶の(非晶質に近い)酸化物半導体が積層された積層構造を採用してもよい。ここで、微結晶とは、例えば、スパッタリング装置にて成膜された非晶質の酸化物半導体を、180℃以上450℃以下の範囲で熱処理した微結晶状の酸化物半導体膜を言う。あるいは、成膜時の基板温度を200℃前後に設定した状態で成膜された微結晶状の酸化物半導体膜を言う。微結晶状の酸化物半導体膜は、TEMなどの観察方法により、少なくとも1nmから3nm前後、或いは、3nmより大きい結晶粒を観察することができる酸化物半導体膜である。

例えば、酸化インジウム、酸化アンチモン、及び酸化セリウムを含む3元系金属酸化物に酸化錫を加えて得られたターゲットを用いてスパッタリング成膜を行う。これにより、キャリア濃度が向上した酸化物半導体(複合酸化物)を成膜することができる。

ただし、キャリア濃度が高くなりすぎると、例えば、キャリア濃度が1×10¹⁸cm⁻³を超える場合、複合酸化物で形成されたチャネル層を有するトランジスタの閾値電圧(Vth)がマイナスとなり易い(ノーマリーオンとなり易い)。このため、キャリア濃度が9×10¹⁷cm⁻³未満となるよう酸化錫添加量を調整することが望ましい。また、酸化錫添加量に限らず、酸化物の添加量を調整することで、酸化物半導体のキャリア濃度を調整することもできる。 しかし、表示機能層がLEDや有機ELのような発光ダイオードの場合、キャリア濃度が1×10¹²cm⁻³未満となると、画素である発光ダイオードの発光に十分な電流供給ができなくなる恐れがある。チャネル層としての酸化物半導体のキャリア濃度は、1×10¹²cm⁻³以上であることが望ましい。また、キャリア濃度やキャリア移動度については、上記複合酸化物の成膜条件(導入ガスに用いられる酸素ガス、基板温度、成膜レート等)、成膜後のアニール条件、及び複合酸化物の組成等を調整することで、所望のキャリア濃度やキャリア移動度を得ることができる。例えば、酸化インジウムの組成比を高くすることは、キャリア移動度を向上し易い。例えば、180℃から340℃の温度条件、あるいは340℃を超える条件で熱処理を行うアニーリング工程によって、上記複合酸化物の結晶化を進め、複合酸化物のキャリア移動度を向上させることができる。

(3層構造を有する反射電極89) 図12に示すように、第1平坦化層96上に形成される反射電極89(画素電極)は、銀あるいは銀合金層99が導電性金属酸化物層97、98で挟持された3層構造を有する。導電性金属酸化物層97、98の材料としては、上述した導電性金属酸化物層21、22を構成する導電性金属酸化物を用いることができる。この構成により、銀のマイグレーションを抑制することが可能となる。 銀合金層を光反射性の画素電極に適用する場合、銀合金層の膜厚は、例えば、100nmから500nmの範囲から選択できる。必要に応じて、膜厚は500nmより厚く形成してもよい。

(3層構造を有するゲート電極55) 図13に示す構造において、ゲート電極55(第5配線)を構成する金属層20(第4導電層)は、銅層或いは銅合金層、または、銀或いは銀合金で形成されている。ゲート電極55においては、金属層20は、導電性金属酸化物層97、98で挟持されている。導電性金属酸化物層97、98の材料としては、上述した導電性金属酸化物層21、22を構成する導電性金属酸化物を用いることができる。

ゲート電極55の端部に露出する金属層20の表面を、インジウムを含む複合酸化物で覆うこともできる。あるいは、窒化珪素や窒化モリブデン等の窒化物や酸窒化物でゲート電極55の端部(断面)を含むようゲート電極55の全体を覆ってもよい。あるいは、上述したゲート絶縁層と同じ組成を有する絶縁膜を50nmより厚い膜厚で積層してもよい。

ゲート電極55の形成方法として、ゲート電極55の形成に先立って、アクティブ素子168のチャネル層58の直上に位置する第3絶縁層13のみにドライエッチング等を施し、第3絶縁層13の厚さを薄くすることもできる。

第3絶縁層13と接触するゲート電極55の界面に、電気的性質の異なる酸化物半導体を更に挿入してもよい。あるいは、第3絶縁層13を酸化セリウムや酸化ガリウムを含む絶縁性の金属酸化物層で形成してもよい。

ゲート電極55の構成の一部に銅合金を採用する場合、銅に対し0.1at%以上4at%以下の範囲内の金属元素或いは半金属元素を添加することができる。このように元素を銅に添加することによって、銅のマイグレーションを抑制することができるという効果が得られる。特に、銅層の結晶(グレイン)内で銅原子の一部と置換することによって銅の格子位置に配置できる元素と、銅層の結晶粒界に析出して銅のグレイン近傍の銅原子の動きを抑制する元素とを共に銅に添加することが好ましい。或いは、銅原子の動きを抑制するためには銅原子より重い(原子量の大きな)元素を銅に添加することが好ましい。加えて、銅に対し0.1at%から4at%の範囲内の添加量で、銅の導電率が低下しにくい添加元素を選択することが好ましい。更に、スパッタリング等の真空成膜を考慮すると、スパッタリング等の成膜レートが銅に近い元素が好ましい。上述したように元素を銅に添加する技術は、仮に、銅を銀やアルミニウムに置き換えた場合にも適用することができる。換言すれば、銅合金に代えて、銀合金を用いてもよい。図2及び図7に示す反射電極89には、可視光の反射率に優れる銀合金を適用できる。銀合金は、合金元素としてカルシウムを加えてもよい。銀合金が導電性金属酸化物によって挟持された構成が採用されてもよい。

(回路構成) 画素PXは、図3に示すように第1配線1と第2配線2とで区画されており、有効表示領域70において複数の画素PXはマトリクス状に配置されている。 図11においては、複数の画素PXが模式的に示されており、各画素PXは、映像の信号線である第3配線3(83)と、走査線である第5配線5(85)とで区画されている。第1配線1と第3配線3は平行にY方向に延在している。第2配線2と第5配線5は平行にX方向に延在している。平面視、第1配線1は第3配線3に平行であり、第2配線2は第5配線5と重畳している。第2薄膜トランジスタ68は、ソース電極54を介して第1電源線51と接続されている。第1電源線51は、発光素子86に電力を供給する給電線である。第2電源線52は、透明導電膜76及び第6配線6を介して、発光素子86を構成する上部電極87と接続されている。第2電源線52は、定電位に維持されており、例えば、グランド(筐体等)に接地してもよい。

図11に示すように、第3配線3(83)と第5配線5(85)とで区画される画素PX内には、第1薄膜トランジスタ67、第2薄膜トランジスタ68、発光素子86(発光素子CHIPに対応)、容量素子79などが配置されている。 第1薄膜トランジスタ67は、第3配線3(83)と第5配線5(85)とに電気的に連携されている。 第2薄膜トランジスタ68は、第1薄膜トランジスタ67及び第4配線4(84、第1電源線51)と電気的に連携され、かつ、第1薄膜トランジスタ67からの信号を受けて垂直型発光ダイオードである発光素子86を駆動する。

図11は、第4配線4(84、第1電源線51)を含めて、アレイ基板200の第2面N上に配設される主な電気的要素を示す。マトリクス状に配列された複数の画素PXは、有効表示領域70を形成している。図11に示されている薄膜トランジスタ67、68以外に、さらに容量のリセット処理を行う薄膜トランジスタなどをスイッチング素子として、リセット信号線などをアレイ基板200の第2面N上に形成することができる。発光素子86は、上述した垂直型発光ダイオードである。

第5配線5(85、走査線)はシフトレジスタを含む走査駆動回路82(映像信号制御部121)に接続され、第3配線3(83、信号線)はシフトレジスタ、ビデオライン、アナログスイッチを含む映像信号回路81(映像信号制御部121)に接続されている。即ち、映像信号回路81及び走査駆動回路82は、表示機能層である発光素子86を制御する制御部として機能する。

本実施形態では、第4配線4(84、第1電源線51)及び第3配線3(83、信号線)は、Y方向(第2方向)に延在しており、上述した第1配線1と平行である。また、第5配線5(85、走査線)は、X方向(第1方向)に延在しており、上述した第2配線2と平行である。 なお、本発明は、上述した第1配線1、第2配線2、第3配線3、第4配線4、及び第5配線5の位置関係を限定しない。 例えば、第4配線4及び第3配線3は、第2配線2と平行であってもよいし、この場合、第5配線5は、第1配線1と平行となる。

複数の画素PXの各々においては、第5配線5(85)からのゲート信号及び第3配線3(83)からの映像信号を受けて第1薄膜トランジスタ67がオンとなると、画素駆動の第2薄膜トランジスタ68のゲート電極55にオンの信号が入力される。第2薄膜トランジスタ68のチャネル層58を介して第4配線4(84、第1電源線51)から発光素子86に電流が供給され、その電流量に応じて画素PX(発光素子86)が発光する。

なお、スイッチングトランジスタである第1薄膜トランジスタ67からの信号(ドレイン電極からの出力)は、図示していないコンタクトホール及び第4導電層で形成されるゲート電極55に出力される。駆動トランジスタである第2薄膜トランジスタ68はゲート電極55からの信号を受け、第1電源線51から発光素子86に電源供給し、その電流量に応じて発光素子86が発光する。

(発光素子CHIPの変形例) 上記実施形態では、発光素子CHIPとして赤色発光LED、緑色発光LED、青色発光LEDをマトリクス状に複数配置する構造を説明した。本発明は、上述した第1実施形態の構造に限定されない。例えば、後述する変形例を採用することもできる。

(第1変形例) 発光素子CHIPとして青色発光ダイオードあるいは青紫色発光ダイオードをアレイ基板200(基板45)に配設する。青色発光ダイオードあるいは青紫色発光ダイオードを配設した後、緑色画素に緑色蛍光体を積層し、赤色発光の画素に赤色蛍光体を積層する。これにより、アレイ基板200に無機LEDを簡便に形成することができる。このような蛍光体を用いる場合、青紫色発光ダイオードから生じる光による励起によって、緑色蛍光体及び赤色蛍光体の各々から緑色発光及び赤色発光を得ることができる。

(第2変形例) 発光素子CHIPとして紫外発光ダイオードをアレイ基板200(基板45)に配設してもよい。さらに、青色画素に青色蛍光体を積層し、緑色画素に緑色蛍光体を積層し、赤色画素に赤色蛍光体を積層する。このような蛍光体を用いる場合、例えば、印刷法等の簡便な手法で、緑色画素、赤色画素、あるいは青色画素を形成することができる。これらの画素は、各々の色の発光効率や色バランスの観点から、画素の大きさあるいは、一画素に配置する発光素子CHIPの個数や面積を調整することは望ましい。

一般にLED素子は、サイファイア基板等を用いた製造工程において、サファイア基板面内のバラツキから発光素子の発光ピーク波長が均一とならないことがある。また、製造ロットによっても発光ピーク波長の不均一さや、結晶軸の微妙なズレ等の発光の不均一さを生じることがある。結晶軸や結晶成長のバラツキは、発光素子の発光層から出射される光の偏りとなり、表示装置として視野角特性の偏りとなることがある。こうしたバラツキを均一化するために、一画素に同色の発光素子を複数個、配設することも可能である。

なお、発光素子CHIPがマトリクス状に配設したアレイ基板200の検査においては、近紫外発光LED、紫色発光LED、あるいは青色発光LEDを光源として用い、この光源からの発光をアレイ基板200に照射し、LED(発光素子CHIP)の励起発光を利用することができる。必要に応じ、この光源に予め、ラムダコンバーターを組み込み、発光素子CHIPとして赤色発光LED、緑色発光LED、及び青色発光LEDの各々からの励起発光を観察、不良チップの検査に利用してもよい。励起発光を利用する検査で、発光素子CHIPの発光不良、欠けなどの外観チェックなどを行うことができる。

(第2実施形態) 以下、図面を参照しながら本発明の第2実施形態について説明する。 第2実施形態においては、第1実施形態と同一部材には同一符号を付して、その説明は省略または簡略化する。 図14は、本発明の第2実施形態に係る表示装置DSP2を部分的に示す断面図である。

表示装置DSP2を構成する対向基板300は、第1面Fと第1面Fとは反対側の観察面Sとを有する透明基板42を備える。観察面Sには、複数の第1配線1が設けられている。第1面Fには、複数の第2配線2が設けられている。即ち、第2配線2は、第1配線1とアレイ基板200との間に位置している。複数の第2配線2及び第1面Fは、第2透明樹脂層105(第1絶縁層)で覆われている。図14に示す構造では、第1透明樹脂層108と第2透明樹脂層105とが貼り合わされている。

タッチセンシング駆動においては、第1配線1と第2配線2とが直交する交点における静電容量C2の変化を検知する。複数の第1配線1及び複数の第2配線2の各々は電気的に独立している。第1配線1と第2配線2は、平面視、直交している。例えば、第1配線1をタッチ検出電極として用い、第2配線2をタッチ駆動電極として用いることができる。タッチセンシング制御部122は、タッチ信号として、第1配線1と第2配線2との間に生じる静電容量C2の変化を検出する。

また、第1配線1の役割と第2配線2の役割とを入れ替えてもよい。具体的に、第1配線1をタッチ駆動電極として用い、第2配線2をタッチ検出電極として用いてもよい。

第1配線1及び第2配線2の各々の構造としては、第1実施形態で説明した図6に示す断面構造と同じ構造を採用することができる。第1配線1は、第1黒色層16と第1導電層15とが順に積層された構成を有している。第1導電層15の構造としては、例えば、金属層20である銅合金層或いは銀合金層が第1導電性金属酸化物層21及び第2導電性金属酸化物層22で挟持された3層構造を採用することができる。格子状に直交する第1配線1と第2配線2は、表示コントラストを向上させるブラックマトリクスの役割も兼用する。

第2実施形態において、アクティブ素子168は、第1実施形態と同じトップゲート構造を有している。第2実施形態のチャネル層も、第1実施形態と同じく、酸化物半導体で形成されている。更に、トランジスタの電子移動度の観点から、ポリシリコン半導体で形成されたチャネル層を備えるアクティブマトリクスで構成される第1レイヤと、酸化物半導体で形成されたチャネル層を備えるアクティブマトリクスで構成される第2レイヤとが積層された構造を採用することが好ましい。

このように第1レイヤと第2レイヤとが積層された構造では、例えば、ポリシリコン半導体で形成されたチャネル層を備えるアクティブ素子(第1レイヤ)は発光素子CHIPにキャリア(電子あるいはホール)を注入するための駆動素子に用いられる。また、酸化物半導体で形成されたチャネル層を備えるアクティブ素子(第2レイヤ)は、ポリシリコン半導体で形成されたチャネル層を備えるアクティブ素子を選択するスイッチング素子として用いられる。この駆動素子に電気的に連携される発光素子CHIPを発光させるための第1電源線51には、導電性金属酸化物層で挟持された銅合金層あるいは銀合金層を用いることができる。このような構造は、例えば、図13に示す配線構造が用いられる。電源線等のアクティブ素子に連携される配線に、導電率の良好な銅合金や銀合金を適用することが好ましい。

第2実施形態においては、銅合金である金属層20をゲート電極55に用いている。図13に示すように、ゲート電極55を構成する金属層20は、第1導電性金属酸化物層97と第2導電性金属酸化物層98とで挟持されている。第3絶縁層13であるゲート絶縁層に用いる材料は、第1実施形態と同様である。 第2実施形態においても、上述した第1実施形態と同じ効果が得られる。

(第3実施形態) 以下、図面を参照しながら本発明の第3実施形態について説明する。 第3実施形態においては、第1実施形態及び第2実施形態と同一部材には同一符号を付して、その説明は省略または簡略化する。 図15は、本発明の第3実施形態に係る表示装置DSP3を部分的に示す断面図である。以下に詳述する第3実施形態では、例えば、第1配線が延在(延線)する方向をX方向(第1方向)と規定し、第1配線と直交する第2配線が延在(延線)する方向をY方向(第2方向)と規定し、更に、透明基板の厚さ方向をZ方向と規定し、表示装置を説明する。

表示装置DSP3を構成する対向基板500は、第1面Fと第1面Fとは反対側の観察面Sとを有する透明基板44を備える。観察面Sには、タッチセンシング配線は設けられていない。第1面Fには、観察方向OB(図6参照、Z方向とは反対方向)において、順に、複数の第1配線1と、複数の第2配線2とが形成されている。即ち、第2配線2は、第1配線1とアレイ基板600との間に位置している。複数の第2配線2及び第1面Fは、第2透明樹脂層105で覆われている。

複数の第1配線1と複数の第2配線2との間には、絶縁層Iが設けられており、第1配線1と第2配線2とは、絶縁層Iによって互いに電気的に絶縁されている。図15に示す構造では、第1透明樹脂層108と第2透明樹脂層105とが貼り合わされている。

図16は、本発明の第3実施形態に係る表示装置DSP3を構成する第2配線2を示す図であって、図15における符号W3で示された部分を示す拡大断面図である。

図16に示すように、第2配線2は、観察方向OBにおいて第2黒色層73と第2導電層75とが順に積層された構成を有している。第2黒色層73は、第1実施形態の第2黒色層26と同じ構成を有する。第2導電層75は、第1実施形態の第2導電層25と同じ構成を有する。

タッチセンシング駆動においては、第1配線1と第2配線2とが直交する交点における静電容量C3の変化を検知する。複数の第1配線1及び複数の第2配線2の各々は電気的に独立している。第1配線1と第2配線2は、平面視、直交している。例えば、第1配線1をタッチ検出電極として用い、第2配線2をタッチ駆動電極として用いることができる。タッチセンシング制御部122は、タッチ信号として、第1配線1と第2配線2との間に生じる静電容量C3の変化を検出する。

また、第1配線1の役割と第2配線2の役割とを入れ替えてもよい。具体的に、第1配線1をタッチ駆動電極として用い、第2配線2をタッチ検出電極として用いてもよい。

第3実施形態のアクティブ素子168は、第1実施形態及び第2実施形態と同様に、酸化物半導体で構成されたチャネル層を具備し、アクティブ素子168のゲート絶縁層は酸化セリウムを含む複合酸化物で形成されている。 第3実施形態においても、上述した第1実施形態と同じ効果が得られる。

(第4実施形態) 以下、図面を参照しながら本発明の第4実施形態について説明する。 第4実施形態においては、第1実施形態と同一部材には同一符号を付して、その説明は省略または簡略化する。 図17は、本発明の第4実施形態に係る表示装置DSP4を部分的に示す断面図である。

図17に示すように、透明基板40の第1面F上には、カラーフィルタCFが設けられている。カラーフィルタCFを構成する赤着色層R、緑着色層G、及び青着色層Bは、発光素子CHIPに対向している。このため、複数の画素PXの各々は、カラーフィルタを備えている。赤着色層Rと緑着色層Gとの境界部、緑着色層Gと青着色層Bとの境界部、青着色層Bと赤着色層Rとの境界部は、平面視において、第1配線1及び第2配線2と重なっている。第1配線1及び第2配線2を構成する第1黒色層16及び第2黒色層26は、ブラックマトリクスとして機能するため、上記境界部はブラックマトリクスと重なっている。このため、観察者Pから見て、赤着色層R、緑着色層G、及び青着色層Bの混色の発生が防止されている。

第1透明樹脂層108は、カラーフィルタCFを覆うように配置されている。第1透明樹脂層108を介して、対向基板700とアレイ基板200とは貼り合わされている。

なお、発光素子CHIPとして、白色LED(例えば、青色発光LEDに緑色や赤色蛍光体を積層した発光素子)や紫外発光LEDを用いる場合、赤着色層R、緑着色層G、及び青着色層Bを、波長変換のための蛍光体の分散体層や量子ドットの分散体層に置き換えることができる。第4実施形態によれば、発光層92の発光に伴って、フルカラー表示を実現することができる。 第4実施形態においても、上述した第1実施形態と同じ効果が得られる。

(黒色層の変形例) 上述した第1実施形態及び第4実施形態では、図6に示す例では、第1配線1が第1黒色層16と第1導電層15とが順に積層された構成を有しており、第2配線2が第2黒色層26と第2導電層25とが順に積層された構成を有している。つまり、第1配線1の配線構造において、観察者Pに近い位置に第1黒色層16が配置されていた。同様に、第2配線2の配線構造において、観察者Pに近い位置に第2黒色層26が配置されていた。本発明は、このような実施形態の構造に限定されない。

図18は、本発明の実施形態に係る表示装置の変形例を部分的に示す断面図である。図18に示すように、第1配線1においては、第1黒色層16が配置される第1導電層15の面とは反対側の面に、下部黒色層23が設けられている。換言すると、第1配線1は、第1黒色層16である第1上部黒色層(上部黒色層)と第1下部黒色層23(下部黒色層)とによって第1導電層15が挟持された構造を有する。第1下部黒色層23は、第2導電性金属酸化物層22の下部に接触している。 同様に、第2配線2においては、第2黒色層26が配置される第2導電層25の面とは反対側の面に、第2下部黒色層27が設けられている。換言すると、第2配線2は、第2黒色層26である第2上部黒色層(上部黒色層)と第2下部黒色層27(下部黒色層)とによって第2導電層25が挟持された構造を有する。第2下部黒色層27は、第2導電性金属酸化物層22の下部に接触している。

発光素子(垂直型発光ダイオード素子やLEDと同義)からの発光は、観察者Pに向けて方向に出射されるばかりでなく、第1配線1や第2配線2の銅層あるいは銅合金層で反射されることがある。こうした反射光が他の色の発光素子に入射すると、他の発光表示の発光を誘発し、画像にクロストークが生じ、色再現性やコントラストが低下することがある。こうした観点で、第2導電性金属酸化物層22の下部に接触する下部黒色層を形成することにより、第1導電層15及び第2導電層25への光入射を防止することができ、クロストークの発生を防止することができる。 なお、このような上部黒色層及び下部黒色層を備える構造は、第2実施形態及び第3実施形態にも適用可能である。

上述の実施形態に係る表示装置は、種々の応用が可能である。上述の実施形態に係る表示装置が適用可能な電子機器としては、携帯電話、携帯型ゲーム機器、携帯情報端末、パーソナルコンピュータ、電子書籍、ビデオカメラ、デジタルスチルカメラ、ヘッドマウントディスプレイ、ナビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイヤ等)、複写機、ファクシミリ、プリンター、プリンター複合機、自動販売機、現金自動預け入れ払い機(ATM)、個人認証機器、光通信機器等が挙げられる。上記の各実施形態は、自由に組み合わせて用いることができる。

本発明の好ましい実施形態を説明し、上記で説明してきたが、これらは本発明の例示的なものであり、限定するものとして考慮されるべきではないことを理解すべきである。追加、省略、置換、およびその他の変更は、本発明の範囲から逸脱することなく行うことができる。従って、本発明は、前述の説明によって限定されていると見なされるべきではなく、請求の範囲によって制限されている。

1 第1配線1A センス配線1B 引き出し配線2 第2配線3、83 第3配線4 第4配線5、85 第5配線6 第6配線12 第2絶縁層13 第3絶縁層14 第4絶縁層15 第1導電層16 第1黒色層20 金属層21、97 第1導電性金属酸化物層22、98 第2導電性金属酸化物層23 第1下部黒色層(下部黒色層)25、75 第2導電層26、73 第2黒色層27 第2下部黒色層(下部黒色層)31、32 重畳部40、42、44 透明基板45 基板51 第1電源線52 第2電源線54 ソース電極55 ゲート電極56 ドレイン電極58 チャネル層67 第1薄膜トランジスタ(薄膜トランジスタ)68 第2薄膜トランジスタ(薄膜トランジスタ)70 有効表示領域71 角部72 額縁部74 重なり部76 透明導電膜77 接合層78 上面79 容量素子81 映像信号回路(映像信号制御部)82 走査駆動回路(映像信号制御部)86、CHIP、LED、 発光素子87 上部電極88 下部電極89 反射電極(画素電極)90 n型半導体層91 p型半導体層92 発光層93 コンタクトホール94 バンク95 第2平坦化層96 第1平坦化層99 銀合金層100、300、500、700 対向基板105 第2透明樹脂層108 第1透明樹脂層109 封止層110 表示部120 制御部121 映像信号制御部122 タッチセンシング制御部123 システム制御部168 アクティブ素子(薄膜トランジスタ)200、600 アレイ基板B 青着色層BM ブラックマトリクスC1、C2、C3 静電容量CF カラーフィルタDSP1、DSP2、DSP3、DSP4 表示装置F 第1面G 緑着色層I 絶縁層L チャネル長N 第2面P 観察者PX 画素R 赤着色層S 観察面TM1 第1端子TM2 第2端子TFT 薄膜トランジスタ