플라즈마 디스플레이 패널 {PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널(이하「PDP」라 기재함) 및 그 제조 방법에 관한 것으로, 더 상세하게는 표시 불균일의 완화를 도모한 PDP 및 그 제조 방법에 관한 것이다.

PDP로서, AC형 3전극면 방전 형식의 PDP가 알려져 있다. 이 PDP의 범용예는 전방면측(표시면측)의 기판의 내면에 면방전이 가능한 표시 전극을 수평 방향에 다수 설치하고, 배면측의 기판의 내면에 발광 셀 선택용 어드레스 전극을 표시 전극과 교차하는 방향에 다수 설치하고, 표시 전극과 어드레스 전극의 교차부를 셀로 하는 것이다.

표시 전극은 유전체층으로 덮이고, 그 위에 보호막이 형성되어 있다. 어드레스 전극도 유전체층으로 덮이고, 어드레스 전극과 어드레스 전극 사이에는 격벽이 형성되고, 격벽 사이에는 형광체층이 형성되어 있다.

PDP는 이와 같이 제작한 전방면측의 패널 어셈블리와 배면측의 패널 어셈블리를 대향시켜 주변을 밀봉한 후, 내부에 방전 가스를 봉입함으로써 제작되어 있다.

이 PDP에서는 전방면측의 기판에 착안한 경우, 표시 전극이 유전체층으로 피복되고, 그 위에 보호막이 형성된다. 일반적으로 유전체층은 두께 10 ㎛ 이상의 저융점 글래스층이 후막 형성 프로세스로 형성되고, 보호막은 두께 1 ㎛ 전후의 박막 형성 프로세스로 형성되는 일이 많다.

그러나, 최근에는 에너지 절약의 관점으로부터 유전률이 낮은 유전체층이 요구되어 오고 있고, 이로 인해 유전체층으로서 기상 성막법으로 SiO ₂ 막을 형성하는 것이 행해지도록 되어 오고 있다.

기상 성막법으로 유전체층을 형성한 경우, 유전체층의 표면은 전극 등의 기초의 형상을 모방하는 형태가 된다. 결과적으로 유전체층의 표면이 요철이 된다(특허문헌 1 참조). 특히 막 두께가 큰 전극 등이 기초에 있는 경우, 이 전극의 표면의 요철은 심하기 때문에, 유전체층의 표면의 요철도 심해진다.

[특허문헌 1] 일본 특허 공개 2000-21304호 공보

이와 같이 유전체층의 표면의 요철이 심하면, 유전체층 상에 형성하는 보호막의 표면적이 커져 PDP의 내부에 봉입한 방전 가스가 보호막에 흡착되기 쉬워진다. 이로 인해, 보호막의 방전 가스 흡착량의 증가에 의한 방전 전압의 상승 등을 초래한다. 특히 기초의 표면 형상의 요철이나 단차가 보호막의 두께와 동등 레벨의 곡률 반경을 갖는 경우, 보호막의 결정 사이에 간극이 생겨 한층 표면적의 증대를 초래한다.

또한, 이와 같은 요철이 기판 표면에 있으면, 대향하는 기판 상에 격벽이 설치되어 있는 패널 구조에서는 상기 격벽과의 접촉부에 요철이 생기기 때문에, 하중이 집중하여 격벽의 절결 등의 원인이 된다.

본 발명은 이와 같은 사정을 고려하여 이루어진 것으로, 표시 전극을 피복하는 유전체층의 평탄화를 실현하기 위한 평탄화 처리를 실시하고, 그것에 의해 유전체층 상에 형성하는 보호막을 평탄하게 하여 표시 전극 사이의 방전 전압의 균일화를 도모하는 것이다.

본 발명은 기판 상에 설치한 전극을 유전체층으로 피복하여 이루어지는 AC형 플라즈마 디스플레이 패널의 제조 방법이며, 유전체층의 평탄화를 실현하기 위한 평탄화 처리를 실시하는 단계와, 전극을 형성한 기판 상에 그 전극을 덮도록 기상 성막법으로 유전체층을 형성하는 단계와, 그 유전체층 상에 보호막을 형성하는 단 계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법이다.

본 발명에 따르면, 유전체층의 평탄화를 도모함으로써 보호막이 평탄해지고, 이에 의해 보호막의 방전 가스 흡착량을 억제할 수 있고, 표시 전극 사이의 방전 전압의 균일화를 도모할 수 있다. 또한, 격벽의 절결을 방지할 수 있다.

본 발명에 있어서, 전방면측의 패널 어셈블리 및 배면측의 패널 어셈블리로서는, 글래스, 석영, 세라믹스 등으로 이루어지는 전방면측의 기판 및 배면측의 기판에 각각 전극, 절연막, 유전체층, 보호막 등의 원하는 구성물을 형성한 기판이 포함된다.

전방면측의 기판에 형성하는 전극은 해당 분야에서 공지의 각종 재료와 방법을 이용하여 형성할 수 있다. 전극에 이용되는 재료로서는, 예를 들어 ITO, SnO ₂ 등의 투명한 도전성 재료나 Ag, Au, Al, Cu, Cr 등의 금속의 도전성 재료를 들 수 있다. 전극의 형성 방법으로서는, 해당 분야에서 공지의 각종 방법을 적용할 수 있다. 예를 들어, 인쇄 등의 후막 형성 기술(후막 형성 프로세스)을 이용하여 형성해도 좋고, 물리적 퇴적법 또는 화학적 퇴적법으로 이루어지는 박막 형성 기술(박막 형성 프로세스)을 이용하여 형성해도 좋다. 후막 형성 기술로서는, 스크린 인쇄법 등을 들 수 있다. 박막 형성 기술 중, 물리적 퇴적법으로서는, 증착법이나 스퍼터법 등을 들 수 있다. 화학적 퇴적 방법으로서는, 열CVD법이나 광CVD법, 혹 은 플라즈마 CVD법 등을 들 수 있다.

유전체층은 전극을 덮도록 기상 성막법으로 형성된다. 이 유전체층은 해당 분야에서 공지의 각종 재료를 이용하여 형성할 수 있다. 예를 들어 SiO ₂ 막을 기상 성막법으로 형성한 것을 적용할 수 있다. 기상 성막법으로서는 상술한 열CVD법이나 광CVD법, 혹은 플라즈마 CVD법과 같은 각종 화학적 퇴적 방법을 이용할 수 있다.

보호막은 유전체층 상에 형성되어 있으면 좋다. 이 보호막은 전자 빔 증착법이나 플라즈마 CVD법과 같은 해당 분야에서 공지의 박막 형성 프로세스에 의해 형성할 수 있다. 이 보호막은 MgO를 이용하고, 또한 평균막 두께 1 ㎛ 전후의 박막 형성 프로세스로 형성되어 있는 것이 바람직하다.

본 발명에 있어서는 유전체층의 평탄화를 실현하기 위한 평탄화 처리를 실시한다. 이 평탄화 처리의 공정으로서는, 예를 들어 유전체층을 형성하기 전에 전극을 형성한 기판 상에 저융점 글래스 페이스트를 이용한 후막법으로 평탄화층을 형성하는 공정을 적용하도록 해도 좋다.

상기 평탄화 처리의 공정으로서는 기판 상에 형성된 전극이 후막 형성 프로세스로 형성된 전극인 경우에는 그 후막 형성 프로세스로 형성된 전극을 압박하여 평탄화하는 공정을 적용하도록 해도 좋다.

상기 평탄화 처리의 공정으로서는 유전체층을 형성하기 전에 전극의 엣지부를 제거하는 공정을 포함하는 것이다. 이 경우, 전극의 엣지부를 제거하는 공정은 전극을 형성한 후, 스퍼터 에칭법에 의해 전극의 엣지를 깎도록 해도 좋다. 또한, 전극을 습윤 에칭으로 형성할 때에는 에칭 시간을 길게 설정하여 오버 에치에 의해 전극의 엣지를 깎도록 해도 좋다.

본 발명은, 또한 전방면측의 기판과 배면측의 기판과의 사이에 방전 공간을 형성하고, 전방면측의 기판의 내면에 전극을 덮는 유전체층과, 그 유전체층을 덮는 보호막을 갖고 이루어지는 AC형 플라즈마 디스플레이 패널이며, 유전체층 중 적어도 일부의 층이 기상 성막법으로 형성된 층이고, 그 유전체층이 하층의 전극의 요철에 관계없이 기판의 평면도를 따라서 대략 평탄한 것을 특징으로 하는 플라즈마 디스플레이 패널이다.

상기 구성에 있어서는 유전체층을 SiO ₂ 막으로 구성할 수 있다.

이하, 도면에 도시하는 실시 형태를 기초로 하여 본 발명을 상세하게 서술한다. 또한, 본 발명은 이에 의해 한정되는 것은 아니고, 각종 변형이 가능하다.

도1의 (a) 및 도1의 (b)는 본 발명의 제조 방법을 적용한 PDP의 구성을 도시하는 부분 분해 사시도이다. 이 PDP는 컬러 표시용 AC형 3전극면 방전 형식의 PDP이다.

본 PDP(1)는 전방면측의 기판(11)을 포함하는 전방면측의 패널 어셈블리(10)와, 배면측의 기판(21)을 포함하는 배면측의 패널 어셈블리(20)로 구성되어 있다. 전방면측의 기판(11)과 배면측의 기판(21)으로서는 글래스 기판, 석영 기판, 세라믹스 기판 등을 사용할 수 있다. 전방면측의 패널 어셈블리(10)와 배면측의 패널 어셈블리(20)와의 사이의 주변부에 밀봉재에 의한 밀봉 영역(35)이 형성되고, 이 밀봉 영역(35)의 내측이 표시 영역(ES)이 된다.

전방면측의 기판(11)의 내측면에는 횡방향에 한 쌍의 표시 전극(X, Y)이 전극쌍 사이에서 방전이 생기지 않는 간격을 두고 형성되어 있다. 표시 전극(X)과 표시 전극(Y) 사이가 표시 라인(L)이 된다. 각 표시 전극(X, Y)은 ITO, SnO ₂ 등의 폭이 넓은 투명 전극(41)과, 예를 들어 Ag, Au, Al, Cu, Cr 및 그것들의 적층체(예를 들어 Cr/Cu/Cr의 적층막) 등으로 이루어지는 폭이 좁은 금속 전극(42)으로 구성되어 있다. 금속 전극은 일반적으로 버스 전극이라 불리운다. 표시 전극(X, Y)은, Ag, Au에 대해서는 스크린 인쇄와 같은 후막 형성 기술을 이용하고, 그 밖에 대해서는 증착법, 스퍼터법 등의 박막 형성 기술과 에칭 기술을 이용함으로써 원하는 개수, 두께, 폭 및 간격으로 형성할 수 있다.

표시 전극(X, Y) 상에는 표시 전극(X, Y)을 덮도록 교류(AC) 구동용 유전체층(17)이 형성되어 있다. 유전체층(17)은 기상 성막법으로 SiO ₂ 막을 성막함으로써 형성하고 있다.

유전체층(17) 상에는 표시할 때의 방전에 의해 생기는 이온의 충돌에 의한 손상으로부터 유전체층(17)을 보호하기 위한 보호막(18)이 형성되어 있다. 이 보호막은 MgO로 형성되어 있다.

배면측의 기판(21)의 내측면에는 평면적으로 보아 표시 전극(X, Y)과 교차하는 방향에 복수의 어드레스 전극(A)이 형성되고, 그 어드레스 전극(A)을 덮고 유전 체층(24)이 형성되어 있다. 어드레스 전극(A)은 표시 전극쌍의 한쪽의 Y전극과의 교차부에서 발광 셀을 선택하기 위한 어드레스 방전을 발생시키는 것이고, Cr/Cu/Cr의 3층 구조로 형성되어 있다. 이 어드레스 전극(A)은 그 밖에, 예를 들어 Ag, Au, Al, Cu, Cr 등으로 형성할 수도 있다. 어드레스 전극(A)도 표시 전극(X, Y)과 마찬가지로 Ag, Au에 대해서는 스크린 인쇄와 같은 후막 형성 기술을 이용하고, 그 밖에 대해서는 증착법, 스퍼터법 등의 박막 형성 기술과 에칭 기술을 이용함으로써 원하는 개수, 두께, 폭 및 간격으로 형성할 수 있다. 유전체층(24)은 저융점 글래스 페이스트를 배면측의 기판(21) 상에 스크린 인쇄법으로 도포하고, 소성함으로써 형성하고 있다.

인접하는 어드레스 전극(A)과 어드레스 전극(A) 사이의 유전체층(24) 상에는 복수의 격벽(29)이 형성되어 있다. 격벽(29)은 샌드블래스트법, 인쇄법, 포토에칭법 등에 의해 형성할 수 있다. 예를 들어, 샌드블래스트법에서는 저융점 글래스 플릿, 바인더 수지, 용매 등으로 이루어지는 글래스 페이스트를 유전체층(24) 상에 도포하여 건조시킨 후, 그 글래스 페이스트층 상에 격벽 패턴의 개구를 갖는 절삭 마스크를 설치한 상태에서 절삭 입자를 불어내어 마스크의 개구에 노출시킨 글래스 페이스트층을 절삭하고, 더 소성함으로써 형성한다. 또한, 포토 에칭법에서는 절삭 입자로 절삭하는 것 대신에, 바인더 수지에 감광성의 수지를 사용하여 마스크를 이용한 노광 및 현상 후, 소성함으로써 형성한다.

격벽(29)의 측면 및 격벽 사이의 유전체층(24) 상에는 적색(R), 녹색(G), 청색(B)의 형광체층(28R, 28G, 28B)이 형성되어 있다. 형광체층(28R, 28G, 28B)은 형광체 분말과 바인더 수지와 용매를 포함하는 형광체 페이스트를 격벽(29) 사이의 오목홈 형상의 방전 공간 내에 스크린 인쇄, 또는 디스펜서를 이용한 방법 등으로 도포하고, 이를 각 색마다 반복한 후, 소성함으로써 형성하고 있다. 이 형광체층(28R, 28G, 28B)은 형광체 분말과 감광성 재료와 바인더 수지를 포함하는 시트 형상의 형광체층 재료(소위 그린 시트)를 사용하여 포토리소그래피 기술로 형성할 수도 있다. 이 경우, 원하는 색의 시트를 기판 상의 표시 영역 전면에 부착하여 노광, 현상을 행하고, 이를 각 색마다 반복함으로써 대응하는 격벽 사이에 각 색의 형광체층을 형성할 수 있다.

PDP는 상기한 전방면측의 패널 어셈블리와 배면측의 패널 어셈블리를 표시 전극(X, Y)과 어드레스 전극(A)이 교차하도록 대향 배치하여 주위를 밀봉재로 밀봉하고, 격벽(29)으로 둘러싸인 방전 공간(30)에 방전 가스를 충전함으로써 제작되어 있다. 이 PDP에서는 표시 전극(X, Y)과 어드레스 전극(A)과의 교차부의 방전 공간(30)이 표시의 최소 단위인 하나의 셀 영역(단위 발광 영역)이 된다. 1화소는 R, G, B의 3개의 셀로 구성된다.

유전체층(17)의 아래에는 본 발명의 특징으로 하는 평탄화 처리가 실시되어 있고, 이하의 실시 형태에 의해 그 평탄화 처리에 대해 설명한다.

도2는 유전체층의 평탄화의 일예를 나타내는 설명도이다.

전방면측의 기판(11) 상에는 표시 전극(X, Y)으로서 투명 전극(41)과 금속 전극(42)이 형성된다. 투명 전극(41)은 ITO로 이루어지는 전극이고, 금속 전극(42)은 Cr/Cu/Cr의 3층의 적층막으로 이루어지는 금속 전극이다. 이 금속 전 극(42)은 스크린 인쇄와 같은 후막법에 의해 Ag, Au 등으로 형성해도 좋다.

이와 같이, 전방면측의 기판(11) 상에 투명 전극(41)과 금속 전극(42)이 형성되어 있으면, 그 위에 직접 기상 성막법으로 유전체층(17)을 형성해도 유전체층(17)의 표면이 평탄해지지 않는다. 이에 대응하기 위해, 본 형태에서는 유전체층(17)의 아래에 평탄화층(19)을 형성함으로써 유전체층(17)의 평탄화를 도모한다.

즉, 투명 전극(41)과 금속 전극(42) 상에 평탄화층(19)을 형성하고, 그 평탄화층(19) 상에 기상 성막법으로 SiO ₂ 막으로 이루어지는 유전체층(17)을 형성하고, 그 유전체층(17) 상에 보호막(18)을 형성한다.

투명 전극(41)과 금속 전극(42)의 요철이 평탄화층(19)에 의해 평탄화되고, 그 위에 유전체층(17)이 형성되기 때문에 유전체층(17)이 평탄해진다. 그리고, 그 평탄화된 유전체층(17) 상에 보호막(18)이 형성되기 때문에 보호막(18)이 평탄하게 형성된다.

도3은 유전체층의 평탄화 방법의 일예를 나타내는 설명도이다.

우선, 전방면측의 기판(11) 상에 박막법(박막 프로세스법) 혹은 후막법(후막 프로세스법)에 의해 투명 전극(41) 및 금속 전극(42)을 형성한다[도3의 (a) 참조].

다음에, 레벨링에 의해 표면이 평탄해지는 평탄화층(19)을 형성한다. 이 평탄화층(19)은 저융점 글래스, 바인더 수지, 용제 등으로 이루어지는 페이스트를 스크린 인쇄 등의 수법에 의해 투명 전극(41) 및 금속 전극(42) 상에 코팅한다[도3의 (b) 참조].

그 후, 건조 공정(150 내지 250 ℃)에 의해 용제를 증발시키고[도3의 (c) 참조], 소성 공정(500 내지 600 ℃)에서 바인더 수지를 소실시키고, 저융점 글래스를 용융, 고화시킴으로써 평탄화층(19)을 형성한다[도3의 (d) 참조].

이 때, 건조 공정 및 소성 공정에서의 레벨링 작용에 의해 층의 표면이 평탄화된다. 충분한 평탄화를 위해서는 평탄화층(19)의 두께를 투명 전극(41) 및 금속 전극(42)의 두께의 3배 이상으로 하는 것이 바람직하다. 저융점 글래스 페이스트의 코팅 대신에, 그린 시트에 가공한 저융점 글래스를 라미네이트에 의해 붙여도 좋다.

다음에, 평탄화층(19) 상에 박막법으로 유전체층(17)을 형성한다[도3의 (e) 참조]. 여기서는, 유전체층(17)은 기상 성막법으로 SiO ₂ 막을 두께 1 ㎛ 전후로 형성한다.

최후에, 유전체층(17) 상에 박막법으로 보호막(18)을 형성한다[도3의 (f) 참조]. 여기서는, 보호막(18)은 증착법으로 MgO막을 두께 약 5000 Å로 형성한다.

유전체층(17)이 평탄해짐으로써 보호막(18)이 평탄해져 보호막(18)의 흡착 가스의 증대를 방지할 수 있다. 또한 격벽의 절결을 방지할 수 있다.

도4는 금속 전극의 평탄화의 일예를 나타내는 설명도이다.

전방면측의 기판(11) 상에 투명 전극(41)을 형성한 후, 후막법으로 Ag, Au 등의 금속 전극(42)을 형성한 경우, 금속 전극(42)이 평탄하게 형성되지 않는다. 본 형태에서는 이에 대응하기 위해, 금속 전극(42)을 압박하여 평탄화하고, 그 위 에 유전체층(17)을 형성함으로써 유전체층(17)의 평탄화를 도모한다.

도5는 금속 전극의 평탄화 방법의 일예를 나타내는 설명도이다.

우선, 전방면측의 기판(11) 상에 박막법으로 투명 전극(41)을 형성하고, 그 투명 전극(41) 상에 후막법으로 금속 전극(42)을 형성한다[도5의 (a) 참조].

후막법으로 금속 전극(42)을 형성한 경우, 금속 입자는 직경 수마이크론 레벨이고, 표면의 요철이 심하다. 그로 인해, 연마용 시트 등에 의해 후막의 금속 전극(42)의 표면을 연마한다. 혹은 후막의 금속 전극(42)을 롤러(51)로 가압한다[도5의 (b) 참조]. 혹은 프레서(52)로 프레스함으로써[도5의 (c) 참조], 후막의 금속 전극(42)을 변형시켜 표면을 평탄화한다.

그 후, 기상 성막법으로 유전체층(17)을 형성하고[도5의 (d) 참조], 그 위에 보호막을 형성한다.

이 경우, 금속 전극의 형성에 이용하는 재료를 수 나노 레벨의 미소한 입자로 함으로써 금속 표면의 평탄성을 개선해도 좋다.

도6은 전극 엣지의 평탄화의 일예를 나타내는 설명도이다.

본 형태에서는 박막법으로 형성한 금속 전극의 엣지에 경사를 부여함으로써 유전체층의 평탄화를 도모한다.

도7은 전극 엣지의 평탄화 방법의 일예를 나타내는 설명도이다.

우선, 전방면측의 기판(11) 전체에 금속 전극막을 형성하여 포토리소법으로 레지스트를 패터닝하고, 습윤 에칭으로 금속 전극(42)을 형성한다[도7의 (a) 참조].

다음에, 스퍼터 에칭법에 의해 금속 전극(42)의 엣지를 깎는다[도7의 (b) 참조]. 본 형태에 있어서는 Ar 이온에 의한 이온 스퍼터 에칭을 행하는 예를 나타내고 있다.

또는, 금속 전극(42)을 연마포 등으로 기계적으로 연마한다.

도8은 전극 엣지의 평탄화 방법의 다른 예를 나타내는 설명도이다.

우선, 전방면측의 기판(11) 전체에 금속 전극막을 형성한다. 다음에, 포토리소법으로 레지스트(53)를 패터닝한다. 그리고, 습윤 에칭을 행할 때, 통상, 에칭의 시간을 적절하게 설정하여 도8의 (a)에 도시한 바와 같이 저스트 에치의 상태에서 에칭을 종료하는 것이지만, 본 형태에 있어서는 도8의 (b)에 도시한 바와 같이 의식적으로 에칭 시간을 길게 설정하여 오버 에치가 되도록 한다. 이에 의해, 금속 전극(42)의 엣지에 경사를 부여한다.

도9는 적층 전극의 엣지의 평탄화의 일예를 나타내는 설명도이다.

본 형태에서는 박막법으로 복수의 층을 적층한 금속 전극인 경우, 상층 전극의 형태가 하층 전극보다도 폭이 좁아지는 형상(피라미드 형상)으로 한다.

본 형태에서는, 금속 전극(42)은 제1 층을 Cr층(42a), 제2 층을 Cu층(42b), 제3 층을 Cr층(42c)으로 하고 있다. 이와 같이 경사를 부여하여 적층 전극을 형성함으로써, 유전체층의 평탄화와, 그 위의 보호막의 평탄화를 도모한다.

도10은 적층 전극의 엣지의 평탄화 방법의 일예를 나타내는 설명도이다.

우선, 전방면측의 기판(11) 전체에 3층의 금속 전극막을 형성한다. 제1 층은 Cr층(42a), 제2 층은 Cu층(42b), 제3 층은 Cr층(42c)이다.

다음에, 포토리소법으로 레지스트(53)를 패터닝한다[도10의 (a) 참조]. 그 후, Cr용 에링액을 이용하여 제3 층의 Cr층(42c)의 습윤 에칭을 행한다[도10의 (b) 참조]. Cr층(42c)은 레지스트(53)의 폭에 반해 약간 좁아진다.

다음에, Cu용 에칭액을 이용하여 제2 층의 Cu층(42b)의 습윤 에칭을 행한다[도10의 (c) 참조]. Cu층(42b)은 Cr층(42c)의 폭에 반해 약간 좁아진다.

다음에, Cr용 에칭액을 이용하여 제1 층의 Cr층(42a)의 습윤 에칭을 행한다[도10의 (d) 참조]. 이 때, 상층의 Cr층(42c)도 동시에 에칭된다.

다음에, 다시 Cu용 에칭액을 이용하여 제2 층의 Cu층(42b)의 습윤 에칭을 행한다[도10의 (e) 참조]. 이 에칭은 단시간에 처리한다.

최후에 레지스트(53)를 박리한다[도10의 (f) 참조]. 이에 의해, 3층의 금속 전극(42)을 피라미드 형상으로 형성하여 유전체층의 평탄화와, 그 위의 보호막의 평탄화를 도모한다.

도11은 2층 전극의 엣지의 평탄화 방법의 일예를 나타내는 설명도이다.

금속 전극은 본래 Cu의 단층(單層)이라도 좋지만, Cu의 단층이면 기판과의 접합성의 문제나, 상층에 후막의 유전체층을 형성할 때에 부식의 문제가 발생하기 때문에, 이를 방지하기 위해 전술한 바와 같은 Cr/Cu/Cr의 3층 구조로 하고 있다. 그러나, 금속 전극 상층에 SiO ₂ 막을 형성하는 것이면, 부식의 문제가 발생하지 않으므로 제3 층의 Cr층을 형성할 필요가 없다.

본 형태는 이와 같이 2층의 금속 전극을 형성할 때의 엣지의 평탄화 방법이 다.

우선, 전방면측의 기판(11) 전체에 2층의 금속 전극막을 형성한다. 제1 층은 Cr층(42a), 제2 층은 Cu층(42b)이다.

다음에, 포토리소법으로 레지스트(53)를 패터닝한다[도11의 (a) 참조]. 그 후, Cu용 에링액을 이용하여 제2 층의 Cu층(42b)의 습윤 에칭을 행한다[도11의 (b) 참조].

다음에, Cr용 에칭액을 이용하여 제1 층의 Cr층(42a)의 습윤 에칭을 행한다[도11의 (c) 참조].

다음에, 다시 Cu용 에칭액을 이용하여 제2 층의 Cu층(42b)의 습윤 에칭을 행한다[도11의 (d) 참조]. 이 에칭은 단시간에 처리한다.

최후에 레지스트(53)를 박리한다[도11의 (e) 참조]. 이에 의해, 2층의 금속 전극(42)을 피라미드 형상으로 형성하여 유전체층의 평탄화와, 그 위의 보호막의 평탄화를 도모한다.

도12 및 도13은 비교예이다.

도12는 유전체층(17)의 평탄화 처리를 행하지 않고 보호막(18)을 형성한 예이다. 유전체층(17)의 평탄화 처리를 행하지 않고, 유전체층(17) 상에 보호막(18)을 형성하면 보호막(18)이 유전체층(17)의 요철을 모방하는 형태가 되므로, 보호막(18)의 표면적이 커져 PDP의 내부에 봉입한 방전 가스가 보호막(18)에 흡착되기 쉬워진다. 이로 인해, 보호막의 방전 가스 흡착량의 증가에 의한 방전 전압의 상승 등을 초래한다. 또한, 배면측의 기판에 형성한 격벽과의 접촉부에 요철이 생기 기 때문에, 볼록부에 하중이 집중하여 격벽의 결절 등의 원인이 된다.

도13은 후막 전극의 평탄화 처리를 행하지 않고 유전체층(17)을 형성한 예이다. 이 경우도 상기와 마찬가지로 유전체층(17)에 요철이 생겨 그 유전체층(17) 상에 보호막(18)을 형성하면 보호막(18)의 표면적이 커져 PDP의 내부에 봉입한 방전 가스가 보호막(18)에 흡착되기 쉬워진다. 또한, 배면측의 기판에 형성한 격벽과의 접촉부에 요철이 생기기 때문에, 하중이 집중하여 격벽의 절결 등의 원인이 된다.

도1은 본 발명의 제조 방법을 적용한 PDP의 구성을 도시하는 부분 분해 사시도.

도2는 유전체층의 평탄화의 일예를 나타내는 설명도.

도3은 유전체층의 평탄화 방법의 일예를 나타내는 설명도.

도4는 금속 전극의 평탄화의 일예를 나타내는 설명도.

도5는 금속 전극의 평탄화 방법의 일예를 나타내는 설명도.

도6은 전극 엣지의 평탄화의 일예를 나타내는 설명도.

도7은 전극 엣지의 평탄화 방법의 일예를 나타내는 설명도.

도8은 전극 엣지의 평탄화 방법의 다른 예를 나타내는 설명도.

도9는 적층 전극의 엣지의 평탄화의 일예를 나타내는 설명도.

도10은 적층 전극의 엣지의 평탄화 방법의 일예를 나타내는 설명도.

도11은 2층 전극의 엣지의 평탄화 방법의 일예를 나타내는 설명도.

도12는 유전체층의 평탄화 처리를 행하지 않은 비교예.

도13은 후막 전극의 평탄화 처리를 행하지 않은 비교예.

<도면의 주요 부분에 대한 부호의 설명>

10 : 전방면측의 패널 어셈블리

11 : 전방면측의 기판

17, 24 : 유전체층

18 : 보호막

19 : 평탄화층

20 : 배면측의 패널 어셈블리

21 : 배면측의 기판

28R, 28G, 28B : 형광체층

29 : 격벽

30 : 방전 공간

35 : 표시 가능 영역

41 : 투명 전극

42 : 금속 전극

42a : 제1 층의 Cr층

42b : 제2 층의 Cu층

42c : 제3 층의 Cr층

51 : 롤러

52 : 프레서

53 : 레지스트

A : 어드레스 전극

ES : 표시 영역

X, Y : 표시 전극