改善像素感测效率的电路专利检索-浮动扩散节点电脑图像专利检索查询-专利查询网

改善 像素感测效率的电路

阅读：23发布：2020-05-12

专利汇可以提供改善像素感测效率的电路专利检索，专利查询，专利分析的服务。并且一种改善像素感测效率的电路，其利用电容的感应效果来复制多余电子造成的电压差异，并在读出像素资料的时候使用电路将所述电压差异扣除，以改善感测效率。，下面是改善像素感测效率的电路专利的具体信息内容。

权利要求

1.一种感测电路，该感测电路包含：
光二极管；
第一电容，该第一电容连接第一浮动扩散节点，用于在暂存期间储存所述光二极管产生的感光讯号；
第二电容，该第二电容连接第二浮动扩散节点，用于在所述暂存期间储存重置讯号；以及
读取电路，该读取电路用于
经过所述暂存期间后从所述第二浮动扩散节点读取暂存后重置讯号并从所述第一浮动扩散节点读取暂存后感光讯号，及
计算所述暂存后重置讯号与所述暂存后感光讯号的讯号差，以消除所述暂存期间所产生的噪声电压。
2.根据权利要求1所述的感测电路，还包含：
第一电荷转移控制晶体管，连接于所述光二极管与所述第一浮动扩散节点之间；及第二电荷转移控制晶体管，连接于所述第一浮动扩散节点与所述第二浮动扩散节点之间。
3.根据权利要求1所述的感测电路，其中所述读取电路先读取所述暂存后重置讯号再读所述暂存后感光讯号。
4.一种感测电路，该感测电路包含：
光二极管；
第一电压源，该第一电压源具有第一重置电压；
第二电压源，该第二电压源具有第二重置电压；
电容，该电容具有第一电极及第二电极，所述第一电极耦接至浮动扩散节点并在暂存期间开始时具有所述光二极管产生的感光电压，所述第二电极在所述暂存期间开始时具有所述第二重置电压，其中所述第一电极与所述第二电极具有相同物体特性；
后端重置晶体管，该后端重置晶体管连接于所述第二电压源与所述电容的所述第二电极之间；以及
读取电路，该读取电路用于
经过所述暂存期间后且在所述电容的所述第一电极连接至所述第一电压源时读取所述电容的所述第二电极的第一读出电压，
在所述第一读出电压读出后且在所述电容的所述第二电极连接至所述第二电压源时读取所述电容的所述第二电极的第二读出电压，及
计算所述第一读出电压与所述第二读出电压的电压差，以消除所述暂存期间所产生的噪声电压。
5.根据权利要求4所述的感测电路，还包含清除晶体管连接于所述第一电压源与所述电容的所述第一电极之间。
6.根据权利要求5所述的感测电路，还包含：
第三电压源；
电荷转移控制晶体管，连接于所述电容的所述第一电极与所述光二极管之间；及重置晶体管，连接于所述第三电压源与所述光二极管之间。
7.根据权利要求4所述的感测电路，其中当所述电容的所述第一电极连接至所述第一电压源时，所述电容的所述第二电极浮接。
8.一种感测电路，该感测电路包含：
光二极管；
第一电压源，该第一电压源具有第一重置电压；
第二电压源，该第二电压源具有第二重置电压；
电容，该电容具有第一电极及第二电极，所述第一电极耦接浮动扩散节点并在暂存期间开始时具有所述光二极管在曝光期间产生的感光电压，所述第二电极在所述暂存期间开始时具有所述第二重置电压，其中所述第一电极与所述第二电极具有相同物体特性；
支持晶体管，该支持晶体管连接于所述电容的所述第二电极与所述第二电压源之间；
以及
读取电路，该读取电路用于
经过所述暂存期间后且在所述支持晶体管导通时读取所述电容的所述第一电极的第一读出电压，
在所述第一读出电压读出后且在所述电容的所述第一电极连接至所述第一电压源时读取所述电容的所述第一电极的第二读出电压，及
计算所述第一读出电压与所述第二读出电压的电压差，以消除所述暂存期间所产生的噪声电压。
9.根据权利要求8所述的感测电路，其中所述曝光期间中，所述支持晶体管导通，以维持所述电容的所述第二电极在所述第二重置电压。
10.一种感测电路的運作方法，该感测电路包含光二极管、连接所述光二极管的全局快门晶体管、连接于所述全局快门晶体管与浮动扩散节点之间的电荷转移晶体管、连接于所述全局快门晶体管及所述电荷转移晶体管之间的电容、以及连接所述浮动扩散节点的后端重置晶体管，所述运作方法包含：
进入第一模式，其中所述第一模式中，通过依序开启所述后端重置晶体管及所述电荷转移控制晶体管以使读取电路分别读出第一重置电压及第一感光电压；以及进入第二模式，其中所述第二模式中，始终导通所述全局快门晶体管，并通过依序开启所述后端重置晶体管及所述电荷转移控制晶体管以使所述读取电路分别读出第二重置电压及第二感光电压。
11.根据权利要求10所述的運作方法，还包含：
进入第三模式，其中所述第三模式中，始终导通所述电荷转移晶体管，并通过依序开启所述全局快门晶体管及所述后端重置晶体管以使所述读取电路分别读出第三感光电压及第三重置电压。
12.根据权利要求10所述的運作方法，其中所述感测电路还包含连接于第四重置电压与所述光二极管之间的重置晶体管，所述运作方法还包含：
进入第四模式，其中所述第四模式中，始终导通所述电荷转移控制晶体管及所述全局快门晶体管并始终关闭所述后端重置晶体管，并通过启闭所述重置晶体管以使所述读取电路依序读出所述第四重置电压及第四感光电压。
13.一种感测电路，该感测电路包含：
光二极管；
第一电荷转移控制晶体管；
第二电荷转移控制晶体管；
第一电容，该第一电容用于在暂存期间储存重置讯号；
第二电容，该第二电容用于在所述暂存期间储存感光讯号，其中，所述第一电容及所述第二电容同时耦接所述光二极管；
第一浮动扩散点，该第一浮动扩散点通过所述第一电荷转移控制晶体管连接所述第一电容；
第二浮动扩散点，该第二浮动扩散点通过所述第二电荷转移控制晶体管连接所述第二电容；以及
读取电路，该读取电路用于
经过所述暂存期间后从所述第一浮动扩散点读取第一暂存后讯号并从所述第二浮动扩散点读取第二暂存后讯号，
根据所述第一暂存后讯号计算第一重复取样讯号并根据所述第二暂存后讯号计算第二重复取样讯号，及
计算所述第一重复取样讯号与所述第二重复取样讯号的讯号差，以消除所述暂存期间所产生的噪声电压。
14.根据权利要求13所述的感测电路，还包含第一全局快门晶体管及第二全局快门晶体管，其中
所述第一全局快门晶体管连接于所述光二极管与所述第一电容之间，
所述第二全局快门晶体管连接于所述光二极管与所述第二电容之间，且当所述第二全局快门晶体管导通时，所述第一全局快门晶体管关闭。
15.根据权利要求13所述的感测电路，其中所述读取电路还用于
从所述第一浮动扩散点与所述第二浮动扩散点分别读取参考重置讯号，根据所述参考重置讯号与所述第一暂存后讯号计算所述第一重复取样讯号，及根据所述参考重置讯号与所述第二暂存后讯号计算所述第二重复取样讯号。
16.一种图像传感器，该图像传感器包含阵列排列的多个像素电路，该多个像素电路的每一者包含：
光二极管；
第一像素电路，该第一像素电路包含第一节点用于在暂存期间储存所述光二极管在曝光期间产生的感光讯号；
第二像素电路，该第二像素电路包含第二节点用于在所述第一像素电路的所述曝光期间及所述暂存期间储存重置讯号；以及
读取电路，该读取电路用于
经过所述暂存期间后从所述第一节点读取暂存后感光讯号并从所述第二节点读取暂存后重置讯号，
根据所述暂存后感光讯号计算第一重复取样讯号并根据所述暂存后重置讯号计算第二重复取样讯号，及
计算所述第一重复取样讯号与所述第二重复取样讯号的讯号差，以消除所述暂存期间所产生的噪声电压。
17.根据权利要求16所述的图像传感器，其中所述第一节点及所述第二节点为浮动扩散节或连接至电容的节点。
18.根据权利要求16所述的图像传感器，其中
所述第一像素电路还包含第一重置晶体管且所述第二像素电路还包含第二重置晶体管，及
所述曝光期间中，所述第一重置晶体管关闭且所述第二重置晶体管导通。
19.根据权利要求16所述的图像传感器，其中
所述第一像素电路还包含第一全局快门晶体管且所述第二像素电路还包含第二全局快门晶体管，及
所述曝光期间中，所述第一全局快门晶体管导通且所述第二全局快门晶体管关闭。
20.根据权利要求16所述的图像传感器，其中所述读取电路还用于从所述第一像素电路与所述第二像素电路分别读取参考重置讯号，
根据所述参考重置讯号与所述暂存后感光讯号计算所述第一重复取样讯号，及根据所述参考重置讯号与所述暂存后重置讯号计算所述第二重复取样讯号。

说明书全文

改善像素感测效率的电路

技术领域

[0001] 本发明是关于一种改善像素感测效率的电路，藉由电容的感应效果或相邻像素来复制多余电子造成的电压差异，最后在下游电路将其消除，藉此来改善感测效率。本发明特别适合用于各式光传感器，包含前照式传感器、背照式传感器以及全局快门传感器。

背景技术

[0002] 习知的传感器，都会受到环境噪声的影响，而使感测效率降低。以光传感器为例，例如全局快门传感器，由于其全局快门的特性，传感器的所有感光像素会同时完成曝光，曝光数据经暂存后再分批读出。由于不同像素的读出会有时间差异，同时在读出过程中，感光元件仍然可能受到外界光线的持续刺激而产生非预期的感光噪声，因此越晚读出的曝光数据越容易受到此类感光噪声的影响。由于感光噪声的成份与曝光数据的成份相同，都是电荷，因此一旦电荷形式的曝光数据被感光噪声污染，就无法将其分离，造成最终影像讯号的失真，也即感测效率会降低。

[0003] 类似的状况也可能出现在滚动快门传感器，只是其等待时间较短，受到外界光线的影响程度可能会略小。

[0004] 为了解决此类问题，本发明提供了感测电路上的改良，藉由电容的感应效果或相邻像素来复制多余电子造成的电压差异，最后在下游电路将其消除，藉此来改善感测效率。

发明内容

[0005] 本发明是关于一种改善像素感测效率的电路，藉由电容的浮动效应，将电容设置在讯号路径上，与浮动扩散节点储存的电荷产生感应，或者设置多个相同的电容。藉由前述方式，使电容在等待感光讯号被读出的阶段时，能够同步感应感光噪声所造成的电荷改变，进而在读取讯号的时候，将感光噪声所引起的影响抵消。

[0006] 本发明还关于一种改善像素感测效率的电路，藉由设置两级浮动扩散节点，其中一级储存重置讯号(Vrst)，另外一级储存感光讯号(Vsig)，并同时各配置至少一个对应的电容，其具有相同的物理特性，例如面积与形状、参杂杂质的浓度分布与制造程序等，藉此让来到浮动扩散节点区域的电荷能够转换成电压储存在电容当中，而后当感光噪声所产生的电荷引起反应时，会同时在这些电容形成相同的影响，最终可以互相抵消，藉此改善感测效率。

[0007] 本发明还关于一种改善像素感测效率的电路，藉由在浮动扩散节点的位置耦合一个电容，该电容的二个电极其中一者耦合到浮动扩散节点，另外一者耦合到后级或重置电压。所述电容的两电极具有相同的物理特性，例如面积与形状、参杂杂质的浓度分布与制造程序等，藉此当感光噪声所产生的电荷引起反应时，会同时在所述电容的两端形成相同的影响，最终可以互相抵消，藉此改善感测效率。

[0008] 本发明还关于一种感测电路的運作方法，其根据行译码器的控制讯号控制相同像素电路中的某些晶体管从曝光至讯号读出期间始终导通或关闭，以操作于不同的快门模式，达到节省功耗的效果。

[0009] 本发明还关于一种感测电路，其在一个像素中配置两个并联的浮动扩散节点以抵消感光噪声所产生的电荷影响，藉此来改善感测效率。

[0010] 本发明还关于一种像素电路，其利用相邻像素的两个浮动扩散节点来抵消感光噪声所产生的电荷影响，藉此来改善感测效率。

[0011] 本发明提供一种感测电路，包含光二极管、第一电容、第二电容以及读取电路。所述第一电容连接第一浮动扩散节点，用于在暂存期间储存所述光二极管产生的感光讯号。所述第二电容连接第二浮动扩散节点，用于在所述暂存期间储存重置讯号。所述读取电路用于经过所述暂存期间后从所述第二浮动扩散节点读取暂存后重置讯号并从所述第一浮动扩散节点读取暂存后感光讯号及计算所述暂存后重置讯号与所述暂存后感光讯号的讯号差，以消除所述暂存期间所产生的噪声电压。

[0012] 本发明还提供一种感测电路，包含光二极管、具有第一重置电压的第一电压源、具有第二重置电压的第二电压源、电容、后端重置晶体管以及读取电路。所述电容具有第一电极及第二电极，所述第一电极耦接至浮动扩散节点并在暂存期间开始时具有所述光二极管产生的感光电压，所述第二电极在所述暂存期间开始时具有所述第二重置电压，其中所述第一电极与所述第二电极具有相同物体特性。所述后端重置晶体管连接于所述第二电压源与所述电容的所述第二电极之间。所述读取电路用于经过所述暂存期间后且在所述电容的所述第一电极连接至所述第一电压源时读取所述电容的所述第二电极的第一读出电压，在所述第一读出电压读出后且在所述电容的所述第二电极连接至所述第二电压源时读取所述电容的所述第二电极的第二读出电压及计算所述第一读出电压与所述第二读出电压的电压差，以消除所述暂存期间所产生的噪声电压。

[0013] 本发明还提供一种感测电路，包含光二极管、具有第一重置电压的第一电压源、具有第二重置电压的第二电压源、电容、支持晶体管以及读取电路。所述电容具有第一电极及第二电极，所述第一电极耦接浮动扩散节点并在暂存期间开始时具有所述光二极管在曝光期间产生的感光电压，所述第二电极在所述暂存期间开始时具有所述第二重置电压，其中所述第一电极与所述第二电极具有相同物体特性。所述支持晶体管连接于所述电容的所述第二电极与所述第二电压源之间。所述读取电路用于经过所述暂存期间后且在所述支持晶体管导通时读取所述电容的所述第一电极的第一读出电压，在所述第一读出电压读出后且在所述电容的所述第一电极连接至所述第一电压源时读取所述电容的所述第一电极的第二读出电压及计算所述第一读出电压与所述第二读出电压的电压差，以消除所述暂存期间所产生的噪声电压。

[0014] 本发明还提供一种感测电路的運作方法，该感测电路包含光二极管、连接所述光二极管的全局快门晶体管、连接于所述全局快门晶体管与浮动扩散节点之间的电荷转移晶体管、连接于所述全局快门晶体管及所述电荷转移晶体管之间的电容、以及连接所述浮动扩散节点的后端重置晶体管。所述運作方法包含：进入第一模式，其中所述第一模式中，通过依序开启所述后端重置晶体管及所述电荷转移控制晶体管以使读取电路分别读出第一重置电压及第一感光电压；以及进入第二模式，其中所述第二模式中，始终导通所述全局快门晶体管，并通过依序开启所述后端重置晶体管及所述电荷转移控制晶体管以使所述读取电路分别读出第二重置电压及第二感光电压。

[0015] 本发明提供一种感测电路，包含光二极管、第一电荷转移控制晶体管、第二电荷转移控制晶体管、第一电容、第二电容、第一浮动扩散点、第二浮动扩散点以及读取电路。所述第一电容用于在暂存期间储存重置讯号。所述第二电容用于在所述暂存期间储存感光讯号，其中，所述第一电容及所述第二电容同时耦接所述光二极管。所述第一浮动扩散点通过所述第一电荷转移控制晶体管连接所述第一电容。所述第二浮动扩散点通过所述第二电荷转移控制晶体管连接所述第二电容。所述读取电路用于经过所述暂存期间后从所述第一浮动扩散点读取第一暂存后讯号并从所述第二浮动扩散点读取第二暂存后讯号，根据所述第一暂存后讯号计算第一重复取样讯号并根据所述第二暂存后讯号计算第二重复取样讯号，及计算所述第一重复取样讯号与所述第二重复取样讯号的讯号差，以消除所述暂存期间所产生的噪声电压。

[0016] 本发明还提供一种包含阵列排列的多个像素电路的图像传感器。该多个像素电路的每一者包含光二极管、第一像素电路、第二像素电路以及读取电路。所述第一像素电路包含第一节点用于在暂存期间储存所述光二极管在曝光期间产生的感光讯号。所述第二像素电路包含第二节点用于在所述第一像素电路的所述曝光期间及所述暂存期间储存重置讯号。所述读取电路用于经过所述暂存期间后从所述第一节点读取暂存后感光讯号并从所述第二节点读取暂存后重置讯号，根据所述暂存后感光讯号计算第一重复取样讯号并根据所述暂存后重置讯号计算第二重复取样讯号，及计算所述第一重复取样讯号与所述第二重复取样讯号的讯号差，以消除所述暂存期间所产生的噪声电压。

[0017] 本发明所提供的技术手段也可适用到其他能够使用本发明的感测电路当中，藉此改善感测效率。本发明特别适用在全局快门传感器，因为其全部像素是在同一时间完成曝光，而后再分批读出，越后读出的讯号越可能受到影响。本发明除可适用于前照式传感器以外，也特别适合用在背照式传感器，因为其受光面积比例较大，有更多环境光可能会引起噪声。

[0018] 为了让本发明的上述和其他目的、特征和优点能更明显，下文将配合所附图示，详细说明如下。此外，于本发明的说明中，相同的构件以相同的符号表示，于此合先述明。

附图说明

[0019] 图1A是本发明第一实施例的感测电路；

[0020] 图1B是图1A的感测电路的晶体管的运作示意；

[0021] 图2A是本发明第二实施例的感测电路；

[0022] 图2B是图2A的感测电路的晶体管的运作示意图；

[0023] 图2C是图2A的感测电路的电容电极的电压变化的时序图；

[0024] 图3A是本发明第三实施例的感测电路；

[0025] 图3B是图3A的感测电路的晶体管的运作示意图；

[0026] 图3C是图3A的感测电路的电容电极的电压变化的时序图；

[0027] 图4A是本发明第四实施例的感测电路；

[0028] 图4B是图4A的感测电路的晶体管的运作示意图；

[0029] 图4C是图4A的感测电路的电容电极的电压变化的时序图；

[0030] 图5A是本发明第五实施例的感测电路；

[0031] 图5B是图5A的感测电路的晶体管在不同模式下的运作示意图；

[0032] 图6A是本发明第六实施例的感测电路；

[0033] 图6B是图6A的感测电路的晶体管的运作示意图；

[0034] 图7是本发明第七实施例的感测电路；

[0035] 图8是本发明第八实施例的感测电路。

[0036] 附图标记说明

[0037] 11、12、21、31、41 电荷转移控制晶体管

[0038] 13、14、23、33、43 晶体管

[0039] 24、34 后端重置晶体管

[0040] 15、25、35、45 重置晶体管

[0041] 16、26、36、46 晶体管

[0042] 17、27、37、47 光二极管

[0043] 101、102、201、301 清除晶体管

[0044] 44 支援晶体管

具体实施方式

[0045] 本发明的目的在于利用电路上的改良，藉由电容的感应效果来复制多余电子造成的电压差异，最后将其消除，藉此来改善感测效率。由于在光学传感器电路中，在常规曝光时间内产生而尚未被读取的电荷会暂时被存放在浮动扩散节点当中，这些电荷一旦被感光噪声影响，就无法正确解析出常规的曝光数值，因此如何避免感光噪声影响这些电荷是最重要的课题之一。以下本发明所提出的个别实施例，在其他实施例当中，可以彼此搭配使用，都能发挥效果。

[0046] 本发明的技术在于利用电容会受到电荷影响而产生电压差的特性，搭配可控制制造的电容参数，当外界的感光噪声进入感光像素电路时，会在同一电容的两个电极，或者在多个电容上，感应出相同的噪声电压，如此一来，就可以通过电路设计的方法，将噪声电压扣除，改善感测效率。

[0047] 图1A绘示本发明的第一实施例的感测电路，其利用了两个相同的电容101、102在暂存期间分别储存重置讯号与感光讯号。当感光噪声产生时，会同时影响两个电容101、102，也即重置讯号与感光讯号会受到相同程度的影响，而后在读出的时候使用后续电路就能将噪声电压扣除，改善感测效率。进一步说明运作内容如下。

[0048] 请同时参照图1B。首先，在阶段I中，重置晶体管15、电荷转移控制晶体管11及电荷转移控制晶体管12导通(turn-on)，此时重置讯号将会储存在连接第二浮动扩散节点FD2的电容102。

[0049] 接着，在阶段II中，将重置晶体管15及电荷转移控制晶体管12关闭(turn-off)，只保持电荷转移控制晶体管11导通，同时开始曝光程序。光二极管17感应的电荷会通过电荷转移控制晶体管11移动到第一浮动扩散节点FD1，而在电容101储存感光讯号Vsig。由于电荷转移控制晶体管12关闭，第二浮动扩散节点FD2的电压VFD2维持为Vrst。

[0050] 在曝光结束后的阶段III中，关闭重置晶体管15、电荷转移控制晶体管11及电荷转移控制晶体管12。此时，第一浮动扩散节点FD1的电压VFD1＝Vsig，即感光讯号造成的电压强度；且VFD2＝Vrst，即重置讯号造成的电压强度。

[0051] 在等待讯号被读出的阶段IV的暂存期间中，当FD1与FD2受到环境光的影响时会产生噪声电荷，由于电容101与102是完全相同(包括面积大小、参杂条件、光学角度等)的两电容，因此噪声电荷对于感光讯号Vsig的影响及对于重置讯号Vrst的影响会完全相同。在噪声电荷造成电压下降Δv的情况下，暂存期间中VFD1会变成Vsig-Δv，而VFD2会变成Vrst-Δv。

[0052] 接着，读取电路通过晶体管13读出VFD2电压，即Vrst-Δv。然后，在阶段V中，导通电荷转移控制晶体管12以使Vsig-Δv转移至电容102。读取电路通过晶体管13读出VFD1电压，即Vsig-Δv。后续电路(例如读取电路，但不限于)将读出的二个电压相减，即可获得Vsig-Vrst数值，而将噪声电压Δv扣除。读取电路例如具有两电容分别用于在相减运算前储存Vrst-Δv及Vsig-Δv。

[0053] 在本实施例中，晶体管13、14与16是作为一个简单的驱动电路，例如源极随耦器，并不会改变电路的特征，因此可以做等效的置换而不会影响本发明的效果。

[0054] 图2A绘示本发明的第二实施例的感测电路，其在浮动扩散节点的位置耦合一个电容201，该电容201的二个电极其中一者FD-in耦合到浮动扩散节点，另外一者FD耦合到后级。该电容201的两电极具有相同的物理特性，例如面积与形状、例如参杂杂质的浓度分布与制造程序等，藉此当感光噪声所产生的电荷引起反应时，会同时在电容201的两端形成相同的影响，最终可在后续电路互相抵消，藉此改善感测效率。进一步说明运作内容如下。

[0055] 请同时参照图2B及2C。首先，在阶段I中，重置晶体管25、电荷转移控制晶体管21及后端重置晶体管24导通(turn-on)，此时重置讯号将会使得FD的电位被设定于重置电压Vay，而FD-in的电位被设定为Vrst。

[0056] 接着，在阶段II中，将重置晶体管25关闭(turn-off)，只保持电荷转移控制晶体管21与后端重置晶体管24导通，此时开始曝光程序。FD-in电压与光二极管27的电压连动，感应的电荷会透过电荷转移控制晶体管21累积在FD-in节点，使得FD-in节点的电压由Vrst改变为感光电压Vsig。同时，由于后端重置晶体管24仍导通，FD节点的电压仍然维持在重置电压Vay。

[0057] 在曝光结束后，关闭重置晶体管25、电荷转移控制晶体管21及后端重置晶体管24，此时FD-in节点的电压＝Vsig，FD节点的电压仍然维持在Vay，也即在暂存期间开始时FD-in节点的电压为Vsig而FD节点的电压为Vay。在等待讯号被读出的阶段III的暂存期间中，当FD-in节点的电压与FD节点的电压受到环境光的影响而改变时，噪声电荷对于FD-in节点的电压与FD节点的电压的影响会相同，在噪声电荷造成电压下降的情况下，FD-in节点的电压会变成Vsig-Δv，而FD节点的电压会变成Vay-Δv。

[0058] 接着，在阶段IV中，导通重置晶体管25与电荷转移控制晶体管21并关闭后端重置晶体管24，此时因为FD节点为浮动状态(floating)，电容201两端跨压会一致。当FD-in节点的电压由Vsig-Δv改变为Vrst时，FD节点的电压变化量会与FD-in节点的电压变化量相同而由Vay-Δv改变为Vay+(Vrst-Vsig)。读取电路在阶段V中读出FD节点的电压值Vay+(Vrst-Vsig)。

[0059] 然后在阶段VI中，再导通后端重置晶体管24以将FD节点的电压重置回Vay。同时，由于重置晶体管25及电荷转移控制晶体管21维持导通，FD-in节点的电压维持为Vrst。读取电路在阶段VII中读出FD节点的电压值Vay。

[0060] 最后，利用后续电路，例如读取电路，将两个读出电压相减，即可获得Vrst-Vsig数值，而将噪声电压Δv扣除。

[0061] 在本实施例中，晶体管23与26是作为一个简单的驱动电路，例如源极随耦器，并不会改变电路的特征，因此可以做等效的置换而不会影响本发明的效果。

[0062] 图3A绘示本发明的第三实施例的感测电路，藉由在浮动扩散节点的位置耦合一个电容301，该电容301的二个电极其中一者FD-in耦合到浮动扩散节点，另外一者FD耦合到后级。电容301的两电极具有相同的物理特性，例如面积与形状、参杂杂质的浓度分布与制造程序等，藉此当感光噪声所产生的电荷引起反应时，会同时在电容301的两端形成相同的影响，最终可在后续电路互相抵消，藉此改善感测效率。第三实施例与第二实施例的差异，最主要是在FD-in节点上还耦合了清除晶体管(dump transistor)341连接于重置电压源Vref1与电容301的左侧电极之间，进一步说明运作内容如下。

[0063] 请同时参照图3B及3C。首先，重置晶体管35、电荷转移控制晶体管31、清除晶体管341及后端重置晶体管34导通(turn-on)，此时重置电压设定FD节点的电位于重置电压Vref2，而设定FD-in节点的电位于重置电压Vref1。

[0064] 接着，在阶段II中，将重置晶体管35与清除晶体管341关闭(turn-off)，只保持电荷转移控制晶体管31与后端重置晶体管34导通，同时开始曝光程序。FD-in节点的电压与光二极管37的电压连动，感应的电荷会透过电荷转移控制晶体管31累积在FD-in节点，使得FD-in节点的电压由Vref1改变为感光电压Vsig，而由于后端重置晶体管34仍导通，FD节点的电压仍然维持在重置电压Vref2。

[0065] 在曝光结束后，关闭重置晶体管35、电荷转移控制晶体管31、清除晶体管341及后端重置晶体管34，此时FD-in节点的电压＝Vsig，FD节点的电压仍然维持在Vref2，也即在暂存期间开始时FD-in节点的电压为Vsig而FD节点的电压为Vref2。在等待讯号被读出的阶段III的暂存期间中，当FD-in节点的电压与FD节点的电压受到环境光的影响而改变时，噪声电荷对于FD-in节点的电压与FD节点的电压的影响会相同。在噪声电荷造成电压下降的情况下，FD-in节点的电压会变成Vsig-Δv，而FD节点的电压会变成Vref2-Δv。

[0066] 接着，在阶段IV中，导通清除晶体管341，此时因为FD节点为浮动状态(floating)，电容301两端跨压会一致。当FD-in节点的电压由Vsig-Δv改变为Vref1时，FD节点的电压变化量会与FD-in节点的电压变化量相同，而由Vref2-Δv改变为Vref2+(Vref1-Vsig)。读取电路通过晶体管33在阶段V中读出FD节点的电压值Vref2+(Vref1-Vsig)。

[0067] 然后，在阶段VI中，再关闭清除晶体管341，同时开启重置晶体管35、电荷转移控制晶体管31及后端重置晶体管34，将FD节点的电压重置回Vref2并将FD-in节点的电压改变为Vrst。

[0068] 下一步骤的阶段VII中，开启重置晶体管35与清除晶体管341，同时关闭电荷转移控制晶体管31及后端重置晶体管34，在这个状态下，因为FD节点为浮动状态(floating)，电容301两端跨压会一致。当FD-in节点的电压由Vrst改变为Vref1时，FD节点的电压变化量会与FD-in节点的电压变化量相同，由Vref2改变为Vref2+(Vref1-Vrst)。读取电路通过晶体管33在阶段VIII中读出FD节点的的电压值Vref2+(Vref1-Vrst)。

[0069] 最后，利用后续电路，例如读取电路，将两个读出电压相减，即可获得Vrst-Vsig数值，而将噪声电压Δv扣除。

[0070] 在本实施例中，晶体管33与36是作为一个简单的驱动电路，例如源极随耦器，并不会改变电路的特征，因此可以做等效的置换而不会影响本发明的效果。

[0071] 图4A绘示本发明的第四实施例的感测电路，藉由在浮动扩散节点的位置耦合一个电容401，该电容401的二个电极其中一者FD耦合到浮动扩散节点，另外一者FD-neg耦合到支持晶体管44的源/汲极，该支持晶体管44连接到重置电压Vref。电容401的两电极具有相同的物理特性，例如面积与形状、例如参杂杂质的浓度分布与制造程序等，藉此当感光噪声所产生的电荷引起反应时，会同时在该电容401的两端形成相同的影响，最终可在后续电路互相抵消，藉此改善感测效率。进一步说明运作内容如下。

[0072] 请同时参照图4B及4C。首先，在阶段I中，重置晶体管45、电荷转移控制晶体管41及支持晶体管44导通(turn-on)，此时重置讯号将会设定FD节点的的电位于重置电压Vrst，而FD-neg节点的的电位被设定为Vref。

[0073] 接着，在阶段II的曝光期间中，将重置晶体管45关闭(turn-off)，只保持电荷转移控制晶体管41与支持晶体管44导通，同时开始曝光程序，FD节点的电压与光二极管47的电压连动，感应的电荷会透过电荷转移控制晶体管41累积在FD节点，使得FD节点的电压在曝光刚开始的时候维持在Vrst(若考虑重置晶体管45的耦合电压Va，则为Vrst-Va)并在曝光期间转变为Vsig；而由於支持晶体管44维持导通，FD-neg节点的电压维持在Vref。

[0074] 在曝光结束后，关闭重置晶体管45、电荷转移控制晶体管41及支持晶体管44，此时FD节点的电压＝Vsig(若考虑重置晶体管45的耦合电压Va，则为Vsig-Va)，FD-neg节点的电压仍然维持在Vref，也即在曝光期间结束及暂存期间开始时FD节点的电压为Vsig而FD-neg节点的电压为Vref。在等待讯号被读出的阶段III的暂存期间中，FD节点的电压与FD-neg节点的电压可能会受到环境光的影响而改变，而噪声电荷对于FD节点的电压与FD-neg节点的电压的影响会相同，在噪声电荷造成电压下降Δv的情况下，FD节点的电压会变成Vsig-Δv(若考虑重置晶体管45的耦合电压Va，则为Vsig-Va-Δv)，而FD-neg节点的电压会变成Vref-Δv。

[0075] 接着，在阶段IV中，在维持重置晶体管45与电荷转移控制晶体管41关闭的情下，导通支持晶体管44，在支持晶体管44导通的瞬间，FD-neg节点的电压由Vref-Δv改变为Vref，此时因为电容401两端的跨压不能瞬间变化，因此FD节点的电压的变化量会与FD-neg节点的的变化量相同，由Vsig-Δv改变为Vsig。此时，读取电路通过晶体管43就可以读出FD节点的电压值Vsig。

[0076] 然后，在阶段V中，再导通重置晶体管45与电荷转移控制晶体管41以将FD节点的电压重置回Vrst。在阶段VI中，关闭重置晶体管45及电荷转移控制晶体管41，读取电路通过晶体管43读出FD节点的的电压Vrst。最后，利用后续电路，例如读取电路，将两个读出电压相减，即可获得Vrst-Vsig数值，而将噪声电压Δv扣除。

[0077] 在本实施例中，晶体管43与46是作为一个简单的驱动电路，例如源极随耦器，并不会改变电路的特征，因此可以做等效的置换而不会影响本发明的效果。

[0078] 请参照图5A所示，其为本发明第五实施例的感测电路，其在一个像素开始运作(例如重置光二极管)到像素数据被读出，始终开启或始终关闭电荷转移控制晶体管51、后端重置晶体管54或全局快门晶体管58，以操作于不同快门模式。晶体管53是一个简单的驱动电路，例如源极随耦器，并不会改变电路的特征，其可等效置换而不影响本发明的效果。各元件的连接方式显示于图5A中。

[0079] 请同时参照图5B，例如，在使用相关双取样技术(CDS)的全局快门图像传感器模式(例如称为第一模式)中，光二极管57的曝光数据在全局快门晶体管58导通时储存于电容501中以形成曝光电压Vsig。在图5A的像素被行译码器选取(例如通过行选择信号Rsel)后，通过依序开启后端重置晶体管54及电荷转移控制晶体管51以分别让读取电路读出重置电压Vres及曝光电压Vsig，也即，重置电压Vres在后端重置晶体管54开启(关闭电荷转移控制晶体管51)时储存于FD以供读取电路读取，曝光电压Vsig在电荷转移控制晶体管51开启(关闭后端重置晶体管54)时从SD转移至FD以供读取电路读取。例如，所述读取电路包含两电容用于分别储存重置电压Vres及曝光电压Vsig。

[0080] 例如，在使用相关双取样技术的滚动快门图像传感器模式(例如称为第二模式)中，全局快门晶体管58始终被导通，即在操作时不被切换。曝光期间中，光二极管57的曝光数据储存于电容501中以形成曝光电压Vsig。在图5A的像素被行译码器选取(例如通过行选择信号Rsel)后，通过依序开启后端重置晶体管54及电荷转移控制晶体管51以分别让读取电路读出重置电压Vres及曝光电压Vsig，类似第一模式所述。同理，所述读取电路包含两电容用于分别储存重置电压Vres及曝光电压Vsig。

[0081] 例如，在5T(5个晶体管)的全局快门图像传感器模式(例如称为第三模式)中，电荷转移控制晶体管51始终被导通。曝光期间中，光二极管57的曝光数据在全局快门晶体管58导通时储存于浮动扩散节点FD以形成曝光电压Vsig中。在图5A的像素被行译码器选取(例如通过行选择信号Rsel)后，通过依序开启全局快门晶体管58及后端重置晶体管54以分别让读取电路读出曝光电压Vsig及重置电压Vres，也即，曝光电压Vsig在全局快门晶体管58开启(关闭后端重置晶体管54)时储存于FD以供读取电路读取，重置电压Vres在后端重置晶体管54开启(关闭全局快门晶体管58)时储存于FD以供读取电路读取。同理，所述读取电路包含两电容用于分别储存曝光电压Vsig及重置电压Vres。

[0082] 例如，在3T(3个晶体管)的滚动快门图像传感器模式(例如称为第四模式)中，电荷转移控制晶体管51及全局快门晶体管58始终被导通，而后端重置晶体管54始终被关闭，即在操作时不被切换。曝光期间中，光二极管57的曝光数据储存于浮动扩散节点FD中以形成曝光电压Vsig。在图5A的像素被行译码器选取(例如通过行选择信号Rsel)后，通过启闭重置晶体管54以分别读出重置电压Vres及曝光电压Vsig。同理，所述读取电路包含两电容用于分别储存重置电压Vres及曝光电压Vsig。

[0083] 本实施例中，使用同一个电路，可在一个像素的运作期间始终开启或关闭部分晶体管以操作于不同快门模式。

[0084] 请参照图6A所示，其为本发明第六实施例的像素结构的感测电路，其在一个像素中配置两个浮动扩散点FD1及FD2并通过时序控制以分别读出不同重复取样讯号，并通过后续电路(例如读取电路)针对这些重复取样讯号进行运算以扣除噪声电压，改善感测效率。

[0085] 请同时参照图6B，接着说明本实施例的操作时序。

[0086] 在阶段I中，导通重置晶体管65以清空光二极管67的电荷。电压源Vref维持低准位并导通后端重置晶体管64A及64B而不开启晶体管63A及63B。

[0087] 在阶段II中，关闭重置晶体管65，通过曝光光二极管67以累积电荷。电压源Vref仍维持低准位而不开启晶体管63A及63B。

[0088] 在阶段III中，导通电荷转移控制晶体管61A及61B，并将电压源Vref转换为高准位以重置电荷储存二极管SD1及SD2的电压至Vref。

[0089] 在阶段IV中，导通全局快门晶体管68B以将光二极管67的电荷转移至(或倒至)电容601B中以使得电容601B中储存感光讯号Vsig。同时，由于全局快门晶体管68A并未导通，电容601A中仍储存重置讯号Vref。本实施例中，电容601A及601B耦接相同的光二极管67。

[0090] 在等待讯号被读出的阶段V的储存期间中，SD1与SD2受到环境光的影响时会产生噪声电荷。由于电容601A与601B是完全相同(包括面积大小、参杂条件、光学角度等)的电容，因此噪声电荷对于Vsig的影响及对于Vref的影响会完全相同。在噪声电荷造成电压下降Δv的情况下，电容601A的电压VSD1会变成暂存后讯号Vref-Δv，而电容601B的电压VSD2会变成暂存后讯号Vsig-Δv。

[0091] 在阶段VI中，将电压源Vref的电压维持为高准位以重置浮动扩散节点FD1及FD2的电压为Vref。

[0092] 在阶段VII中，读取电路分别通过晶体管63A及63B读出浮动扩散节点FD1及FD2的电压Vref。所述读取电路例如包含两电容以分别储存浮动扩散节点FD1及FD2的所述电压Vref。

[0093] 在阶段VIII中，导通电荷转移控制晶体管61A及61B以分别将SD1及SD2中的电荷转移至(或倒至)浮动扩散节点FD1及FD2中，使得浮动扩散节点FD1及FD2在储存期间后分别具有储存后讯号Vref-Δv及Vsig-Δv，其中Δv是储存期间中由环境光导致的电压变化。

[0094] 在阶段IX中，读取电路分别通过晶体管63A及63B读出浮动扩散节点FD1及FD2的储存后讯号Vref-Δv及Vsig-Δv。

[0095] 由上可知，读取电路从浮动扩散节点FD1依序读出参考重置讯号Vref及储存后讯号Vref-Δv；而从浮动扩散节点FD2依序读出参考重置讯号Vref及储存后讯号Vsig-Δv。后续电路将读出的二个电压相减，即可获得重复取样讯号Δv(即Vref-Vref+Δv)及Vref-Vsig+Δv。后续电路再对两个重复取样讯号进行减法运算计算即能求得Vref-Vsig。可看出噪声电压Δv经过差分运算已被消除。

[0096] 第六实施例的不同阶段中的各晶体管的启闭均显示于图6B中而各元件的连接方式显示于图6A中。

[0097] 请参照图7所示，其为本发明第七实施例的感测电路，本实施例是通过相邻像素来消除噪声电压Δv，例如图7显示两相邻列的像素PIXA及PIXB。首先，读取电路通过列的读取线读出浮动扩散节点FD1的参考重置讯号Vrst(导通后端重置晶体管74A以重置浮动扩散节点FD1)，并通过列的读取线读出浮动扩散节点FD2的参考重置讯号Vrst(导通后端重置晶体管74B以重置浮动扩散节点FD2)。重置晶体管75A用于重置光二极管77A。

[0098] 接着，在曝光期间，像素PIXA的电容701A储存光二极管77A产生的感光讯号Vsig(导通全局快门晶体管78A以进行电荷累积)；同时，像素PIXB中的重置晶体管75B持续开启或者全局快门晶体管78B持续关闭，使得的电容701B储存重置讯号Vrst，即电容701B不储存来自光二极管77B的感光讯号。

[0099] 在电荷储存于电容701A及701B且被未被读取之前的暂存期间中，受到环光噪声的影响而产生电压变化Δv。由于电容701A与701B是完全相同(包括面积大小、参杂条件、光学角度等)的电容，因此噪声电荷对于Vsig的影响以及对于Vrst的影响会完全相同。在该电压变化Δv为电压降的实施例中，在经过储存期间后储存于电容701A及701B的暂存后讯号分别变化为Vsig-Δv及Vrst-Δv。

[0100] 接着，读取电路通过列的读取线读出浮动扩散节点FD1的暂存后讯号Vsig-Δv(导通电荷转移晶体管71A以进行电荷转移)，并通过列的读取线读出浮动扩散节点FD2的暂存后讯号Vrst-Δv(导通电荷转移晶体管7BA以进行荷转移)。后续电路(例如读取电路)可计算像素PIXA的重复取样讯号为Vrst-Vsig+Δv，并计算像素PIXB的重复取样讯号为Vrst-Vrst+Δv，例如通过将参考重置讯号减去暂存后讯号。利用电路，例如读取电路，进行两个重复取样讯号的减法运算，则可求得Vrst-Vsig并消除噪声电压Δv，改善感测效率。

[0101] 在本实施例中，晶体管73A与73B是作为一个简单的驱动电路，例如源极随耦器，并不会改变电路的特征，因此可以做等效的置换而不会影响本发明的效果。

[0102] 请参照图8所示，其为本发明第八实施例的感测电路，本实施例同样是通过相邻像素来消除噪声电压Δv，例如图8显示两相邻列的像素PIXA及PIXB。首先，读取电路通过列的读取线读出浮动扩散节点FD1的参考重置讯号Vrst(导通后端重置晶体管84A以重置浮动扩散节点FD1)，并通过列的读取线读出浮动扩散节点FD2的参考重置讯号Vrst(导通后端重置晶体管84B以重置浮动扩散节点FD2)。重置晶体管85A用于重置光二极管87A的电荷。

[0103] 接着，在曝光期间，像素PIXA的浮动扩散节点FD1储存光二极管87A的感光讯号Vsig(导通电荷转移晶体管81A累积电荷)；同时，像素PIXB中的重置晶体管85B及电荷转移晶体管81B持续开启，使得的浮动扩散节点FD2储存重置讯号Vrst，即浮动扩散节点FD2不储存来自光二极管87B的感光讯号。

[0104] 在电荷储存于浮动扩散节点FD1与FD2且被未被读取之前的暂存期间中，受到环光噪声的影响而产生电压变化Δv。由于FD1与FD2是完全相同，因此噪声电荷对于Vsig的影响以及对于Vrst的影响会完全相同。在该电压变化Δv为电压降的实施例中，在经过储存期间后储存于浮动扩散节点FD1及FD2的暂存后讯号分别变化为Vsig-Δv及Vrst-Δv。

[0105] 接着，读取电路通过列的读取线读出浮动扩散节点FD1的暂存后讯号Vsig-Δv，并通过列的读取线读出浮动扩散节点FD2的暂存后讯号Vrst-Δv。后续电路(例如读取电路)可计算像素PIXA的重复取样讯号为Vrst-Vsig+Δv，并计算像素PIXB的重复取样讯号为Vrst-Vrst+Δv，例如通过将参考重置讯号减去暂存后讯号。利用电路进行两个重复取样讯号的减法运算，则可求得Vrst-Vsig并消除噪声电压Δv，改善感测效率。

[0106] 在本实施例中，晶体管83A与83B是作为一个简单的驱动电路，例如源极随耦器，并不会改变电路的特征，因此可以做等效的置换而不会影响本发明的效果。

[0107] 图7及图8中，由于同时使用两列像素运作，因此感测阵列的有效列数减为一半，也即半数的像素不用于产生感光讯号。所述感测阵列包含阵列排列的多个像素电路，如PIXA及PIXB。

[0108] 必须说明的是，图7及图8虽然显示两个相邻列的像素运作，但本发明并不以此为限。其他实施方式中，像素PIXA及PIXB可位于不直接相邻的两个像素列、相邻的两个像素行或不直接相邻的两个像素行。

[0109] 本发明实施例中，是假设暂存期间所储存的感光讯号和重置讯号受到噪声电压的影响，而使得暂存后感光讯号不等于原始的感光讯号且暂存后重置讯号不等于原始的重置讯号。

[0110] 上述各实施例中的不同阶段是指像素运作的不同时间区间。上述各晶体管都具有耦合电压Va，其为本领域技术人员所知，故于此不再赘述。

[0111] 根据上述说明，可知道本发明所提供的技术手段能利用在需要透过节点暂时储存电荷的感测电路上，虽然前述实施例是以接收光线产生电荷的光二极管感光电路说明，但在其他感应电路上也可适用，藉此改善节点受到噪声电压污染的状况。

[0112] 虽然本发明已通过前述实例披露，但是其并非用以限定本发明，任何本发明所属技术领域中具有通常知识技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与修改。因此本发明的保护范围当视后附的权利要求所界定的范围为准。

标题	发布/更新时间	阅读量
快速稳定输出线电路、快速稳定方法和成像系统	2020-05-08	114
用于全局快门像素存储节点的可变偏置隔离结构	2020-05-11	1020
用于CMOS成像传感器的自动对焦系统	2020-05-13	808
全局快门高动态范围像素及影像传感器	2020-05-13	1018
具有扩展动态范围的成像阵列	2020-05-15	278
快速稳定输出线电路、快速稳定方法和成像系统	2020-05-15	422
快速稳定输出线电路、快速稳定方法和成像系统	2020-05-16	695
固态成像元件和电子设备	2020-05-15	103
固态成像元件	2020-05-12	191
改善背照式全域快門效率的結構	2020-05-12	822

改善像素感测效率的电路

改善像素感测效率的电路

技术领域

背景技术

发明内容

附图说明

具体实施方式

该功能需要专业版企业版VIP权限，您可以：