등화장치 및 그 동작 방법{EQUALIZER AND OPERATING METHOD THEREOF}

본 발명은 수신 등화장치 및 그 동작 방법에 관한 것이다. 보다 구체적으로 본 발명은 수신된 직렬 데이터에서 포스트 커서(post cursor)의 영향을 제거할 수 있는 등화장치 및 그 동작 방법에 관한 것이다.

종래의 등화장치는 선형 방식이나 LMS 알고리즘을 채택하는 DFE(Decision Feedback Equalizer)와 같은 비선형 방식을 사용하고 있다.

선형 방식을 채택하는 종래의 등화장치의 경우 지터가 적은 환경에서는 좋은 성능을 보일 수 있으나 잡음을 높일 수 있는 단점이 있고 LMS 알고리즘을 채택하는 DFE의 경우 동작 지점에 따라 발산하는 문제가 있다.

아이 모니터링(eye monitoring)을 통해 데이터 샘플링 타이밍을 결정하는 종래의 DFE는 아이 모니터링을 위해 양자화된 데이터를 축적하기 위하여 너무 많은 저장공간을 필요로 하고 이에 따라 정합에 필요한 시간이 증가하는 문제가 있다.

본 발명은 포스트 커서의 영향을 제거하되 하드웨어의 크기를 작게 하는 동시에 정합 시간을 단축할 수 있는 등화장치 및 그 동작 방법을 제공한다.

본 발명의 일 실시예에 의한 등화 장치는 입력신호 또는 입력신호로부터 유도된 유도신호에서 에지 및 데이터를 샘플링하는 샘플러, 에지 및 데이터로부터 에지의 샘플링 타이밍 및 데이터의 샘플링 타이밍을 결정하는 클록 생성부 및 에지 및 데이터에 따라 에지의 샘플링 타이밍 및 데이터의 샘플링 타이밍을 제어하는 제어부를 포함할 수 있다.

본 발명의 일 실시예에 의한 등화 장치에서 샘플러는 입력신호 또는 유도신호로부터 에지를 샘플링하는 에지 샘플러 및 입력신호 또는 유도신호로부터 데이터를 샘플링하는 데이터 샘플러를 포함할 수 있다.

본 발명의 일 실시예에 의한 등화 장치에서 제어부는 데이터 및 과거에 샘플링된 데이터로부터 제어신호를 생성하는 필터 및 에지 및 데이터에 따라 필터를 제어하는 필터 제어기를 포함할 수 있다.

본 발명의 일 실시예에 의한 등화 장치에서 등화장치는 입력신호와 제어신호로부터 유도신호를 생성하는 연산기를 더 포함하되, 샘플러는 유도신호에서 에지 및 데이터를 샘플링할 수 있다.

본 발명의 일 실시예에 의한 등화 장치에서 연산기는 뺄셈기일 수 있다.

본 발명의 일 실시예에 의한 등화 장치에서 샘플러는 입력신호에서 에지 및 데이터를 샘플링한 값과 제어신호에 따라 조절된 문턱값에 따라 에지 및 데이터의 값을 결정할 수 있다.

본 발명의 일 실시예에 의한 등화 장치는 과거에 샘플링된 데이터를 저장하는 하나 또는 둘 이상의 직렬 연결된 플립플롭을 더 포함할 수 있다.

본 발명의 일 실시예에 의한 등화 장치에서 필터 제어기는 일정시간 동안 축적된 에지 및 데이터에 따라 필터를 제어할 수 있다.

본 발명의 일 실시예에 의한 등화 장치에서 클록 생성부는 일정기간 동안 축적된 에지 및 데이터를 필터 제어기에 제공할 수 있다.

본 발명의 일 실시예에 의한 등화 장치는 샘플러에서 출력되는 에지 및 데이터를 일정기간 동안 축적하여 필터 제어기에 제공하는 레지스터를 더 포함할 수 있다.

본 발명의 일 실시예에 의한 등화 장치에서, 필터 제어기는 축적된 에지 및 데이터 정보에서 제어신호를 제 1 방향으로 조정하는 제 1 경우의 수와 제어신호를 제 2 방향으로 조정하는 제 2 경우의 수에 따라 필터를 제어할 수 있다.

본 발명의 일 실시예에 의한 등화 장치에서 에지 및 데이터는 포스트 커서 정보를 포함할 수 있다.

본 발명의 일 실시예에 의한 등화 장치의 동작 방법은 입력신호 또는 입력신호에서 유도된 유도신호를 샘플링하여 얻은 에지 및 데이터에 따라 정합 여부를 판단하는 단계 및 정합이 아닌 것으로 판단되는 경우 에지 및 데이터에 따라 에지의 샘플링 타이밍 및 데이터의 샘플링 타이밍을 이동하는 단계를 포함할 수 있다.

본 발명의 일 실시예에 의한 등화 장치의 동작 방법에서, 이동하는 단계는 샘플링된 데이터 및 과거에 샘플링된 하나 또는 둘 이상의 데이터를 필터링하여 제어신호를 생성하되 제어신호는 에지 및 데이터에 따라 조절되는 제 1 단계 및 제어신호에 따라 에지의 샘플링 타이밍 및 데이터의 샘플링 타이밍을 조절하는 제 2 단계를 포함할 수 있다.

본 발명의 일 실시예에 의한 등화 장치의 동작 방법에서 제 2 단계는 제어신호와 입력신호를 연산하여 유도신호를 유도하는 단계, 유도신호를 샘플링하여 새로운 에지 및 데이터를 생성하는 단계 및 새로운 에지 및 데이터로부터 에지의 샘플링 타이밍 및 데이터의 샘플링 타이밍을 결정하는 클록 신호를 생성하는 단계를 포함할 수 있다.

본 발명의 일 실시예에 의한 등화 장치의 동작 방법에서 제 2 단계는 입력신호를 샘플링한 값과 제어신호에 따라 조정된 문턱값을 비교하여 새로운 에지 및 데이터를 생성하는 단계 및 새로운 에지 및 데이터로부터 에지의 샘플링 타이밍 및 데이터의 샘플링 타이밍을 결정하는 클록 신호를 생성하는 단계를 포함할 수 있다.

본 발명의 일 실시예에 의한 등화 장치의 동작 방법에서 정합 여부를 판단하는 단계는 에지 및 데이터를 일정 기간 축적하는 단계, 축적된 에지 및 데이터에서 제어신호를 제 1 방향으로 조정하는 제 1 경우의 수를 산정하는 단계, 축적된 에지 및 데이터에서 제어신호를 제 2 방향으로 조정하는 제 2 경우의 수를 산정하는 단계, 제 1 경우의 수와 제 2 경우의 수의 차이가 제 1 임계점(0 이상의 정수) 이하인지 여부에 따라 정합 여부를 판단하는 단계를 포함할 수 있다.

본 발명의 일 실시예에 의한 등화 장치의 동작 방법에서 제 1 경우는 데이터와 에지의 값이 같은 경우이고 제 2 경우는 데이터와 에지의 값이 상이한 경우일 수 있다.

본 발명의 일 실시예에 의한 등화 장치의 동작 방법에서 정합 여부를 판단하는 단계는 에지 및 데이터를 일정 기간 축적하는 단계, 축적된 에지 및 데이터에서 데이터가 1인 경우 에지의 값이 0인 경우와 1인 경우의 개수 차이가 제 2 임계점(0 이상의 정수) 이하인지 여부 및 축적된 에지 및 데이터에서 데이터가 0인 경우 에지의 값이 0인 경우와 1인 경우의 개수 차이가 제 3 임계점(0 이상의 정수) 이하인지 여부에 따라 정합 여부를 판단하는 단계를 포함할 수 있다.

본 발명의 일 실시예에 의한 등화 장치의 동작 방법은 N(N은 1 이상의 자연수)개의 포스트 커서의 영향을 제거하기 위하여 첫 번째 포스트 커서의 영향을 제거하는 과정으로부터 N번째 포스트 커서의 영향을 제거하는 과정을 순차적으로 수행하되, K(K는 1 내지 N 중 어느 하나의 자연수)번째 포스트 커서의 영향을 제거하는 과정은 입력신호 또는 입력신호에서 유도된 유도신호를 샘플링하여 얻은 에지와 K번째 포스트 커서에 따라 정합 여부를 판단하는 단계 및 정합이 아닌 것으로 판단되는 경우 에지 및 K번째 포스트 커서에 따라 에지의 샘플링 타이밍 및 K번째 포스트 커서의 샘플링 타이밍을 이동하는 단계를 포함할 수 있다.

본 발명의 일 실시예에 의한 저장 매체는 입력신호 또는 입력신호에서 유도된 유도신호를 샘플링하여 얻은 에지 및 데이터에 따라 정합 여부를 판단하는 단계 및 정합이 아닌 것으로 판단되는 경우 에지 및 데이터에 따라 에지의 샘플링 타이밍 및 데이터의 샘플링 타이밍을 이동하기 위한 제어신호를 조절하는 단계를 포함하는 프로세서로 실행할 수 있는 단계들을 저장할 수 있다.

본 발명에 의한 등화장치는 데이터의 저장 공간을 최소화하면서 포스트 커서의 영향을 신속하게 제거할 수 있다.

도 1은 본 발명의 일 실시예에 의한 등화장치의 블록도.
도 2는 데이터와 에지의 위치를 표시하는 도면.
도 3은 본 발명의 일 실시예에 의한 등화장치의 동작 방법을 나타내는 순서도.
도 4는 다수의 포스트 커서 제거 동작을 나타내는 순서도.
도 5는 도 4에서 k번째 포스트 커서를 제거하는 상세 동작을 나타내는 순서도.
도 6은 본 발명의 다른 실시예에 의한 등화장치의 블록도.

이하에서는 첨부한 도면을 참조하여 본 발명에 의한 다양한 실시예들을 구체적으로 개시한다. 이하에서 동일한 참조번호는 실질적으로 동일한 구성요소를 지시한다.

도 1은 본 발명의 일 실시예에 의한 등화장치(100)를 나타내는 블록도이다.

본 발명의 일 실시예에 의한 등화장치(100)는 뺄셈기(10), 에지 샘플러(20), 데이터 샘플러(30), CDR(Clock and Data Recovery, 40), 플립플롭(50), 피드백 필터(60), 필터 제어기(70)를 포함한다.

뺄셈기(10)는 입력된 데이터(Din)와 피드백 신호(f)를 뺄셈한다. 도면에서는 하나의 뺄셈기(10)만 도시되어 있으나 다른 실시예에서는 다수의 뺄셈기를 포함할 수 있다. 이 경우 각 뺄셈기는 입력된 데이터(Din)와 피드백 필터(60)에서 출력된 피드백 신호(f)를 뺄셈하여 다수의 샘플러(20, 30) 중 어느 하나에 데이터를 제공할 수 있다. 이때 각 뺄셈기에 제공되는 피드백 신호(f)는 다르게 설정될 수 있다.

에지 샘플러(20)는 CDR(Clock & Data Recovery)(40)에서 출력된 에지 클록(Clk _E )에 따라 뺄셈기(10)의 출력에서 에지를 샘플링한다. 에지 샘플러(20)는 뺄셈기(10)의 출력을 문턱값과 비교하여 샘플링된 에지의 값을 0 또는 1로 판단한다.

데이터 샘플러(20)는 CDR(Clock & Data Recovery)(40)에서 출력된 데이터 클록(Clk _D )에 따라 뺄셈기(10)의 출력에서 데이터를 샘플링한다. 데이터 샘플러(30)는 뺄셈기(10)의 출력을 문턱값과 비교하여 샘플링된 데이터의 값을 0 또는 1로 판단한다. 정합이 완료된 이후 데이터 샘플러의 출력(d ₀ )을 등화장치(100)의 출력 데이터로 사용할 수 있다.

CDR(40)은 주파수가 동일하고 상이한 위상을 갖는 다수의 클록을 출력할 수 있으며 이중 일부를 데이터 클록 나머지를 에지 클록으로 사용할 수 있다. 예를 들어 CDR(40)은 각각의 위상이 0도, 90도, 180도, 270도인 네 개의 클록을 출력할 수 있고 이중 위상이 0도, 180도인 클록을 데이터 클록으로 사용하고 90도, 270도인 클록을 에지 클록으로 사용할 수 있다.

CDR(40)은 에지 샘플러(20) 및 데이터 샘플러(30)에서 출력되는 정보를 이용하여 클록(Clk _E , Clk _D ) 및 데이터/에지 정보를 출력한다. CDR(40)은 그 내부에 위상 비교기와 주파수 비교기 등의 구성을 포함할 수 있다. 일반적으로 CDR(40)은 일정기간 동안의 데이터/에지를 축적하고 이들을 이용하여 병렬의 데이터/에지 정보를 출력한다. CDR(40)은 종래에 공지된 구성으로서 클록 및 데이터/에지 정보를 출력하는 과정에 관한 구체적인 설명은 생략한다.

도 2는 데이터와 에지를 나타내는 그래프이다. 도 2에서 데이터 정보는 D0, D1, D2, D3, D4로 표시되고 에지 정보는 E0, E1, E2, E3로 표시된다.

플립플롭(50)은 CDR(40)에서 출력된 데이터 클록(Clk _D )에 따라 과거에 샘플링된 데이터(d _-1 )를 저장한다. 도면에서는 플립플롭(30)의 개수가 하나로 도시되어 있으나 다른 실시예에는 직렬 연결된 둘 이상의 플립플롭을 포함할 수 있다. 예를 들어 n-1 개의 플립플롭이 존재하는 경우 이들은 데이터 d _-1 , ... , d _{-n+ 1} 를 출력한다.

피드백 필터(60)는 데이터 샘플러(30)의 출력(d ₀ )과 플립플롭(30)의 출력(d _-1 )으로부터 피드백 신호(f)를 생성한다.

전술한 바와 같이 뺄셈기를 다수 개 포함하는 실시예의 경우 피드백 필터(60)는 다수 개의 뺄셈기를 위하여 다수 개의 피드백 신호를 출력할 수 있다.

필터 제어기(70)는 CDR(40)에서 출력된 데이터/에지 정보에 따라 피드백 필터(50)를 제어하여 피드백 신호(f)를 조절한다. 이를 위하여 필터 제어기(70)는 피드백 필터(60)의 필터링 계수의 값을 제어할 수 있다.

다른 실시예에서 필터 제어기(70)는 데이터/에지 정보를 데이터 샘플러(30)와 에지 샘플러(20)로부터 직접 수신할 수도 있다. 샘플러(20, 30)에서 출력되는 에지 및 데이터 정보는 고속의 직렬 데이터이므로 만일 필터 제어기(70)가 처리 속도 등의 문제로 매 비트마다 실시간으로 처리하기 어려운 경우 이들 직렬 데이터를 예를 들어 10비트 내지 20비트와 같이 일정 기간동안 축적하고 이렇게 축적된 정보를 이용하여 제어를 수행할 수도 있다. 이를 위하여 등화 장치(100)는 필터 제어기(70)의 내부 또는 외부에 데이터/에지 정보를 축적하기 위한 레지스터(미도시)를 더 포함할 수 있다.

필터 제어기(70)의 동작을 통해 포스트 커서(post cursor)의 영향에 의한 노이즈 성분이 제거된다. 필터 제어기(70)의 동작에 의하여 포스트 커서의 영향이 제거되는 과정에 대해서는 도 3 이하에 개시된 순서도를 참조하여 상세히 설명한다.

도 3은 본 발명의 일 실시예에 의한 등화장치의 동작 방법을 나타내는 순서도이다.

본 발명의 일 실시예에 의한 등화장치의 동작 방법은 주파수 및 위상 정합 단계(S100) 및 포스트 커서 제거 단계(S200)를 포함한다.

주파수 및 위상 정합 단계(S100)는 필터 제어기(70)가 동작하기 전의 초기 단계에 CDR(40) 내부에서 수행되는 단계로서 이에 따라 클록 및 데이터/에지 정보가 출력된다.

주파수 및 위상 정합 단계(S100)를 수행하면 일반적으로 에지의 샘플링 위치는 데이터 샘플링 위치의 중간 지점(50%)에 위치하게 된다. 즉 에지 클록(Clk _E )은 인접하는 두 데이터 클록(Clk _D )의 중간 위상을 가지게 된다.

이후 포스트 커서 제거 단계(S200)가 수행된다. 노이즈에 영향을 미치는 포스트 커서가 다수 개 존재하는 경우 이들은 하나씩 단계별로 제거될 수 있다.

도 4는 다수의 포스트 커서를 단계별로 제거하는 과정을 도시한 순서도이다.

예를 들어 총 N개의 포스트 커서가 존재하는 경우 첫 번째 포스트 커서를 제거하는 단계(S200 ₁ ), 두 번째 포스트 커서를 제거하는 단계(S200 ₂ ) 및 N 번째 포스트 커서를 제거하는 단계(S200 _N )를 포함할 수 있다.

도 2에서 에지 E3를 기준으로 보았을 때 첫 번째 포스트 커서는 데이터 D2, 두 번째 포스트 커서는 데이터 D1, N번째 포스트 커서는 D(3-N)이 된다.

필터 제어기(70)는 첫 번째 포스트 커서를 제거하기 위해서 데이터 D2와 에지 E3의 정보를 이용하고, 두 번째 포스트 커서를 제거하기 위해서 데이터 D1과 에지 E3의 정보를 이용하고, N번째 포스트 커서를 제거하기 위해서 데이터 D(3-N)과 에지 E3 정보를 이용한다.

도 5는 k(1<k<N)번째 포스트 커서를 제거하는 단계(S200 _k )를 나타내는 순서도이다. 첫 번째 포스트 커서를 제거하는 단계(S200 ₁ )는 단계(S100) 이후에 시작하는 점, N 번째 포스트 커서를 제거하는 단계(S200 _N )는 완료된 이후 포스트 커서 제거 동작이 종료되는 점을 제외하고 도 5에 도시된 것과 동일하다.

k번째 포스트 커서를 제거하는 단계는 (k-1)번째 포스트 커서를 제거하는 단계(S200 _{k -1} )가 종료된 이후 수행된다.

k번째 포스트 커서를 제거하기 위하여 일정 시간 동안 데이터/에지 정보를 축적한다(S210 _k ). 정보를 축적하는 시간이 짧으면 노이즈가 증가하고 정보를 축적하는 시간이 길어지면 전체 정합 시간이 길어지므로 통상의 기술자라면 그 사이에서 최적의 시간을 선택할 수 있다.

데이터/에지 정보를 축적하는 구체적인 방법은 실시예에 따라 달라질 수 있다. 일반적으로 CDR(40)은 데이터/에지 정보를 축적하여 병렬화된 데이터를 제공하므로 본 실시예에서는 CDR(40)에서 출력되는 병렬의 데이터/에지 정보를 이용할 수 있다.

다른 실시예에서는 샘플러(20, 30)로부터 출력되는 직렬의 데이터/에지 정보를 별도의 레지스터에 일정 기간 축적하여 사용할 수도 있다.

예를 들어 일정 기간 동안 축적한 데이터/에지 정보는 다음 표와 같이 정리될 수 있다.

위의 표에서 a, b, c, d는 0 이상의 정수이다.

이와 같이 축적된 데이터/에지 정보로부터 정합 조건 충족 여부를 판단한다(S220 _k ).

예를 들어 하나의 바람직한 정합 조건(정합 조건 1)은 피드백 신호(f)가 양이 되도록 제어하는 경우의 수(l)와 음이 되도록 제어하는 경우의 수(m)가 같은 경우이다(l = m).

예를 들어 또 다른 바람직한 정합 조건(정합 조건 2)은 피드백 신호(f)가 양이 되도록 제어하는 경우의 수(l)와 음이 되도록 제어하는 경우의 수(m)의 차이가 임계점(△) 이하인 경우이다 (|lm| ≤ △).

위의 경우 피드백 신호(f)가 양이 되도록 제어하는 경우와 음이 되도록 제어하는 경우는 예를 들어 다음 표와 같은 기준에 따라 판단할 수 있다.

표 2의 기준에 따를 경우 위의 정합 조건 1, 2에서 피드백 신호(f)가 양이 되도록 제어하는 경우의 수(l)는 a와 d의 합과 같고 피드백 신호(f)가 음이 되도록 제어하는 경우의 수(m)는 b와 c의 합과 같다.

예를 들어 또 다른 바람직한 정합 조건(정합 조건 3)은 포스트 커서가 1인 경우 에지가 1 또는 0으로 판단되는 개수가 같은 동시에 포스트 커서가 0인 경우 에지가 1 또는 0으로 판단되는 개수가 같은 경우이다(a=b 및 c=d).

예를 들어 또 다른 바람직한 정합 조건(정합 조건 4)은 포스트 커서가 1인 경우 에지가 1 또는 0으로 판단되는 개수의 차이가 임계점(△ ₁ )이하이고 포스트 커서가 0인 경우 에지가 1 또는 0으로 판단되는 개수의 차이가 임계점 (△ ₂ )이하인 경우이다( |ab| ≤ △ ₁ 및 |cd| ≤ △ ₂ ).

다른 실시예에서는 전술한 정합 조건 외에 다른 정합 조건을 사용할 수 있다.

정합 조건을 충족하는 것으로 판단된 경우 k번째 포스트 커서를 제거하는 단계(S200 _k )가 종료되고 다음 (k+1)번째 포스트 커서를 제거하는 단계(S200 _{k +1} )로 이동한다.

정합 조건을 충족하지 않는 것으로 판단된 경우 필터 제어기(70)는 피드백 필터(60)를 제어하여 피드백 신호(f)를 변경한다(S230 _k ).

필터 제어기(70)의 제어에 따라 변경되는 피드백 신호(f)는 실시예에 따라 달라질 수 있다. 그러나 피드백 신호(f)는 도 4의 루프를 반복하면서 점차 정합 조건에 수렴하는 방향으로 변경되는 것이 바람직하다.

예를 들어 정합 조건 1을 사용하는 경우에 있어서 a+d > b+c 이면 필터 제어기(70)는 피드백 필터(60)의 출력값이 양이 되도록 제어하고 a+d < b+c 이면 필터 제어기(70)는 피드백 필터(60)의 출력값이 음이 되도록 제어할 수 있다(S230 _k ).

이때 제어에 의하여 변동되는 출력값의 변동폭은 값의 차이(|a+d-(b+c)|), 노이즈 조건, 회로 구현 기술, 루프 반복 회수 등을 고려하여 통상의 기술자가 용이하게 설정할 수 있다.

피드백 신호(f)가 달라지면 그 결과 에지 샘플러(20), 데이터 샘플러(30)에서 샘플링되는 값이 변경될 수 있다(S240 _k ).

이에 따라 CDR(40)은 새로운 위상 정합 및 주파수 정합을 수행하고 이를 통해 변경된 데이터 클록(Clk _D )과 변경된 샘플링 클록(Clk _E )을 출력하게 된다. 이에 따라 데이터 샘플링 타이밍과 에지 샘플링 타이밍이 변경된다(S250 _k ).

단계(S250 _k )가 완료되면 이후 일정 기간 동안 데이터/에지 정보를 새로 축적하고(S210 _k ) 정합 조건을 충족할 때까지 전술한 과정을 반복하여 수행한다.

도 5에서 정합 조건의 충족 여부를 판단하는 단계(S220 _k )와 피드백 필터를 제어하는 단계(S230 _k )는 휘발성 또는 비휘발성 메모리에 저장되어 프로세서에 의해 실행될 수 있다.

도 6은 본 발명의 다른 실시예에 의한 등화장치를 나타내는 블록도이다.

도 1에 도시된 실시예에서 에지 샘플러(20) 및 데이터 샘플러(30)는 입력신호(Din)에서 피드백 신호(f)를 뺀 신호를 대상으로 샘플링을 수행하고 이를 문턱값과 비교하여 에지 또는 데이터의 값을 0과 1로 판단한다.

이에 비하여 도 6에 도시된 실시예에서 피드백 신호(f)는 에지 샘플러(20) 및 데이터 샘플러(30)가 사용하는 문턱값을 제어한다. 에지 샘플러(20)와 데이터 샘플러(30)는 고정된 문턱값과 피드백 신호(f)로부터 새로운 문턱값을 생성한다. 이에 따라 에지 샘플러(20) 및 데이터 샘플러(30)는 입력신호(Din)에 대한 샘플링 값을 새로운 문턱값과 비교하여 에지 또는 데이터의 값을 0 또는 1로 판단할 수 있다.

본 실시예에서는 각 샘플러(20, 30)에 동일한 피드백 신호(f)를 사용하나 다른 실시예에서는 각 샘플러(20, 30)에 상이한 피드백 신호가 제공되도록 설정할 수 있다. 이 경우 피드백 필터(60)는 각 샘플러(20, 30)를 위하여 별개의 피드백 신호를 생성할 수 있다.

본 실시예에서 피드백 신호(f)의 양, 음을 정하는 기준은 새로운 문턱값을 생성하는 연산 방법에 따라 표 2에 도시된 것과 달리 변경될 수 있다. 예를 들어 고정된 문턱값으로부터 피드백 신호(f)를 뺀 값을 새로운 문턱값으로 정하는 경우 피드백 신호(f)의 양, 음은 표 2에 도시된 바와 반대로 변경될 수 있다.

도 6에 도시된 나머지 구성들의 기능과 도 3 내지 5에 도시된 등화장치의 동작 방법은 본 실시예에도 실질적으로 동일하게 적용될 수 있으므로 이들에 대한 설명은 생략한다.

이상의 설명은 본 발명의 실시예에 대한 설명을 위한 것이나 본 발명의 권리범위를 한정하는 것은 아니다. 본 발명의 권리범위는 청구범위에 의하여 정해진다. 또한 청구범위에 기재된 사항으로부터 통상의 기술자가 용이하게 수정 또는 변경할 수 있는 균등물 또한 본 발명의 권리범위에 속하는 것으로 보아야 한다.

100: 등화장치
10: 뺄셈기
20: 에지 샘플러
30: 데이터 샘플러
40: CDR
50: 플립플롭
60: 피드백 필터
70: 필터 제어기