【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電源とデジタル信号とを共に共通の伝送線路で伝送するフイールドバスとフイールド信号を処理する信号処理回路との間に設けられるインターフエイス回路に係り、特に、安全性の高い本質安全防爆機能が得られるように改良されたインターフエイス回路に関する。

【０００２】

【従来の技術】図２は従来のフイールドバス対応の通常のインターフエイス回路を中心とする構成を示す構成図である。 １０はフイールド信号を処理する信号処理回路であり、例えば圧力、差圧などを信号処理してデジタル信号として出力するものである。

【０００３】１１はフイールドバスであり、伝送線Ｌ ₁ 、Ｌ ₂を介してフイールド側の複数の信号処理回路１
０などに直流電源を供給し、同時にフイールド側の信号処理回路１０などと上位の制御機器（図示せず）などとを接続してデジタル信号の送受を行う。

【０００４】１２は信号処理回路１０とフイールドバス１１との間に挿入される従来のインターフエイス回路である。 次に、このインターフエイス回路１２の内部について説明する。

【０００５】Ｔ ₁ 、Ｔ ₂は接続線Ｌ ₁ 、Ｌ ₂でそれぞれフイールドバス１１と接続される端子である。 Ｔ ₃ 、Ｔ ₄ 、Ｔ
₅はそれぞれ信号処理回路１０と接続される端子である。

【０００６】端子Ｔ ₁とＴ ₂の間には、電流制御回路１３
とツエナダイオードなどで構成された電圧レギュレータ１４と帰還抵抗Ｒ _f1とが直列に接続され、この電圧レギュレータ１４の両端には制御回路１５の電源端が接続され、この両端に定電圧Ｖ _Cを発生させている。

【０００７】この電圧レギュレータ１４の両端は信号処理回路１０の電源端Ｔ ₃とＴ ₄に接続され、信号処理回路１０の回路電源として定電圧Ｖ _Cを供給している。 一方、信号処理回路１０の端子Ｔ ₅からは圧力、差圧などのフイールド情報に対応するデジタル信号Ｖ _Dが出力される。

【０００８】また、帰還抵抗Ｒ _f1からは、伝送電流Ｉ _S
に比例した帰還電圧Ｖ _f1が出力され、これらのデジタル信号Ｖ _Dと帰還電圧Ｖ _f1は、制御回路１５に入力されて内蔵される基準値に対応して伝送電流Ｉ _Sを一定に保持べき制御電圧Ｖ _Sとして出力する。 フイールドバス１１
から取り込むこの一定に保持すべき伝送電流Ｉ _Sは、Ｉ
ＳＡ／ＳＰ５０の規格では１０ｍＡとされている。

【０００９】以上の構成において、インターフエイス回路１２はフイールドバス１１から一定の伝送電流Ｉ _Sを取り込み、これを用いて電圧レギュレータ１４で定電圧Ｖ _Cを作って信号処理回路１０に供給する。

【００１０】一方、信号処理回路１０はデジタル信号Ｖ
_Dを制御回路１５に出力し、帰還電圧Ｖ _f1と併せて信号処理をして、その結果を制御電圧Ｖ _Sとして電流制御回路１３に出力して伝送電流Ｉ _Sを一定に保持すると共にデジタル信号Ｖ _Dに対応する信号はフイールドバス１１
に送出する。

【００１１】この場合の端子Ｔ ₁とＴ ₂とからみた最小動作電圧Ｖ _MIN （１）は、 Ｖ _MIN （１）＝Ｖ _C ＋Ｉ _S・Ｒ _f1 ＋Ｖ ₁₃ （１） で示される。 ただし、Ｖ ₁₃は電流制御回路１３の両端の最小動作電圧である。

【００１２】図３は従来の統一電流に対応する本質安全防爆基準を満足するインターフエイス回路を中心とする構成を示す構成図である。 端子Ｔ ₁とＴ ₂の間には、伝送線Ｌ ₁ 、Ｌ ₂を介して直流電源１６と受信抵抗１７との直列回路が接続され、インタフエイス１８を介して信号処理回路１９に電圧を供給している。

【００１３】次に、このインタフエイス１８の内部について説明する。 端子Ｔ ₁とＴ ₂の間には、電流制御回路２
０と電流制限抵抗Ｒ _S1とツエナダイオードなどで構成された電圧レギュレータ１４と帰還抵抗Ｒ _f2との直列回路が接続されている。

【００１４】この電圧レギュレータ１４の両端には制御回路２１の電源端が接続され、この両端に定電圧Ｖ _Cを発生させている。 電流制御回路２０と電流制限抵抗Ｒ _S1
の接続点Ｃ ₁と、電圧レギュレータ１４と帰還抵抗Ｒ _f2
の接続点Ｃ ₂との間にはダイオードＤ ₁ 、Ｄ ₂ 、Ｄ ₃の並列回路が接続されている。

【００１５】信号処理回路１９は例えば圧力、差圧などのセンサ信号を信号処理してアナログ信号Ｖ _Aとして制御回路２１の入力の一端に出力する。 また、制御回路２
１の入力の他端には帰還抵抗Ｒ _f2の両端に発生する帰還電圧Ｖ _f2が印加される。

【００１６】そして、制御回路２１はこれらのアナログ信号Ｖ _Aと帰還電圧Ｖ _f2とが一致するように電流制御回路２０を制御する。 この結果として、アナログ信号Ｖ _A
に対応する電流信号Ｉ _Lを例えば４〜２０ｍＡの統一された信号として受信抵抗１７に送出する。

【００１７】この場合に、信号処理回路１９側から受信抵抗１７側に、本質安全防爆基準に規定したエネルギーが送出されないように、異常時には電流制限抵抗Ｒ _S1と並列接続されたダイオードＤ ₁ 、Ｄ ₂ 、Ｄ ₃群で電圧制限を行う。 正常動作のときは、ダイオードＤ ₁ 、Ｄ ₂ 、Ｄ ₃
群には電流は流れない。

【００１８】この場合の端子Ｔ ₁とＴ ₂とからみた最小動作電圧Ｖ _MIN （２）は、 Ｖ _MIN （２）＝Ｖ _C ＋Ｉ _L （Ｒ _S1 ＋Ｒ _f2 ）＋Ｖ ₂₀ （２） で示される。 ただし、Ｖ ₂₀は電流制御回路２０の両端の最小動作電圧である。

【００１９】

【発明が解決しようとする課題】しかしながら、以上のような図２に示す従来のフイルドバス対応のインターフエイス回路１２に、図３に示すような従来の４〜２０ｍ
Ａの統一電流に対応し本質安全防爆基準を満足するインターフエイス回路をそのまま応用すると、帰還抵抗Ｒ _f2
での電圧降下分だけ最小動作電圧を押し上げることとなる。 この結果、本質安全防爆の基準に照らして、最小動作電圧に対するマージンが小さくなり、安全性の低下を招くという問題がある。

【００２０】

【課題を解決するための手段】本発明は、以上の課題を解決するための構成として、直流電流とデジタル信号とを共に伝送電流として伝送するフイールドバスの一端に一端が接続され制御信号により先の伝送電流を一定に制御する電流制御回路と、この電流制御回路の他端と先のフイールドバスの他端との間に接続され両端の電圧を所定値に制限する電圧制限素子と、フイールド信号を処理して先のデジタル信号として伝送する信号処理回路と先の電流制御回路の他端との間に直列に接続された電流制限抵抗と、先のフイールドバスの他端と先の電流制御回路の他端の間に接続された電圧レギュレータと、この電圧レギュレータの両端に電源端が接続され先の電流制限抵抗に発生する帰還電圧と先のデジタル信号とが入力されて先の制御信号を出力する制御手段とを具備し、先の電流制限抵抗に本質安全防爆と先の伝送電流の検出の双方の機能を持たせるようにしたものである。

【００２１】

【作 用】直流電流とデジタル信号とを共に伝送電流として伝送するフイールドバスの一端に一端が接続された電流制御回路は、制御信号により先の伝送電流を一定に制御する。

【００２２】この電流制御回路の他端と先のフイールドバスの他端との間に接続された電圧制限素子は、電流制限抵抗と共同してその両端の電圧を所定値に制限し、信号処理回路から流出するエネルギーを制限し本質安全防爆基準を満足させる。

【００２３】一方、制御手段には先の電流制限抵抗に発生する帰還電圧と先のデジタル信号とが入力され、これらを信号処理して先の制御信号を出力することにより先の伝送電流を一定に制御する。

【００２４】このようにして、先の電流制限抵抗に本質安全防爆と先の伝送電流の検出の双方の機能を持たせるようにして、最小動作電圧の低下を防ぎ、本質安全に対する安全性を向上させる。

【００２５】

【実施例】以下、本発明の実施例について図を用いて説明する。 図１は本発明の１実施例の構成を示す回路図である。 なお、図２に示す従来のフイールドバス対応のインターフエイス回路と同一の機能を有する部分には同一の符号を付して適宜にその説明を省略する。

【００２６】端子Ｔ ₁とＴ ₂の間には、伝送線Ｌ ₁ 、Ｌ ₂を介してフイールドバス１１が接続され、フイールドバス１１はインタフエイス２２を介して信号処理回路１０に電圧を供給している。 端子Ｔ ₁とＴ ₂の間には、電流制御回路１３と電流制限抵抗Ｒ _S2とツエナダイオードなどで構成された電圧レギュレータ１４との直列回路が接続されている。

【００２７】この電圧レギュレータ１４の両端には制御回路２３の電源端が接続され、この両端に定電圧Ｖ _Cを発生させている。 電流制御回路１３と電流制限抵抗Ｒ _S2
の接続点Ｃ ₃と端子Ｔ ₂との間にはダイオードＤ ₁ 、Ｄ ₂ 、
Ｄ ₃の並列回路が接続されている。

【００２８】また、この電圧レギュレータ１４の両端は信号処理回路１０の電源端Ｔ ₃とＴ ₄に接続され、電圧レギュレータ１４は信号処理回路１０の回路電源として定電圧Ｖ _Cを供給している。 一方、信号処理回路１０の端子Ｔ ₅からは圧力、差圧などのフイールド情報に対応するデジタル信号Ｖ _Dが出力される。

【００２９】電流制限抵抗Ｒ _S2からは、伝送電流Ｉ _Sに比例した帰還電圧Ｖ _f3が出力され、これらのデジタル信号Ｖ _Dと帰還電圧Ｖ _f3は制御回路２３に入力されて内蔵される基準値に対応して伝送電流Ｉ _Sを一定に保持べき制御電圧Ｖ _Sを出力する。

【００３０】フイールドバス１１から取り込むこの一定に保持すべき伝送電流Ｉ _Sは、図２の場合と同じくＩＳ
Ａ／ＳＰ５０の規格に沿って１０ｍＡである。 以上の構成において、インターフエイス回路２２はフイールドバス１１から一定の伝送電流Ｉ _Sを取り込み、これを用いて電圧レギュレータ１４で定電圧Ｖ _Cを作って信号処理回路１０に供給する。

【００３１】一方、信号処理回路１０はデジタル信号Ｖ
_Dを制御回路２３に出力し、制御回路２３は帰還電圧Ｖ
_f3と併せて信号処理をして、その結果を制御電圧Ｖ _Sとして電流制御回路１３に出力して伝送電流Ｉ _Sを一定に保持すると共にデジタル信号Ｖ _Dに対応する信号をフイールドバス１１に送出する。

【００３２】この場合の端子Ｔ ₁とＴ ₂とからみた最小動作電圧Ｖ _MIN （３）は、 Ｖ _MIN （３）＝Ｖ _C ＋Ｉ _S・Ｒ _S2 ＋Ｖ ₁₃ （３） で示される。

【００３３】したがって、図３に示す従来の本質安全防爆基準を満たすインターフエイス回路での最小動作電圧を示す（２）式と比較すると、帰還抵抗Ｒ _f2の電圧降下分だけ最小動作電圧にマージンを持たせることができる。 このため、このマージンに対応する分だけ電流制限抵抗Ｒ _S2の値を大きくすることが可能となり、安全性が向上する。

【００３４】

【発明の効果】以上、実施例と共に具体的に説明したように本発明によれば、本質安全防爆基準を満足させるための電流制限抵抗に帰還抵抗の機能をもたせるように構成したので、最小動作電圧を下げることができ、このため電流制限抵抗を大きくすることができ、安全性の向上に寄与することができる。

【図面の簡単な説明】

【図１】本発明の１実施例の構成を示す回路図である。

【図２】フイールドバス対応の従来のインターフエイス回路を中心とする構成を示す構成図である。

【図３】統一電流に対応し本質安全防爆基準を満足する従来のインターフエイス回路を中心とする構成を示す構成図である。

【符号の説明】

１０、１９ 信号処理回路 １１ フイールドバス １２、１８、２２ インターフエイス回路 １３ 電流制御回路 １４ 電圧レギュレータ １５、２１、２３ 制御回路 １６ 直流電源 １７ 受信抵抗 Ｒ _S1 、Ｒ _S2電流制限抵抗 Ｒ _f1 、Ｒ _f2帰還抵抗