【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、全般的に専用データ処理回路に関し、具体的には、自動検査システム内の画像データ用データ処理回路に関する。

【０００２】

【従来の技術】表示の生成もしくは特徴の測定、抽出または認識のための画像処理は、おそらく、現在最も普通に見られる、最も計算量および記憶量の大きな範疇のデータ処理問題である。 生物学の分野での細胞特徴の測定と、被覆処理または層生成処理の監視などの際の特徴測定が、高精度の特徴測定データの高速計算を必要とする自動特徴測定の応用分野の２例である。 実際の処理が非常に簡単な場合もあるにはあるが、このような問題は、
通常は比較的大量のデータを使用する。 たとえば、処理すべき画像の最小単位を画素と称し、これを用いて、画像の表面をしばしば行列の形にタイル分割することを考慮されたい。 画像の解像度が、１辺１０００画素の行列である場合、その画像全体では１００００００画素を含むことになる。 各画素は、さらに、色、色相および彩度などの画像値を表すデータと、物体番号や３次元空間内での位置など他の画素に対する関係を表す他のデータを含むことがある。 透明性と半透明性が、しばしば考慮され、視線内の多数の物体がそれぞれ、画像の画素値と、
画素情報と共に運ばれる、これらの物体を表すデータとに寄与する可能性がある。 画像を表すのに必要なビット数を得るには、このような画像値情報のビット数に、その画像内の画素の数をかける必要がある。 この画像データのどれかまたはすべてに対してある動作が必要なことがあり得るので、空間解像度と画像値の分解能が低めであっても、数百万回のデータ処理動作が必要であることが理解できる。

【０００３】したがって、近年、画像処理装置から所望の水準のスループットを達成するため、処理しなければならないデータの量を減少させるために多くの手法が試みられてきた。 それにもかかわらず、専用補助プロセッサやパイプライン・アーキテクチャを含めて高速コンピュータを使用しても、単一画像の処理を完了するのに数時間要することもまれではない。 自動検査システムの分野では、このような処理時間が、製造工程のスループットに対する主な制約となる。 しかし、高集積密度での電子回路デバイスの製造など一部の製造分野では、自動検査に代わる有望な代替案がない。

【０００４】したがって、画像特徴の測定、抽出または認識の技術は、一般的に、特定の種類の画像特徴に特に適応させた専用の画像変換器および処理装置の開発によって進歩してきた。 たとえば、米国特許第４４２４５８
８号明細書には、対称形物体の位置を検出するための処理が記載されている。 米国特許第４４９９５９７号明細書には、小型物体検出用の重心累計が記載されている。
米国特許第４６２５３３０号明細書では、隣接画素間で画素値を比較して、特徴断片内の最大画素値ピクセルを決定する。 米国特許第４７０３５１３号明細書にも、同様の近傍比較が開示されている。 この２つの特許は、ビデオ信号の機能強化を対象としたものである。 リード・
フレーム・アセンブリに付着された３次元デバイスを結像するための配置が、米国特許第５０３０００８号明細書に開示されている。 距離測定用の光学系が、米国特許第５０５４９２６号明細書に開示されている。 画像処理システムで使用するためのデータ処理装置の例は、米国特許第５０１６１７３号明細書、米国特許第４９１８６
３６号明細書、米国特許第４９６３０１８号明細書、米国特許第４９７９２２１号明細書、米国特許第４９２５
３０２号明細書、米国特許第４８４５３５６号明細書、
米国特許第４８１８１１０号明細書および米国特許第４
７０７６１０号明細書にも開示されている。

【０００５】この米国特許第４７０７６１０号明細書は、集積回路デバイスの製造に関連する表面輪郭の測定と線幅測定を対象とするものである。 測定するウェハを振動するように取り付け、光学系で、その表面上の小さな点にビームを合焦点させる。 ウェハに沿ってこの点を走査すると同時に、焦点を漸進的に変更して、一連の表面輪郭のサンプルを得る。

【０００６】しかし、さらに最近になって、半導体構造の複数の層によって提示されるものなど、材料本体内部の複数の反射輪郭を測定することが望ましくなってきた。 このような結像では、たとえば、各輪郭を別々に追従することができない可能性があり、輪郭の区別が困難になる可能性がある。 また、多重走査は比較的低速であり、結像される異なる表面に関連する位置誤差を生ずる可能性があるので、結像しようとする物体の１回の走査ですべての輪郭を感知することが望ましい。

【０００７】上記の結像の問題に対する解決策として、
共焦結像システムが、米国特許第５２４８８７６号明細書に開示されている。 同出願に開示されたシステムは、
以下で詳細に説明する共焦結像の原理を使用することによって、１つの材料の複数の表面またはその内部の複数の部分反射境界を同時に結像することができる。

【０００８】上記特許に開示された光学式変換器（たとえば電子カメラ）の現況技術では、デバイスの表面での空間解像度（たとえばｘ方向とｙ方向）とデバイス内部の空間解像度（たとえばｚ方向）は、２〜３μｍ程度以下である。 したがって、チップの表面などの小さな表面でも、数百万個の画素を必要とする可能性があり、輪郭情報は、たとえば８ビットの次元精度で８つの表面を解像できることが望ましい。 各表面からのデータのビット・ストリームは、本質的に、画素ごとに同時に並列に得られる。 したがって、極めて大量のデータを取り込めることがわかる。 したがって、現在使用可能な変換器の能力を利用し、所望の結像を達成するためには、この大量のデータを迅速に記憶し、処理しなければならないことがわかる。

【０００９】また、処理速度を増大させようとするある種の試みでは、データの切捨てが用いられてきたことを考慮されたい。 しかし、このような切捨ては、変換器デバイスからの原信号中に存在する情報を結果的に破棄している。 切捨てさえもが、データ削減において非常に限られた価値しかない。 というのは、現在、数百万個の構成要素を有する集積回路を製造するのは普通のことであり、これら構成要素のそれぞれを、意味のある検査のために十分な解像度で結像させなければならず、そのためには、構成要素ごとにまたは構成要素の特徴ごとに、数画素が必要になるからである。 したがって、データ切捨ては、１画素あたり１ビットにする場合でも、所望の検査機能を達成するのに必要なデータの最少量によって大きく制限される。 さらに、切捨て処理でデータが破棄されるので、データ切捨てを実行する場合には、変換器の分解能力が完全には利用されない。

【００１０】要約すると、データ処理技術の現状では、
現在可能な変換器の能力を完全に利用する光学式変換器からのリアル・タイム・データ収集を行えず、また、所望の光学解像度に必要な大量のデータを、高密度集積電子構成要素用の現在の製造システムに適した自動リアル・タイム検査システムを提供するのに十分なスループットで、リアル・タイムに処理することができない。

【００１１】上で述べた計算問題に対する部分的な解決策が、米国特許出願第９９９３２３号明細書（整理番号ＦＩ９−９１−２２７号）に開示されている。 この高速画像データ処理回路は、放物線近似を使用して、立体内の複数の部分反射面の高分解能高さ値を得、検査中のサンプルを横切るカメラの走査と同期して、並列にリアルタイムでこれらの高さ値を出力する。

【００１２】共焦結像に使用されるカメラは、画像の取込みに電荷結合素子（ＣＣＤ）を使用することが好ましい。 というのは、このような素子は、共焦結像が依存する照明のわずかな変化（たとえば画素の輝度値）に対する応答が非常によく、簡単に較正でき、ＣＣＤ素子自体の製造時の不規則性が原因で発生する、いわゆる固定パターン雑音に関して出力信号値を簡単に補正できるからである。 また、ＣＣＤは、基本的に、それに印加される多相クロックに応答する自己走査式であり、複雑な走査回路が不要であるので魅力的である。 自己走査式というＣＣＤの特徴は、素子の解像度を高めることができる。
というのは、画像アレイ内に置かれたフォトサイトまたはスイッチング素子への電気接続によって消費される空間が、あったとしてもごくわずかだからである。 ただし、これは、好ましい実施例ではほとんど意味がない。
というのは、カメラの好ましい実施態様のＣＣＤ内では、フォトサイトのまばらなアレイが使用されるからである。 すなわち、好ましいＣＣＤ内では、フォトサイトが連続的に配置されない。

【００１３】それにもかかわらず、ＣＣＤの自己走査式という性質により、そこから高度に並列な出力を行うことができない。 実際、理論的には、ＣＣＤを所望の数のセグメントに区切り、各セグメントから出力を同時に取り出すことができるが、ＣＣＤの物理的な配置のため、
通常は５つ以上のセグメントを設けることができず、素子の結像区域の縁部に達しない内部セグメントは事実上不可能である。 したがって、ＣＣＤは、複数の出力を並列に供給するのにはあまり適していない。

【００１４】この問題は、共焦結像処理自体によってさらに厄介になる。 というのは、後で詳細に説明するように、所与の高さの１表面がＣＣＤの特定のフォトサイトによって結像されている時に、そのＣＣＤの隣接フォトサイトが、結像されているサンプル上の異なる位置で異なる高さに応答するからである。 したがって、ＣＣＤのすべてのフォトサイトから並列に出力を取り出せたとしても、この情報は、上記の特許出願に開示された高速データ・プロセッサが必要とするフォーマットとはまったく異なるフォーマットになるはずである。 というのは、
特定の位置にある表面高さに関する情報として、単一のサンプル位置からのすべてのデータを同時に提示することが必要だからである。 具体的にいうと、放物線近似を実行して高分解能の高さデータを得るためには、サンプル上の同一位置からの、異なる高さで結像された複数の強度値が、同時に（たとえば並列に）存在しなければならない。 有用な画像情報を導出するには、データを、位置について再編成し、時間シフトしなければならない。
時間シフトは、それ自体は当技術分野で既知であるが、
通常はラッチ配置またはサンプル・アンド・ホールド配置を必要とし、ＣＣＤからデータを集めるフォトサイトの数を考慮すれば、これは事実上不可能である。 さらに、ＣＣＤの複数のフォトサイトからの出力を直列化する必要があるので、このラッチ回路またはサンプル・アンド・ホールド回路の間に何らかのコミュテーションが必要になるはずである。 位置についての再編成も、コミュテーション配置によって行うことができるが、大量のコミュテータが時間シフト配置と同期して並列に動作する必要があり、あるいは別のサンプリング配置またはラッチ配置が必要になるはずである。 もちろん、カスケード接続された２つのラッチ段を設けると、リアル・タイムでの動作が事実上不可能になり、いずれにせよ、非常にハードウェア集中的になるはずである。 したがって、
共焦結像環境で使用されるＣＣＤからのインターフェースは、特に大量のデータを実質的にリアル・タイムで取り込むことが望まれる時に、極端に複雑になることがわかる。

【００１５】

【発明が解決しようとする課題】したがって、本発明の目的は、高速変換器構造に従って並べられたデータをラスタ・フォーマットに変換するための高速走査変換／データ照合装置を提供することである。

【００１６】本発明のもう１つの目的は、変換器に匹敵する速度の走査変換を提供し、ほぼリアル・タイムで複数の公称共焦高さの複数の部分反射面の並列な共焦結像をサポートすることである。

【００１７】本発明のもう１つの目的は、監視される製造工程のスループットに悪影響を及ぼさない速度での、
自動光学式検査システム内のデータ事前処理を提供することである。

【００１８】

【課題を解決するための手段】本発明の上記その他の目的を達成するため、部分アドレスの組合せがメモリのフィールド内のすべてのメモリ位置にアクセスするアドレス・シーケンスを形成する、メモリの部分アドレスとして、少なくとも２つの数のシーケンスを供給するステップと、アドレス・シーケンスの少なくとも一部分を変更して、前記メモリ内の書込動作および読取動作のどちらかの間に、メモリのフィールド内のすべての位置にアクセスする変更済みアドレス・シーケンスを形成するステップとを含む、メモリのフィールドにデータを記憶し、
これにアクセスするようにメモリを操作する方法が提供される。

【００１９】本発明のもう１つの態様によれば、少なくとも２つのバッファと、多重ビット・ディジタル・アドレスの第１シーケンスを生成するための第１カウンタと、第１カウンタと同期して動作し、多重ビット・ディジタル・アドレスの第２シーケンスを生成するための第２カウンタと、多重ビット・ディジタル・アドレスの第１および第２シーケンスのうちの一方の少なくとも１つの選択されたビットに応答して、少なくとも２つのバッファのうちの一方での書込動作を前記少なくとも２つのバッファのうちの他方での読取動作と同時に引き起こす手段と、少なくとも２つのバッファの読取動作および書込動作のどちらかの間に第１および第２のディジタル・
アドレス・シーケンスの少なくとも一部分をアドレスの変更済みパターンで置換するための手段を含む、前記多重ビット・ディジタル・アドレスの第１および第２のシーケンスに従って前記メモリ内のデータのフィールドにアクセスするための手段とを含む、メモリを具備する高速走査変換器が提供される。

【００２０】

【実施例】ここで図面、具体的には図１を参照すると、
本発明で使用される共焦光学深さ測定システム１０が、
概略的な形で示されている。 共焦深さ測定の基本原理は、単レンズまたはレンズ系１１が、前焦点面と後焦点面を有することである。 すなわち、レンズ中心から所与の距離にある物体の像は、レンズの反対側で、そのレンズの焦点距離に関連する、レンズの中心から既知の距離の所で最も焦点の合った状態になる。 たとえば、平面１
２上の物体は、平面１３で最もよく焦点が合い、平面１
４上の物体は、平面１５で最もよく焦点が合う。 したがって、単レンズまたはレンズ系１１の中心から、共焦点と称するある距離の所に、平面の対が生成される。

【００２１】物体１６の、高さが変化する表面１６'上の点の高さを測定するには、光源１８からの放射エネルギー照明の合焦点を、表面１６'上またはその付近の点に形成させる。 これは通常、ピンホール・アパーチャ１
９の位置を変化させて、光の合焦点の位置を、平面１２
と平面１４'によって示される範囲でｚ方向に（たとえば、実質上レンズ軸に沿って）変化させることによって行う。 これを行うのは、測定中の表面上で最適焦点を感知する必要をなくすためである。

【００２２】表面１６'からの反射光は、物体１６上の現在走査されている位置があるｚ方向の位置の共焦点に合焦される。 ピンホール・アパーチャ２１も、ピンホール・アパーチャ１９の像の最適焦点の高さの共焦点に対応する平面の範囲内で移動する場合、表面１６'の高さの小さな変化が、ピンホール・アパーチャ２１を通って変換器平面１７に達する光の量の大きな変化をもたらす。 というのは、ピンホール・アパーチャ２１の平面がレンズ中心から表面１６'までの距離と共焦である時に限って、ピンホール・アパーチャ２１を通る光の透過が最大になるからである。 たとえば、平面１４から反射された光は、平面１５で最もよく焦点が合った状態になり、図１に示す特定のピンホール平面１３上の焦点がずれた像は、ピンホールより大きくなる。 したがって、このピンホールは、反射光の焦点がずれて、表面１６'とピンホール・アパーチャ２１の両方でより大きな像を生じる場合に、変換器平面１７へ通過する光を実質的に減衰させる。 表面１６'またはピンホール・アパーチャ２
１のどちらかでピンホール・アパーチャ１９の像の焦点がずれると、変換器平面１７にある変換器に達する光が減衰する。 その結果、問題の部分反射面が一定の反射率を有すると仮定すると、変換器における光の強度の変動が、所定の高さからの高さの変動に直接変換される。

【００２３】サンプル内の異なる高さでの共焦結像の原理は、カメラの好ましい実施態様で、図２に具体的に示すように使用される。 明らかに、アパーチャ板１３は、
ＣＣＤ変換器１７上の変換区域またはフォトサイト（たとえば２５ａ、２５ｂ、２５ｃ）の配置に対応するアパーチャの行列を備えている。 さらに、サンプルは、共焦平面２４と、ＣＣＤ変換器１７、アパーチャ板１３およびレンズ１１の平面と、ＣＣＤ変換器１７とに対してわずかに傾き（たとえば、サンプルを横切る主走査方向２
３と直交する軸の回りに回転するなど）、その結果、アパーチャ板（またはその部分アレイ）内の各アパーチャが、サンプル内の異なる高さに対応する（光学設計で周知のとおり、これは、レンズ軸を傾けることによっても達成でき、この２つの組合せを使用することもできる）
ようになっている。 同じ理由で、カメラの視野を横切る共焦平面２４は、サンプル内の問題の高さの範囲を横切るようになされる。 したがって、最も単純な場合には、
カメラが、それぞれ潜在的に異なる高さにある、サンプル上の複数の区域を結像している。 主走査方向２３の矢印で示されるように、サンプルは、カメラの視野を横切って走査される。 この配置では、「露光」の各瞬間（たとえば、変換器がすべてのフォトサイトにおける入射光をサンプリングし、その間はサンプルが静止しているとみなせる時）ごとに、サンプルの結像された画素のパターンが生成される。 このパターンは、他のすべての露光の瞬間に生成される像と正確に合同であり、結像された区域と結像が行われる高さの間に、正確に一貫した関係がある。 もちろん、ＣＣＤ変換器１７をセグメント化し、あるいは追加のアパーチャ板部分で増設し、所望の数の高さで所望の数の点を結像して、異なる共焦距離に置かれたアパーチャ板１３の副アレイと同一の効果をもたらすことができることを理解されたい（ただし、アパーチャ板１３とセンサの平面の間の間隔が変化すると、
画像の焦点が異なる角度にずれるので、静的強度誤差が生ずる）。 実際、カメラの好ましい形態では、１つの露光インスタンス（「露光の瞬間」と異なり、サンプルの２０４８個の画素区域（変換器の各側面にある８本のラスタ行のそれぞれで１２８画素、または側面ごとに１０
２４個）が１６個の高さのそれぞれで結像される。 完全なラスタ行を組み立てるには８つの時間的に別々の露光の瞬間が必要）が、８ビットの分解能で輝度信号を供給する。

【００２４】図２に示したカメラの動作は、カメラによるデータ取込みの性質を理解できるように、非常に単純化してある。 サンプル１６内の異なる結像高さを、
ｈ ₁ 、ｈ ₂ 、ｈ ₃などで示し、サンプルの区域（各座標方向で８画素ごとに分離される）を、幾何形状の形の符号（下から上へ、正方形、六角形、円、三角形）で示す。
３つの時間的に離れた（８つの露光による）露光の瞬間ｔ ₁ 、ｔ ₂ 、ｔ ₃におけるこれらの各区域の位置を、図２
の左に示す。 ＣＣＤフォトサイト２５ａ、２５ｂ、２５
ｃのそれぞれのアナログ出力を、図２の右に示す。 これらの出力はそれぞれ、アナログ・パルスの列からなり、
パルスの振幅が、ある区域の結像輝度に対応する。 さきに指摘したように、共焦結像技術のために、この輝度値には、アパーチャ板１３の位置と傾斜角度によって決定される結像深さに対する、部分反射面の位置に関する高さ情報も含まれる。 また、ここでは、主走査方向２３にサンプルを連続的に移動するにつれて、中間の露光の瞬間、たとえばｔ ₁とｔ ₂の間に、同一の共焦高さと位置で、中間露光が行われることに留意されたい。

【００２５】図からわかるように、どの露光の瞬間についても、異なる区域のアレイが結像され、ＣＣＤ変換器１７の各ＣＣＤフォトサイト２５ａ、２５ｂ、２５ｃ
が、異なる結像高さに対応する（たとえば、各パルスがＢ（物体画素位置、ｈ _n ）の形式であり、位置（たとえば、サンプルの特定の画素位置または区域）が、それ自体時間の関数であるとして、時間の関数としてのＣＣＤ
フォトサイト２５ｃの輝度Ｂ出力）。 したがって、最も単純なレベルの抽象から、放物線近似プリプロセッサへのインターフェースをサンプルの特定の区域に相関させなければならず、したがって、このインターフェースが、サンプル表面の単一画素位置における複数の共焦高さに対応する鎖線２９に沿って取られた出力のセクションを提供しなければならないことがわかる。

【００２６】このようなデータのセクションの供給は、
理想的には、単に対応する１組の遅延を提供することによって行える。 しかし、ＣＣＤ素子と共焦結像技法により、いくつかのかなり厄介な問題が生じる。 まず、共焦結像技法は、高さ情報を強度値として取り込むために、
部分反射面または界面の高さの結像高さからの変動が、
焦点の合わない点の像として描かれることを利用していることに留意されたい。 したがって、この結像配置は、
焦点の合わない像がＣＣＤ平面で重なり合わないようにしなければならず、ＣＣＤフォトサイト２５ａ、２５
ｂ、２５ｃ間の最小間隔が、サンプル表面にある画素の横寸法の小さな倍数にならなければならない。 設計の都合上の問題として、サンプル表面の所与の座標方向の８
画素に対応する変換器フォトサイトの間隔が、この最小間隔に適合することが好ましい。 したがって、たとえば、所与の画素区域が結像される時刻と、サンプルの隣接画素が結像される瞬間との間に、異なる画素区域の８
つの露光の瞬間（主走査方向２３）が存在することになる。

【００２７】第２に、上述のＣＣＤ画像センサの自己走査式という性質のために、その出力は、変換器フォトサイトの複数の並列出力ではなく、通常は単一の直列パルス列となる。 無理なく設けることのできるタップの数は、最大でも、変換器上のフォトサイトの数よりはるかに少ない。 すなわち、ＣＣＤは、内部でのアナログ信号の記憶と、記憶サイト間でのアナログ信号サンプルの転送をもたらす。 したがって、動作の際には、信号の行列が、データの列（または行）のステッピングにより行（または列）に沿ってステップされ、あるいは他方の座標方向でステップごとにＣＣＤから掃き出される。 こうして、露光の瞬間ごとに、ＣＣＤアレイ内またはそのセクション内のタップに対応する各変換器の出力（たとえば、単一の露光の瞬間、たとえばｔ ₁のＢ（物体画素位置、ｈ _n ）のすべての値）を含むパルス列が形成される。 その後、このＣＣＤからのデータを、アナログ形式からディジタル形式に変換し、２進信号値の直列パルス列として出力する。 製造環境でのサンプルの自動化検査に有用なスループットに必要なサンプリング（たとえば「露光」）速度では、好ましい実施例（６４タップ）
で、カメラの出力ビット速度が、左側と右側にそれぞれ３２個ずつのタップのそれぞれで毎秒１６メガバイト程度になる。 したがって、この変換器の合計出力ビット速度は、毎秒１ギガバイトを超える。

【００２８】第３に、サンプルが、カメラの視野に完全に収まらず、サンプルを横切る複数の走査が必要になる場合がある。 その場合、図３に示す蛇行走査パターンに従い、矢印２３''で示される主走査方向２３に垂直な方向に視野を変位させた後に、主走査方向２３（たとえば２３'）の向きを反転させることを周期的に行うことが好ましい。 この技法は、サンプルの、前の走査と同じ側に視野を再位置決めする時間が不要であり、さらに重要なことに、走査の間の位置決めが容易に維持できるので、有利である。 しかし、この種の走査パターンを用いると、すべての結像高さで特定の位置に関するデータのセクションの展開が複雑になる。 というのは、上記の同時出願の特許出願で開示されたプロセッサに結像高さを高さの順に印加しなければならないのに、結像高さが、
サンプル上の８つの高さまたはアドレスの順に展開されないからである。

【００２９】第４に、ＣＣＤは、個々の変換フォトサイトの感度のわずかな差および暗電流に起因する雑音と、
感知した照明輝度レベルを表す電荷をＣＣＤ内の記憶構造から記憶構造へと移動する際の効率に起因する雑音とにさらされる。 暗電流とは、照明がないときに流される電流であり、変換フォトサイトの導電率への寄与を表し、問題の照明レベル全体にわたって実質的に一定になる。 したがって、暗電流は、オフセットという性質の補正を必要とする。

【００３０】一方、いわゆる固定パターン雑音は、個々のフォトサイトの光変換効率と、電荷がＣＣＤからシフトされるまたは掃き出される際に通過するすべての電荷記憶素子の総合電荷移動効率の集合的効果である（所与の変換フォトサイトからのデータが通過する段の数は、
ＣＣＤ上の変換フォトサイトの位置によって変わる。 固定パターン雑音はまた、ＣＣＤ内の信号経路に含まれる個々の記憶素子ごとに変化し、フォトサイトごとに独自になる）。 固定パターン雑音は、集中効率の効果であるので、ＣＣＤ内のフォトサイトごとの利得の静的調節によって補正しなければならない。 照明がわずかに不安定であっても、大きな測定誤差が生じるので、動的補正も望ましい。

【００３１】これらの厄介な要因を考慮すると、サンプルの単一画素のすべての結像高さに対応するデータのセクションを展開することが、極めて困難であることは明らかである。 製造環境で有用な完全自動検査のために、
あるサンプルのすべての画素についてほぼリアル・タイムでこれを行うことは、さらに困難である。 次に、そのような機能の達成を可能にする、本発明の好ましい実施例の詳細な説明を行う。 ただし、これから説明する動作のシーケンスの一部とハードウェア特徴の一部は、当業者なら理解できるように、現在好ましいＣＣＤ画像センサ配置における特定の走査パターンとデータ経路に応答して提供されるものであり、当業者には以下の説明から、これに匹敵するシーケンスおよびハードウェア特徴が明白であろうことを理解されたい。

【００３２】ここで図４を参照すると、自動検査システムの部分５０の、カメラ１１０から上記の同時出願の特許出願の画素プロセッサ１２０まで延びるブロック図が示されている。 本発明のプリプロセッサ１００を破線で示すが、これは、複数の段を含んでいる。 図６および図７に詳細に示すセンサ出力多重化段１６０は、それぞれ結像の行われる別々の公称共焦高さに対応する、複数のフォトサイト・グループのそれぞれについて、変換器フォトサイト出力の初期再順序付けを実行する。 静的利得／オフセット補正段１７０は、センサ出力多重化段１６
０の出力を受け取り、静的利得の成分を加算することによる較正と、ＣＣＤの各変換フォトサイトの暗電流および固定パターン雑音に関して個々のフォトサイトを補償するため実験的に求めた値の静的補正とを提供する。 また静的利得の調節を使用して、上記の米国特許第５２４
８８７６号に開示されているように、異なる波長で結像を行う際の変換器スペクトル応答を補償することもできる。 動的利得補正段１８０は、たとえばセット点を確立するために測定して使用することのできる、アーク・ランプ中のアークの位置変動や他の変動によって引き起こされる照明の不均一性を補償するために、動的利得の調節を追加する。 静的利得／オフセット補正段１７０と動的利得補正段１８０のどちらも、センサ出力多重化段１
６０によって確立されるマイクロ・オーダーの周期的繰返しに基づいて、補正を繰り返し適用することに留意されたい。 これによって、好ましい実施例で補正値を得るために参照テーブル（ＬＵＴ）にアドレスする際に、ある程度の便利さと番号付けの一貫性がもたらされる。

【００３３】ラスタ走査変換段１９０は、センサ出力多重化段１６０によって確立されるフォトサイトのマイクロ・オーダー（各結像高さグループ内のフォトサイトの順序に対応する）を、サンプル全体または少なくともその大きな部分にわたって順序付けられたラスタ・パターンに変換する。 これと同時に、ＣＣＤ変換器１７上の感知サイトが、焦点の合わない像の広がりに対処するように両方の座標方向に分配されることが好ましいので、または、本発明によるプリプロセッサを使用する他の応用分野（たとえば、共焦結像技法によって導出される深さ情報ではなく、スペクトル情報を得るために、プリズムや回折格子などによって特定の形で分配される光情報の収集）での他の理由により、ラスタ走査変換段は、光学情報を収集する変換器フォトサイトと共に移動するサンプル上の画素位置をも調整する。 さらに、下記で説明するように、サンプルとカメラの間の双方向相対移動のための画素順序の反転が提供される。 その結果、データが、図２の鎖線２９に対応するセクションに区切られた。 しかし、下記で詳細に説明するように、各セクションの値の間には、まだタイム・スキューが存在する。 というのは、１６個のラスタ走査変換回路がそれぞれ、他のラスタ走査変換回路に対して時間オフセットを有する状態（ただし、図２に示した時間オフセットとは異なる）で動作するからである。 この時間オフセットは、主走査方向２３でのサンプルの特定の画素位置の、異なる共焦高さに対応する連続する露光の瞬間の間の時間に対応する。 このタイム・スキューは、グループ・セクション・データ段２００で、差動遅延によって除去される。
タイム・スキューが除去されると、８ビット分解能の１
６組の輝度データが、画素プロセッサ１２０へ並列に出力される。

【００３４】ここで図５を参照して、本発明の好ましい実施例によるセンサ・フォトサイト配置５００について論じる。 上で述べたように、好ましいフォトサイトの配置は、フォトサイトのまばらな行列である。 というのは、共焦結像の方法では、結像高さからの変動が、焦点の合わない点として結像されるからである。 焦点のずれの度合は、図２の共焦平面２４によって決定される結像高さからの部分反射面の高さの変動に伴って変化する。
この焦点のずれのために、焦点の合わない点が広がり、
その強度が下がり、したがって、変換フォトサイト２５
の固定区域に当たる光の量が減る。 このため、変換フォトサイトを連続させることはできず、もう１つの変換フォトサイトから焦点の合わない点の最大半径以内に置くこともできない。 これに関して、焦点の合わない点の最大半径は、サンプル内の潜在的なすべての反射面の全厚または少なくとも問題の高さ範囲によって決定され、結像高さの範囲や結像高さ間の距離だけで決定されるのではないことに留意されたい。 したがって、先に指摘したように、８つの画素位置（サンプルと称する）の中心間の間隔は、変換器フォトサイト位置の間に設けられる。
これは、カメラの光学系に応じて、サンプル自体上での実際の間隔より大きいこともそれより小さいこともある。

【００３５】フォトサイトのアレイは、走査の方向に右半分と左半分に分割された、２５６×１２８のフォトサイト行列であることが好ましい。 したがって、好ましい形のＣＣＤ変換器の視野は、２０４８画素の幅で、変換器の左半分と右半分にそれぞれ１０２４画素を含む。 別に図示しないが、望むならば、同一のアレイをさらに設けて、データ取込みの速度を向上させ、あるいは高さ分解能を増大させることができる。 この行列は、さらに、
異なる公称共焦高さ（用語「公称」は、単一の公称高さで結像をもたらすはずのグループの異なる行での高さの差の変動を認識したものである。上記の同時出願の米国特許出願に記載されているように、主走査方向でのフォトサイトの分配とサンプルの傾きのために多少のエイリアスが発生する）に対応する１６個のグループに再分割され、各グループは、さらに、それぞれ４行の副グループに再分割され、各副グループがＣＣＤの単一のタップに出力を供給する。 この行列は、直線状でないことが好ましいが、列を傾けて（たとえば、フォトサイトを、行から行へと、走査方向に垂直な方向に、サンプルにおける画素の幅と等しい距離だけオフセットさせる）、あるグループのある列のフォトサイト（たとえば、１ラスタ行内の８画素幅）が、走査中にその行列の行内のフォトサイト間の幅をカバーするようにすることが好ましい。
また、傾いた列を含むアレイが都合上好ましいが、画素のどのアレイも、走査の方向に繰り返して置いた時には、像平面を完全にタイル分割することを理解されたい。

【００３６】８つの行からなる各グループは、傾いたサンプル上の対応する画素区域の、共焦平面２４に対する相対的な軸方向位置によって決定される単一の公称結像高さに対応し、したがって各露光ごとに、サンプル上の２０４８（８×１２８×２）画素位置が結像される（したがって、好ましい変換器アレイの各グループは、図２
に示した簡略化された図の単一のアパーチャおよび変換器に対応する）。 各グループの各行内の変換フォトサイト位置を、前後の行の変換フォトサイト位置から、隣接する変換フォトサイト間の間隔（たとえば、各変換フォトサイトの公称横寸法）の１／８だけオフセットして、
フォトサイト間の距離にわたる結像（たとえば、副走査方向での「走査」）を行うことが好ましい。 参考までに言うと、本発明の好ましい実施例では、ＣＣＤ内の変換フォトサイト間の間隔は、カメラ光学系で拡大が行われるので、約８０μｍであり、サンプルでの約８μｍの寸法に対応する。 変換器上のセンサ・フォトサイトのグループ間の高さ間隔は、共焦平面２４に対するサンプルの相対的な傾きによって変わり、公称値としては、約０．
２５〜２．０μｍの範囲にある。

【００３７】８つの行からなる各グループは、出力データ速度を高めるため、さらにそれぞれ４行の２つの組に再分割される。 というのは、そうすると両方の組（たとえばすべての組）の出力を並列に取り出せるからである。 偶然に、ＣＣＤでは一般的であるが、感知データの出力は、チップの縁部に向かって１列ずつシフトされる（たとえば、図５の中空の矢印で示されるように、レジスタ（たとえば５１０ａ、５１０ａ'、５１０ｂ、５１
０ｂ'）に１列のデータを置くことによってシフトされる。 このレジスタから、行位置の順により高速に感知データがシフトされまたは掃き出される）。 この列ごとのシフトとレジスタからの出力は、その後、フレーム全体（変換器上の全フォトサイト）が読み出されるまで、周期的に繰り返される。 その後、別のフレームまたは「露光」を行い、同じようにして読み出す。 これらのパルスのアナログ・ディジタル変換は、雑音の拾い上げを最小にするため、ＣＣＤ変換器チップのすぐ近くで行うことが好ましい。 また、このようなアナログ・ディジタル変換を、図６のバッファ６２０、６２２、６２４、６２６
などで記憶を行う前に実行して、ディジタル記憶とディジタル読出しを行えるようにするのが好都合である。

【００３８】この出力構造は多少複雑であるので、ＣＣ
Ｄチップの製造（たとえばマスク・レジストの露光）を簡単にするため、行のグループを回転した像からＣＣＤ
変換器アレイの２つの半分を形成する。 この結果、図６
の変換器フォトサイト番号で示されるように、この素子の右半分と左半分の間で垂直読み出しの順序が逆になる。 具体的に言うと、出力多重化段の一部分を詳細に示す図６および図７を参照すると、ＣＣＤアレイの左半分の変換器フォトサイトは、組の中で上から下に番号を付けてある。 ＣＣＤの右半分は、変換フォトサイトが組の中で下から上に番号を付けてある。 どちらの場合でも、
第２の組はアポストロフィ（'）で識別される。 したがって、画素番号は、画素がＣＣＤから出力される順序で割り当てられる。 ＣＣＤの左半分と右半分の２組のデータは、それぞれ当該の１：２デマルチプレクサ６１０および６１２に並列に読み出される。 この１：２デマルチプレクサ６１０および６１２は、４画素ごとに出力されたデータを、ＣＣＤの左側の、本質的にシフト・レジスタである先入れ先出し（ＦＩＦＯ）バッファ６２０、６
２２、６２４、６２６の部分に方向変更するように働く。 偶然であるが、左側と右側の列ごとの走査順序を反転しても、本発明の対象である処理の段にとって重要でない。 というのは、１グループ内のフォトサイトのすべての結像は、そのサンプル内の同一の公称共焦高さで結像されるからである。 左から右に順序を反転しても、本発明の対象である処理の段にとって重要でなく、実際は、記憶要件と処理要件を最小にする助けとなる。 というのは、縁部から中央への順序を用いると、変換器の中央の連続するフォトサイトの出力を、右半分と左半分から同時に、または並列処理となるのに十分なほど同時に近い時間の間に読み出せるようになるからである。

【００３９】１：２デマルチプレクサとこれらのバッファへの相互接続の機能は、その一部が並列にＣＣＤから取り出される、画素データの列を整列し直すことである。 これらのバッファの出力は、その後、交互のＦＩＦ
Ｏバッファ対（たとえば、６２０と６２４、または６２
２と６２６）から８画素の増分（たとえば列）でデータを受け取る、２：１マルチプレクサ６３０に出力される。 したがって、グループごとに、画素データの連続ストリームが、露光ごとにＣＣＤを縁部から中心へ横切る列方向のシーケンスで生成される。 このセンサ出力の多重化は、変換器の片側の変換フォトサイトの１グループだけについて図示してあるが、第１グループについて上述したものと正確に並列に動作する同様の構造が、グループごとに設けられることを理解されたい。

【００４０】また、単一の画素番号によって作用を受け参照されるデータは、変換された輝度を所望の分解能で表現するのに必要な複数のディジタル・ビット（好ましくは９ビットとパリティ・ビット）であることに留意されたい。 各２：１マルチプレクサ６３０の出力は、超高速のデータ速度（たとえば３２ＭＨｚ）で出力される、
高精度データを表すディジタル値であるので、データ経路内のできる限り前の位置で、パリティ・ビットを追加することによりエラー訂正を提供することが好ましい。
したがって、図７に示すように、パリティ・ビットを追加し、ＦＩＦＯバッファ６２０、６２４および６２２、
６２６の入力でパリティを検査することが好ましい。 これらのバッファの出力は、ＦＩＦＯバッファ６２０、６
２４および６２２、６２６の内容を組み合わせる際のＣ
ＣＤ出力のＡ／Ｄ変換の１６ＭＨｚ出力に対応するように、３２ＭＨｚで刻時される。 ２：１マルチプレクサは、図７のＦＩＦＯバッファの交番出力エネーブル制御７１０を設けて、図示のように１、２、３、４、１'、
２'、３'、４'、． ． ． というシーケンスをもたらすように４つのフォトサイトからなるグループの内容を組み合わせることによって実施することが好ましい。 交番出力エネーブル制御７１０に入力される有効データが、画素カウント値（ＰＶＡＬ）の生成の開始と、ＣＣＤの読出し動作を同期させる。

【００４１】次に図８を参照して、静的利得／オフセット補正段１７０と動的利得補正段１８０について説明する。 変換器（たとえば、変換器自体またはＣＣＤを経てその出力に至るデータ経路）に独自の補正は、ＣＣＤ出力と同期して周期的に繰り返され、サンプル上の走査とは独立であることを理解されたい。 したがって、各グループ内の画素位置値（ＰＶＡＬ）を、カウンタによって供給できる。 というのは、センサ出力多重化段１６０
で、上で述べたように列方向のマイクロ・オーダーが確立されているからである。 したがって、ＰＶＡＬを使用して、オフセットＬＵＴ８１０と利得補正ＬＵＴ８２０
を直接アドレスし、ディジタル補正値を提供することができる。 図８の構造を複数設けることによって、ＣＣＤ
変換器１７の右側と左側にある他のグループのための補正値が提供され、したがって、オフセットＬＵＴ８１０
と利得補正ＬＵＴ８２０によって、各グループ内の画素数分の補正だけが提供される。 これに関して、ここで説明する構造が、ＣＣＤのタップの対（グループに対応する）ごとに複製されることを理解されたい。 したがって、図７ないし図９の各配置と図６のマルチプレクサは、好ましい実施例では１６回現れる。

【００４２】オフセットの補正を実行するため、加算器８３０は、補正情報の分解能に合わせて５桁の０値を後で埋め込まれる、センサ出力多重化段からの９ビット・
データの入力と、オフセットＬＵＴ８１０からの１４ビットのオフセット補正値または暗電流補正値の入力を備える。 ディジタル加算器が好ましいが、最大補正値がデータの分解能より小さいかあるいはそれよりごくわずかだけ大きい場合に単純に最下位ビットを付加することを含めて、多くの構造がこのような機能を実行できることに留意されたい。

【００４３】次に、この加算器の出力を、１５ビットの分解能で乗算器８４０に供給する。 この乗算器８４０はまた、利得補正ＬＵＴ８２０から１６ビット分解能の利得補正データを受け取る。 この乗算器の出力（３１ビット）を切り捨てて、補正済みデータの最上位１６ビットにする。 この１６ビットから、８ビットを選択して、この特定のサンプル用の最大ダイナミック・レンジを提供し、この８ビットを、選択機構８５０によって、図９ないし図１５に関連して次に説明するラスタ走査変換段１
９０に出力する。 この選択は、前方に運ばれるビット数を減らすと同時に、データのダイナミック・レンジを維持するために行われる。 というのは、非常に明るいサンプルの場合、ほとんどの情報を最上位８ビットに含むが、非常に暗いサンプルでは、乗算器８４０による出力を切り捨てた結果の最上位１６ビットのうちの下位ビットにほとんどの情報が含まれるからである。

【００４４】データの動的補正は、これとほとんど同じ方法、あるいは図８の装置によって、索引テーブル内の値の動的補正により、あるいは本発明に照らせば当業者には明白な他の方法によって提供されることに留意されたい。 本発明で可能な完全な精度を得るには、動的補正を提供することが重要と考えられるが、動的補正の詳細は、データの照合のための本発明の実施にとって重要ではない。

【００４５】図９の装置の基本機能は、ＣＣＤ変換器１
７の変換フォトサイトの実際の位置の座標を、再生装置または画像分析処理装置が利用できるように、結像データを表し、行と列の順で走査することのできる、画像画素の行列内の位置に変換することである。 この処理は、
本質的に、フォトサイト出力データを照合して、これをラスタ順に置くことである。 これに関して、所望のＣＣ
Ｄ構成の必要に応じて、変換器のまばらな行列が変換器の行と列の順に読み出されたので、変換器位置のパターンは、必然的に補正段の出力におけるデータの順になり、したがって、後で図１１に関してさらに詳しく述べるように、実質的に変換器フォトサイトのアレイのテンプレートである。

【００４６】本質的に、図９の装置は、同時読み書きをもたらすためピンポン式または二重バッファ（たとえば、少なくとも２つの独立に動作可能なバッファ）式に動作する１対のランダム・アクセス・メモリ（ＲＡＭ）
９０１および９０２を含む。 これらのＲＡＭは、部分的にラスタ・カウンタによってアドレスされる。 またこのラスタ・カウンタの出力の最下位ビット（ＬＳＢ）は、
ＲＡＭ９０１および９０２の読み書き（Ｒ／Ｗ）機能を制御する。 アドレスの残り部分は、読取り専用メモリ（ＲＯＭ）またはプログラマブル読取り専用メモリ（Ｐ
ＲＯＭ）によって供給されることが好ましい。 また、２
進アドレス方式を用いる場合、ＲＡＭとＲＯＭの両方を、奇数ＲＡＭと偶数ＲＡＭおよび奇数ＲＯＭと偶数Ｒ
ＯＭとし、ラスタ・カウントの最下位ビットを用いてＲ
ＡＭのＲ／Ｗ機能をトグルすると好都合である。 アドレスの残り部分は、ＣＣＤ変換器１７の読出しおよびラスタ・カウンタと同期して走行する画素カウンタによって供給される。

【００４７】画素カウンタは、本質的に、画素情報が、
ＣＣＤ変換器１７および図６のマルチプレクサから読み出された順序でＲＡＭ９０１および９０２の入力に順次到着する際に、その画素情報を識別するように働く。 したがって、好ましい変換器では、最上位７ビット（ＭＳ
Ｂ）を使用して、グループ内の画素の縁部から中心までの位置を識別し（したがって、図９の回路が３２個設けられる）、最下位３ビットは、図６のマルチプレクサによって順序を並べ変えられた各グループの８つの行を循環する（これも、好ましい変換器の縁部から中心への順であり、ラスタおよび画像内の連続する画素に対応する）。 ラスタ走査カウンタによって定義されるラスタも周期的であるので、図１１の表１に示すように、両方のカウンタの組合せも（特定のラスタ内の画素の順序や、
特定の変換器アレイからの画素の順序とは無関係に）周期的である。

【００４８】次に暫時、図１０を参照して、図９の装置の動作の以下の説明に関連して使用する番号付けの規則について説明する。 図１０に、０ないし１０２３の番号を付けた１０２４個の変換サイトを含む、図５および図６の変換器の１グループの左半分の６４行のうちの最初の５８行を示す。 ラスタに対応するが、ある露光の瞬間の間に結像されるサンプル表面を参照する行番号が、図１０の左に示してあり、これは６４行ごとに繰り返される（さらに上位のビットが増分または減分される）。 先に指摘したように、画素番号は、出力ラスタの行と関連付けた時、ＣＣＤ変換器１７上に形成される変換フォトサイトのパターンに正確に従うことに留意されたい。 こうなるのは、１グループによって結像される実際の位置の関係が、本質的に、ラスタ行の、各露光の瞬間に結像される画素の間の部分を包含するのに８サイクルを必要とし、同一ラスタ行の隣接画素の露光の間に８回の露光を必要とし、その間に、主走査方向の他の位置（たとえば、共焦結像位置を通過する時の図２の鎖線２９の区域）で他の露光が行われるからである。

【００４９】図１１に示す表１は、ラスタ走査変換機構に要求される変換の周期性を示す。 図１０の画素を左列に０から１０２３の順でリストすると、ラスタ走査画像行が、それぞれ前の数字から８ずつ増分され、６４に達した時に０に戻る数の繰返しシーケンスを示す。 ラスタ行の各８画素幅セグメントに含まれる変換フォトサイト位置（変換器フォトサイト・アレイの列に沿ったＹフォトサイト番号）は、ＣＣＤ変換器１７のグループ内の行に対応する数０ないし７の繰返しシーケンスである。 Ｘ
フォトサイト番号は、変換器を横切って縁部から中央へ０から１２７までの範囲にわたるＹフォトサイト番号の１２８のサイクルのそれぞれごとに増分される。 したがって、好ましいＣＣＤ変換器からのデータを、ラスタ走査の単一サイクル内でラスタにタイル分割できることがわかる。 ただし、この特徴は、本発明の実施にとっても必ずしも必要ではないことを理解されたい。 とはいえ、
変換器からの画素データの数が、ラスタ走査の画素の数と同一であるので、本発明は、ＣＣＤ変換器１７の変換サイトのパターンが、直交配置の整然としたパターンでシフトされる時に画像平面をタイル分割する限り、整数個のラスタ・パターンで変換器出力によってラスタをタイル分割することは明白である。

【００５０】本発明の好ましい実施例の整然とした配置を、図３に示し、上で述べた。 具体的に言うと、その間に光感知が行われるシフトは、光感知が行われない時の視野に等しい距離の直交方向でのシフトが間に散在する、単一方向に沿った順方向および逆方向のシフトである。 所望の変換を達成するため、この好ましい例では、
ＲＯＭ９２１および９２２によって供給されなければならないアドレスが、３つの二重の条件、すなわち、走査の方向、奇数または偶数のフォトサイト行、および変換器の右半分または左半分に対応しなければならない。 すなわち、８つの異なる画素が変換パターンを指示する。
しかし、変換器の左半分と右半分は別々のラスタ走査変換回路によって処理されるので、変換器の左半分と右半分の画素位置変換パターンを、同一のＲＯＭ内で提供する必要はない。 実際、その後の若干の処理動作は、この段で縁部から中央へのシーケンスを維持することによって簡略化される。 というのは、先に指摘したように、中央の画素からのデータはより簡単に相関できるからである。 したがって、供給しなければならない変換パターンは、本発明の好ましい実施例では４つの条件に限られる。 これらのパターンを、それぞれ図１１ないし図１５
の表２ないし表５に示す。 当業者が本発明を実施するには、これから説明するように、これらの表に含まれるアドレスのパターンの複数の特徴に関して、好ましい形態の変換器用にこれらの表を生成する原理を理解すれば十分である。

【００５１】副グループごとのフォトサイト、行または列の数が異なっても、表２ないし表５がそれから直接に導かれる好ましい実施例について図１０の表１に示したようなサイクルの編成に影響するだけである。 フォトサイトの位置と読出しシーケンス内の位置を比較することによって、画像平面をタイル分割するどのパターンも本発明の好ましい形態と調和させることができるので、表２ないし表５内の部分アドレスを各フォトサイトの位置または順序の差に対応する量だけ増加または減少することによって、整然とした直交シフトのシーケンスによって結像面をタイル分割する、副グループごとに同数のフォトサイト、行および列を有するフォトサイトの他のすべてのパターンに対応することができる。 これは、ＲＯ
Ｍの入力または出力の適当な数の最下位ビット用の復号器を設けることによって、ハードウェアで簡単に実施できる。 というのは、その間に１対１の対応が存在するはずだからである。 このような復号器が必要になるビットの数は、グループに対応するパターンの単一の繰返しの範囲と共に変化する。 さらに、グループごとに異なるパターンを設け、そのパターンに異なる復号器で対応することもできるが、そうすると複雑さが導入される可能性がある。 というのは、フォトサイト７、１５、２
２、...、１０２３による行５７の獲得の後に、隣接する変換器グループのフォトサイト０、８、１６、...、
１０１６が、同一のラスタ行内の結像を開始し、異なる順序でデータを獲得しようとするが、これは、ポストプロセッサであるグループ・セクション・データ段２００
で対応することが難しい。 したがって、変換器パターンが、変換器の右半分と左半分で一貫していることが非常に好ましい。

【００５２】偶数ＲＯＭおよび偶数ＲＡＭに対応する表２と奇数ＲＯＭおよび奇数ＲＡＭに対応する表３（または表４と表５）など、本発明の好ましい実施例による表の対を比較すると、まず、各ラスタ行カウント（たとえば０から６３まで）が、読取りまたは書込みとして指定され、一方の表で読取りアドレスとして指定された行が、他方の表で書込みとして指定されることに気が付くはずである。 この特徴が、同時読み書き機能を達成するために行われるＲＡＭおよびＲＯＭのピンポン動作に対応する。 さらに、読取りと指定されたラスタ行内のアドレス値が、周期的な画素番号に対応する表内のすべての列で同一であることに留意されたい。 これに対応して、
図１０の周期的なパターンから導かれるように、書込み行は、８ずつ離れた０から６３までの昇順または降順のアドレスを含む。 昇順または降順の性質は、走査が順方向か逆方向かによって決定される（順方向の場合に降順、逆方向の場合に昇順）。 アドレスのシーケンスは、
書込み行の奇数表と偶数表の間で交互に、表の対の各列内の書込み行のシーケンスにわたって、１ずつ増分される（たとえば、表２のラスタ行０の画素０は０、表３のラスタ行１の画素０は１、表２のラスタ行２の画素０は２など）。 同様に、読取り行のアドレスは、表に示されるように、０から６３までの数の、同様に増分されるサイクルに従う。 表２ないし表５の各表の行５７は重要である。 というのは、表２と表４のそれぞれの行５７の読取りアドレスの最初の画素位置（０）にある０のアドレスからわかるように、行５６のフォトサイト１０２３からのデータが書き込まれると、そのラスタの走査線のデータが完了し、読出しが即座に開始され得るからである。 変換器は、左右相称または鏡像対称ではなく、回転対称（たとえば、右半分は、左半分と同一であるが１８
０°回転されている）であるので、図１２に示すように同一の表を左半分の順方向走査と右半分の逆方向走査に使用できる他の３つの組合せを図１３ないし図１５に示す。

【００５３】本発明の好ましい実施例に従って動作する際に、ＲＯＭは、書込みサイクルの間に画素カウンタ９
３０の出力の最下位３ビットを受け取り、本質的に、これをラスタ行の１０２４位置に及ぶアドレスで置換する。 これは、画素カウンタ出力の最下位３ビットと共に部分アドレスとしてＲＡＭに印加して、効果的に位置を乗算し、オフセットさせ、また走査方向に応じて昇順または降順で、ラスタ画素ごとのオフセットによってこれらのラスタ行を通じて繰り返しながら、６４本のラスタ行のアレイを通じて８ラスタ行ごとに区切られたラスタ位置に隣接変換器出力を入力させることが好ましい。 読取りサイクルの間に、ＲＡＭの１行が、累算されて読み出され、したがって、ＲＡＭの記憶容量要件（たとえば、所与の瞬間にメモリに保持される画像のフィールド）が最小になる。

【００５４】また、奇数ＲＯＭと偶数ＲＯＭは、実質的に高速の復号器またはコード変換器として機能するが、
それに対応するＲＡＭが書込み中かそれとも読取り中かに応じて、異なるコード（アドレス）変換を提供することを理解されたい。 製造環境で必要とされる本質的にリアル・タイムの自動光学検査を実現するために、変換器出力のギガバイト速度に一致する超高速動作をサポートする形で正しいデータの照合をもたらすのは、この切替可能な相関またはアドレス変換機能である。 この変換はＲＡＭの書込みサイクルに対して実行することが好ましいが、同じ動作を読取りサイクルに対して実行することによって同一の結果が達成できることを理解されたい。

【００５５】次に図１６を参照して、本発明によるポストプロセッサについて説明する。 変換器フォトサイト・
アレイは、グループに分割され、各グループが、サンプル内の異なる公称共焦高さで結像を実行することを想起されたい。 このアレイは、図１０に示すように、６４ラスタ行ごとに繰り返すことが好ましい。 したがって、所与のラスタ行内の各高さにある画素値への寄与の間に、
６４画素行の時間分離がある。 これらの値は、現在、視野の各半分中で正しいラスタ順であり、１Ｋ（１０２
４）バイトを含むので、各高さの間に６４Ｋバイトの遅延が存在しなければならない。 これらの遅延は、走査方向でのグループの順次配向に対応するように、累加的であることが好ましい。 同じ理由で、図１６の図は、順方向走査の場合であり、逆方向２３'（図３）にサンプルを走査する場合には、簡単な切替アレイで行われるように、１ないし１６の番号を付けた、公称共焦高さによる遅延線１６００へのデータの印加の順序を、反転しなければならないことに留意されたい。

【００５６】遅延線１６００によってもたらされる累加的遅延は、比較的長く、正確に制御されなければならないので、ＦＩＦＯバッファが好ましい。 というのは、Ｆ
ＩＦＯバッファは刻時することができるからである。 このようにして、隣接するグループに課せられる遅延から６４Ｋバイトずつ異なる累加的な遅延を提供することによって、それぞれのグループによって結像される１６個の共焦高さのすべてに対する画素値を、同一のラスタ行にまとめることができ、上記の同時出願の特許出願に開示された高さプロセッサが使用できるようにすることができる（これは、シフトによって、単一画素のデータが、異なるフォトサイトからの寄与を受け取ると同時にＣＣＤからシフトされる、いわゆる時間変位積分（ＴＤ
Ｉ）ＣＣＤとは別個である。 というのは、本発明によれば、異なるグループのフォトサイトのデータと公称共焦高さが、画素ごとに別個のままになるからである）。 すなわち、１６個の公称共焦結像高さからの変動に対応するデータが、８ビットの強度分解能または高さ分解能における１行あたり２０４８個の画素ごとに、並列に提示される。 したがって、１サンプル画素内の異なる高さの表面の隣接輝度データが、存在するどの部分反射面のサンプル内でも正確な高さを突き止めるための放物線近似または他の適当な処理のため、並列に使用可能である。
これらのデータは、並列に提示されるので、同期を維持するためにバッファ以外の記憶機構が不要であり、高さプロセッサは、ほぼリアル・タイムに、製造工程のスループットに悪影響を及ぼさない速度で、この情報に作用することができる。

【００５７】以上のことから、本発明が、極めて高速で極めて大量の走査変換を行う技法を提供することがわかる。 ３２ＭＨｚのデータ速度は、各データ・タップからのデータの再フォーマット全体を通じて同期的に維持され、比較的少ないメモリと他のハードウェア要件で毎秒１ギガバイトを超える全体スループットが得られる。

【００５８】上述した発明には以下のような態様がある。

【００５９】（１）フィールド内にデータを格納するため且つ前記フィールド内のデータにアクセスするためのメモリを操作する方法であって、組み合わせると前記メモリのフィールド内の全てのメモリ位置にアクセスするアドレス・シーケンスを形成する、前記メモリに対するアドレス部分として、少なくとも２つの数のシーケンスを提供するステップと、前記アドレス・シーケンスの少なくとも一部分を変更して、前記メモリ内での書き込み動作と読み取り動作のどちらか一方の間に、前記メモリのフィールド内のすべての位置にアクセスする変更済みアドレス・シーケンスを形成するステップとを含むメモリ操作方法。

【００６０】（２）前記メモリが少なくとも２つの独立バッファを含み、前記方法がさらに、前記独立バッファの一方への書込みと少なくとも２つの前記独立バッファの他方からの読取りを同時に行うステップを含む（１）
に記載のメモリ操作方法。

【００６１】（３）前記少なくとも２つの数のシーケンスのうちの一方の最下位ビットに従って、前記メモリの書込み動作と読取り動作を制御するステップをさらに含む（１）に記載のメモリ操作方法。

【００６２】（４）前記少なくとも２つの数のシーケンスのうちの一方の最下位ビットに従って、前記少なくとも２つの独立バッファの書込み動作と読取り動作を制御するステップをさらに含む（２）に記載のメモリ操作方法。

【００６３】（５）少なくとも２つのデータ・ストリームのそれぞれから、固定した複数のデータ・ビットを交互に選択することによって、少なくとも２つのデータ・
ストリームを組み合わせるステップをさらに含む（１）
に記載のメモリ操作方法。

【００６４】（６）少なくとも２つのメモリに対して実行され、さらに、前記少なくとも２つのメモリのうちの一方の出力を遅延させるステップを含む（１）に記載のメモリ操作方法。

【００６５】（７）前記遅延が、前記少なくとも２つのメモリの一方の前記フィールド内のすべての位置にアクセスするための前記アドレス・シーケンスの持続時間にほぼ等しい時間であることを特徴とする（６）に記載のメモリ操作方法。

【００６６】（８）前記アドレス・シーケンスの少なくとも一部分を変更して、変更済みアドレス・シーケンスを形成する前記ステップが、前記フィールド内のすべてのアドレスを含むアドレスのパターンを、第２メモリに記憶するステップと、前記記憶されたアドレスのパターンに順次にアクセスするため、前記アドレス・シーケンスの少なくとも選択されたビットを前記第２メモリに印加するステップと、前記フィールド内の全データにアクセスするため、前記メモリの読取り動作と書込み動作のどちらか一方の間に、前記メモリに前記記憶されたアドレスのパターンを印加するステップとを含む（１）に記載のメモリ操作方法。

【００６７】（９）少なくとも２つのバッファを含むメモリと、複数ビット・ディジタル・アドレスの第１のシーケンスを生成するための第１カウンタと、前記第１カウンタと同期して動作する、複数ビット・ディジタル・
アドレスの第２のシーケンスを生成するための第２カウンタと、前記複数ビット・ディジタル・アドレスの第１
および第２のシーケンスの一方の少なくとも１つの選択されたビットに応答して、前記少なくとも２つのバッファの一方の書込み動作を前記少なくとも２つのバッファの他方の読取り動作と同時に発生させる手段と、前記少なくとも２つのバッファの読取り動作と書込み動作のどちらか一方の間に前記複数ビット・ディジタル・アドレスの第１および第２のシーケンスの少なくとも一部分をアドレスの変更済みパターンで置換する手段を含む、前記複数ビット・ディジタル・アドレスの第１および第２
のシーケンスに従って前記メモリ内のデータのフィールドにアクセスする手段とを含む、高速走査変換器。

【００６８】（１０）前記第１カウンタが、ラスタ行カウンタであり、前記第２カウンタが、画素カウンタであることを特徴とする（９）に記載の高速走査変換器。

【００６９】（１１）少なくとも２つのデータ・ストリームを組み合わせて、前記少なくとも２つのバッファに並列に印加される単一データ・ストリームにする手段をさらに含む（９）に記載の高速走査変換器。

【００７０】（１２）前記メモリからのデータ読取りを、前記データのフィールドにアクセスする時間と等しい時間またはその整数倍だけ遅延させる手段をさらに含む（９）に記載の高速走査変換器。

【図面の簡単な説明】

【図１】共焦深さ結像装置の原理を示す概略図である。

【図２】本発明の好ましい実施例で共焦結像を使用する方法の概略図である。

【図３】本発明の好ましい実施例による、走査パターンの例を示す図である。

【図４】本発明の全体配置の概略ブロック図である。

【図５】本発明の好ましい実施例による、センサ・サイト配置図である。

【図６】図４のセンサ出力多重化段の概略図である。

【図７】図６のセンサ出力多重化段の詳細図である。

【図８】図４の静的オフセット／動的利得補正段の概略図である。

【図９】図４のラスタ走査変換段の、１６個の同一の事前フォーマット機構回路のうちの１つの概略図である。

【図１０】図９および図１１ないし図１５に関連して説明する画素の番号付け規則を示す図である。

【図１１】本発明の好ましい実施例によるメモリ・アクセスの周期的繰返しシーケンスを示す表である。

【図１２】本発明の好ましい実施例によるメモリ・アクセスの周期的繰返しシーケンスを示す表である。

【図１３】本発明の好ましい実施例によるメモリ・アクセスの周期的繰返しシーケンスを示す表である。

【図１４】本発明の好ましい実施例によるメモリ・アクセスの周期的繰返しシーケンスを示す表である。

【図１５】本発明の好ましい実施例によるメモリ・アクセスの周期的繰返しシーケンスを示す表である。

【図１６】図４のグループ・セクション・データ段の事後フォーマット機構配置の概略図である。

【符号の説明】

１１ レンズ １３ アパーチャ板 １７ ＣＣＤ変換器 ２３ 主走査方向 ２４ 共焦平面 ２５ 変換フォトサイト １００ プリプロセッサ １１０ カメラ １２０ 画素プロセッサ １６０ センサ出力多重化段 １７０ 静的利得／オフセット補正段 １８０ 動的利得補正段 １９０ ラスタ走査変換段 ２００ グループ・セクション・データ段

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl. ⁵識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 13/02 6942−5Ｃ