USB3.0总线与高速智能统一总线的直接接口方法专利检索-地址总线电脑零配件专利检索查询-专利查询网

USB3.0总线与高速智能统一总线的直接 接口方法

阅读：298发布：2024-02-10

专利汇可以提供USB3.0总线与高速智能统一总线的直接接口方法专利检索，专利查询，专利分析的服务。并且本发明公开了一种USB3.0总线与高速智能统一总线的直接接口方法，用于解决现有的USB3.0总线与其他总线互联速率低的技术问题。技术方案是通过设计USB3.0 控制器实现对USB3.0标准的解析，正确完整的接收USB3.0总线上的有效数据，通过高速收发器SerDes利用光纤通道实现对智能总线数据的高速收发；通过高速缓冲存储器实现双向数据的缓冲存储；通过时钟控制模块实现不同速率总线的时钟切换，实现了两种总线数据的高速可靠有效传输。，下面是USB3.0总线与高速智能统一总线的直接接口方法专利的具体信息内容。

权利要求

1.一种USB3.0总线与高速智能统一总线的直接接口方法，其特征在于包括以下步骤：
(a)以存储转发机制为基础，通过缓冲区的读写时钟切换实现两种不同传输速率总线的互联；在高速逻辑阵列内部开辟收发缓存，根据数据来源自动切换收发缓存的读写时钟；
通过设置不同优先级对USB3.0总线和高速智能统一总线资源进行管理，规定从高速智能统一总线接收数据的优先级高于写数据的优先级，当USB3.0总线有数据到达时，高速智能统一总线调度器中状态寄存器USB3.0总线标志位置位，屏蔽对该端总线的发送数据请求；此时，从高速收发器SerDes接收到的数据将全部存入USB3.0总线发送缓冲区，USB3.0总线空闲，标志位清零；当USB3.0总线发送数据时，高速智能统一总线调度器中状态寄存器USB3.0总线标志位置位，屏蔽对该端总线的接收数据请求；将待发送的数据全部存入USB3.0总线接收缓冲区，通过高速收发器SerDes向外发送，标志位清零；从而有效避免了总线冲突和数据丢失现象的发生；
(b)USB3.0总线向高速智能统一总线发送时，通过高速智能统一总线编码单元将本部件地址及待发送的信号按照总线编码规则进行编码，然后在低频同步信号控制下将发送信息送入双向存贮器等待发送；接收到向高速智能统一总线发送指令后通过选择开关关闭低频同步信号而开通高频同步信号，通过数据并转串及控制模块向高速智能统一总线发送地址和信号；
(c)USB3.0总线通过高速逻辑阵列连续自动接收并判断来自高速智能统一总线的允许发送信号和来自其它单元的地址信号，以判定向高速智能统一总线发送信号或者从高速智能统一总线读取USB3.0总线所需的信息；若向高速智能统一总线发送信号，则按照(b)的流程发送；若需要读取高速智能统一总线信号，则在总线同步信号控制下写入双向存贮器，保存所需高速智能统一总线信号；接收完后，通过选择开关关闭总线同步信号而开通低频同步信号，将读取的高速智能统一总线信号送入智能解码单元进行解码，存贮数据以备使用；
(d)设计帧格式实现总线ID识别、数据路由、屏蔽接收；
(e)采用大容量双端口高速存储器以避免高速智能统一总线向USB3.0总线传输数据量大数据丢失的情况，并实现对存储器的读写双工操作；高速逻辑阵列内部模块采用并行块、流水线设计，使得USB3.0总线与高速智能统一总线的数据传输的延时最小化。

说明书全文

USB3.0总线与高速智能统一总线的直接接口方法

技术领域

[0001] 本发明涉及一种总线接口方法，特别涉及一种USB3.0总线与高速智能统一总线的直接接口方法。

背景技术

[0002] USB接口技术在经过了USB1.0版、USB1.1版、USB2.0版后，2008年USB3.0组织发布了USB3.0正式标准白皮书。USB3.0版在以往几个版本的基础上，提出了更为先进的标准和更为广泛的应用领域。USB3.0技术的目标是采用与现有USB相同的架构设计实现比目前的USB2.0接口快10倍以上的传输速度(其传输速率可达5Gbps)，并兼具传统USB技术的易用性和即插即用功能。新标准对USB3.0规格进行优化以实现更低的能耗和更高的协议效率，并能支持铜和光纤两种线缆。使用光纤连接的速度可以达到USB2.0的20倍甚至30倍，其应用领域包括个人计算机、消费及移动类产品的快速同步即时传输。

[0003] 随着航空电子系统的发展，系统的集成规模越来越大，各子系统的分工协作集中体现在总线接口通信和功能运算上，从而要求海量传感器信息、图像信息能够通过高速智能统一总线实现信息的高速共享，则迫切要求USB3.0总线与万兆位的高速智能统一总线能够实现信息共享，而目前USB3.0总线本身无法直接与高速统一智能总线相连接。

[0004] 公开发表的文献中，没有文献对USB3.0总线与其他总线形式的接口转换方法进行研究。根据USB协议，USB3.0设备可以后向兼容USB1.0、USB1.1和USB2.0标准，虽然可以将USB3.0协议的数据流转换成USB2.0标准，再通过USB2.0总线与其他总线形式的接口间接实现USB3.0接口的转换，但是这样USB3.0传输速度的优势将大大削弱，而且数据周转次数的增多必定降低传输的可靠性和完整性；若强制性统一传输介质，将会导致信号的信噪比的衰弱，恶化信息的共享。

发明内容

[0005] 为了克服现有的USB3.0总线与其他总线传输速率低的不足，本发明提出了一种USB3.0总线与高速智能统一总线的直接接口方法，通过设计USB3.0控制器实现对USB3.0标准的解析，正确完整的接收USB3.0总线上的有效数据，通过高速收发器SerDes利用光纤通道实现对智能总线数据的高速收发；通过高速缓冲存储器实现双向数据的缓冲存储；通过时钟控制模块实现不同速率总线的时钟切换，可以实现两种总线数据的高速可靠有效传输。

[0006] 本发明解决其技术问题所采用的技术方案：一种USB3.0总线与高速智能统一总线的直接接口方法，其特点是包括以下步骤：

[0007] (a)以存储转发机制为基础，通过缓冲区的读写时钟切换实现两种不同传输速率总线的互联。在高速逻辑阵列内部开辟收发缓存，根据数据来源自动切换收发缓存的读写时钟；通过设置不同优先级对USB 3.0和高速智能总线资源进行管理，规定从总线接收数据的优先级高于写数据的优先级，当USB3.0总线有数据到达时，总线调度器中状态寄存器USB3.0标志位置位，屏蔽对该端总线的发送数据请求；此时，从高速收发器SerDes接收到的数据将全部存入USB3.0发送缓冲区，USB3.0总线空闲，标志位清零。反之亦然。从而有效避免了总线冲突和数据丢失现象的发生。

[0008] (b)USB3.0单元向智能总线发送时，通过智能总线编码单元将本部件地址及待发送的信号按照总线编码规则进行编码，然后在低频同步信号控制下将发送信息送入双向存贮器等待发送；接收到向总线发送指令后通过选择开关关闭低频同步信号而开通高频同步信号，通过数据并转串及控制向智能总线发送地址和信号。

[0009] (c)USB3.0单元通过高速逻辑阵列连续自动接收并判断来自智能总线的允许发送信号和来至其它单元的地址信号，以判定向总线发送信号或者从总线读取USB3.0所需的信息；若向总线发送信号，则按照(b)的流程发送；若需要读取总线信号，则在总线同步信号控制下写入双向存贮器，保存所需总线信号；接收完后，通过选择开关关闭总线同步信号而开通低频同步信号，将读取的总线信号送入智能解码单元进行解码，存贮数据以备使用。

[0010] (d)设计帧格式实现总线ID识别、数据路由、屏蔽接收。

[0011] (e)采用大容量双端口高速存储器以避免高速智能总线向USB3.0总线传输数据量大数据丢失的情况，并实现对存储器的读写双工操作；高速逻辑阵列内部模块采用并行块、流水线设计，使得USB3.0总线与智能总线的数据传输的延时最小化。

[0012] 本发明的有益效果是：实现了USB3.0总线与智能总线的接口，通过智能总线接口可以实现USB3.0总线与其他总线形式的有效可靠互联；采用时钟切换和数据接收发送的优先级设置，并充分利用了高速逻辑阵列并行性可重构性的特点，实现了低速USB3.0总线和高速智能总线的双向数据交互，提高了USB3.0总线的数据传输速度；只是在与总线相接的存贮单元、并转串、选择开关和高速逻辑阵列使用甚高频器件，而其余部分只需要能满足本单元要求的器件即可，从而降低了对接口硬件性能的要求，增加了数据传输的可靠度，并且降低了成本。

[0013] 下面结合附图和实施例对本发明作详细说明。

附图说明

[0014] 图1是本发明USB3.0总线与高速智能统一总线的直接接口方法接口图。

[0015] 图2是本发明总线仲裁机构通信控制图。

[0016] 图3是本发明双端总线双向通信的状态机原理图。

[0017] 图4是本发明USB3.0数据发送流程图。

[0018] 图5是本发明USB3.0数据接收流程图。

[0019] 图6是本发明智能总线数据帧格式图。

具体实施方式

[0020] 参照图1～6，详细说明本发明。

[0021] 本发明为一种USB3.0总线与智能总线的接口方法，实现了USB3.0设备通过高速智能总线进行高速光纤发送和高速光纤数据基于USB3.0总线进行数据接收。本发明的硬件结构包括USB3.0总线控制器、智能总线控制器、中央总线仲裁控制器和高速大容量存储器。

[0022] 本实施例中两种总线的调度和接口控制主要在高速逻辑阵列FPGA中完成，FPGA采用美国Altera公司的Cyclone系列的EP1C12芯片。该芯片密集度达12060个LE单元，完全能够满足图像处理算法和系统逻辑控制的需要；169个用户可用I/O端口满足系统实现图像采集和存储的多个芯片连接要求。USB3.0协议解码与数据帧封装采用NEC公司的UPD720200芯片，该芯片为全球首颗USB3.0主控芯片；高速收发器SerDes采用BCM8152，可达到万兆位的数据收发速度；高速双口RAM采用型号为IDT70V3079的芯片，其读写速度最快可达到4ns。FPGA主要进行数据的双向缓冲和调度、总线仲裁和时钟切换的工作，以实现两种总线的双工通信，最大化利用总线的通信能力并避免数据的丢失。

[0023] USB3.0总线的传输速率低于高速智能总线，从USB3.0发送的数据，首先在高速缓冲区中缓存，当缓冲到一定量时，总线调度器向高速智能总线发送请求数据发送信号，并分配发送数据的时间片，同时控制时钟切换模块切换存储器同步时钟；此时，高速智能总线控制器发出读缓冲区信号，并对从缓冲区读取的信号以智能总线数据帧编码，编码后数据帧投递到高速收发器SerDes的发送缓存，并在时钟沿到来时高速发送出去。经光纤通道传入高速收发器SerDes的数据，同样在智能总线接收缓冲区中缓存，总线调度器检测到有数据到达时进行总线仲裁，当USB3.0总线空闲时立即向其发送请求发送信号，分配发送数据的时间片，同时控制时钟切换模块将存储器读写切换到低速模式；此时，USB3.0控制器发出读缓冲区信号，读出的数据经过USB3.0编码后发出。

[0024] 本实例在总线管理上采用基于优先级的控制管理的方法。当缓冲区中有数据等待发送，同时也有数据到达，此时总线仲裁机构让数据发送进入等待状态，让出总线进行数据的接收工作，当接收完毕后唤醒数据发送进程，恢复数据的发送。

[0025] USB3.0总线与智能总线的接口的实现，使得每个挂接在智能总线上低速总线独享该总线最大带宽。基于本发明可实现USB3.0总线与其他总线的互联，且总线数据的路由具有智能性。智能总线上具有多个低速总线接口，因此基于智能总线实现的USB3.0与其他总线的互联具有体积小、成本低、功耗小，传输高速可靠等优点。

标题	发布/更新时间	阅读量
报文过滤规则的处理方法和装置	2020-05-08	450
一种声信号多通道同步采集及集中存储系统及方法	2020-05-08	571
运算方法、装置及相关产品	2020-05-11	504
运算方法、装置及相关产品	2020-05-08	262
运算方法、系统及相关产品	2020-05-08	571
运算方法、装置及相关产品	2020-05-08	313
一种在FPGA中模拟储存器掉电的方法	2020-05-08	547
一种网络通信方法、装置和存储介质	2020-05-08	216
一种文字文档展示方法及装置	2020-05-08	823
一种芯片集成方法与装置、芯片集成设备及可读存储介质	2020-05-08	507

USB3.0总线与高速智能统一总线的直接接口方法

USB3.0总线与高速智能统一总线的直接接口方法

技术领域

背景技术

发明内容

附图说明

具体实施方式

该功能需要专业版企业版VIP权限，您可以：