【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＡＴＭ（非同期転送モード）網において、バーチャルパス（以下ＶＰという）、バーチャルチャネル（以下ＶＣという）におけるセル遅延ゆらぎを吸収するためのトラヒック制御装置に関するものである。

【０００２】

【従来の技術】ＡＴＭ転送方式では、セルと呼ばれる固定長のパケットを転送する。 ＡＴＭ網においては、ＶＣ
上のセルは、ＶＰに多重化して転送されるが、ＡＴＭ転送方式における多重化は非同期で行うため、多重化装置やスイッチ等を経由すると、バッファ内での待ち時間の相違によりセル遅延ゆらぎが発生する。 セル遅延ゆらぎにより間隔の小さくなるセルが発生し、ＶＰ上でバーストトラヒックとなり、網資源の使用効率が低下する。

【０００３】この問題を解決する手段としてバーチャルパスシェーピング装置（以下ＶＰシェーピング装置という）が提案されている。 この従来のＶＰシェーピング装置の概要を図１０を用いて説明する。

【０００４】この図１０で、＃１、＃２、＃３はセルを表し、セルは図の左から右へ進行するものとする。 この図１０で、符号１はＶＰシェーピング装置を示し、このＶＰシェーピング装置１は、セルを蓄積するバッファ２
と、このバッファ２からのセル出力タイミングを制御するセル出力制御部３を備える。 符号４はＶＰ多重装置であり、到来するＶＣを多重化してＶＰとしてＶＰシェーピング装置１に入力する。

【０００５】このＶＰシェーピング装置１の動作を説明する。

【０００６】ＶＰ多重装置４で多重化されたセルは、＃
１、＃２、＃３の順序で、ＶＰシェーピング装置１に到着し、バッファ２に格納される。 セル出力制御部３があらかじめ定めた一定間隔でバッファ２からセルを読み出すことにより、セルをＶＰ上で一定間隔になるように制御する。

【０００７】

【発明が解決しようとする課題】しかし、このＶＰシェーピング装置１では、ＶＰ上のセル間隔があらかじめ定めた特定値より小さいセルに、相対的に大きな遅延を与えることによって、セル間隔を一定にするために、個々のＶＣに着目した場合、ＶＣのセル遅延ゆらぎが大きくなる可能性がある。

【０００８】このＶＰシェーピング装置によるＶＣの遅延ゆらぎの増加の事例を図１１を用いて説明する。 この図１１で、符号１はＶＰシェーピング装置であり、符号２はＶＰ多重装置を示す。 セルは上向きの矢印で示し、
図の左から右に移動するものとして説明する。

【０００９】ＶＣ１とＶＣ２のセルはそれぞれ一定のセル間隔Ｔ ₀でＶＰ多重装置２に到着する。 しかし、ＶＰ
多重装置２内での待ち合わせにより、セル遅延ゆらぎ（ＣＤＶ）が生じ、ＶＣ１のセル間隔は例えばＴ ₀ ＋Ｃ
ＤＶ ₁ 、ＶＣ２のセル間隔はＴ ₀ −ＣＤＶ ₂となる。 Ｖ
Ｐシェーピング装置１では、ＶＰ上のセル間隔に基づき間隔を大きくするため、この場合ＶＣ１の局所的なセル間隔はＴ ₀ ＋ＣＤＶ ₁ ′（ＣＤＶ ₁ ＜ＣＤＶ ₁ ′）と大きくなり、ＶＣ２の局所的なセル間隔はＴ ₀ −ＣＤ
Ｖ ₂ ′（ＣＤＶ ₂ ＜ＣＤＶ ₂ ′）と小さくなる場合がある。

【００１０】このように、従来のＶＰシェーピング装置では、個々のＶＣに着目した場合、ＶＣのセル遅延ゆらぎは増加する可能性がある。 特に高速ＶＣは、同一の大きさの遅延でも、平均セル間隔に対する相対的な割合が大きくなるため、網資源の使用率に大きな影響を与えることになる。 図１２は、１５５ＭｂｐｓのＶＰシェーピングによる帯域の損失をＶＰの負荷を一定として計算した結果である。 ６４ＫｂｐｓのＶＣは数１００セルのセル遅延ゆらぎを受けても、セル遅延ゆらぎがない場合に比べて帯域の使用率がほとんど低下しないが、１．５Ｍ
ｂｐｓのＶＣはセル遅延ゆらぎが５０セルを越えると帯域の使用率が半分以下となる。

【００１１】このように遅延ゆらぎを受けた高速ＶＣ
は、網資源の使用効率に与える影響が大きい。

【００１２】本発明の目的は、ＶＰシェーピングが原因で生ずる高速ＶＣのセル遅延ゆらぎを減少させることにより、ＶＰの帯域損失を抑制し、網資源の効率的な利用を可能とするＶＰシェーピング装置を提供することにある。

【００１３】本発明の他の目的は、高い優先度のＶＣのセルを優先して連続的に出力してセル遅延ゆらぎを減少させることにより、小さいセル遅延ゆらぎに対するＶＣ
に対する有効なトラヒック制御を行うことができるＶＰ
シェーピング装置を提供することにある。

【００１４】

【課題を解決するための手段】本発明の第一の観点は、
相異なる２種類の優先度を有する複数のバーチャルチャネルが存在するＡＴＭ転送方式において用いられ、到着するセルの出力を制御してバーチャルパスのセル間隔を再生するバーチャルパスシェーピング装置において、優先度ごとにバーチャルチャネルのセルを蓄積する複数のバッファと、到着するセルのバーチャルチャネル識別子を識別して対応するバッファに振り分ける手段と、優先度の高いバーチャルチャネルのセル出力数を計測する手段と、前記優先度の高いバーチャルチャネルの最大連続出力数を定めて前記バッファの出力を制御する手段とを備えたことを特徴とする。 この構成により優先度の高いバーチャルチャネルのセルを連続して出力することができるため、優先度の混在するバーチャルチャネルの優先度が異なるものについて、セル遅延ゆらぎを小さくしたバーチャルパスシェーピングが可能となる。

【００１５】また、この第一の観点では、セル出力数を計測する手段として高速のバーチャルチャネルの最大連続出力数を計数するカウンタを設け、このカウンタが設定された値に達するまで、低速のバーチャルチャネルの出力を抑止する出力制御手段が設けられることができる。

【００１６】また、高速のバーチャルチャネルの最大連続出力数を計数する第一のカウンタと、低速のバーチャルチャネルの最大連続出力数を計数する第二のカウンタとが設けられ、前記第一のカウンタの値が設定された値ｎになるまで、高速のバーチルチャネルのセルを蓄積するバッファのセルを優先的に出力し、この第一のカウンタの値がｎになると、前記第二のカウンタの値が設定された値ｍになるまで、低速のバーチャルチャネルのセルを蓄積するバッファのセルを優先的に出力する制御を行う制御手段を備えることができる。

【００１７】また、第一のカウンタの値が設定された値ｎに達せずに高速のバーチャルチャネルのセルを蓄積するバッファにセルがない場合に、低速のバーチャルチャネルのセルの蓄積するバッファのセルを出力し、または空セルを出力し前記第一のカウンタの値をカウントアップする手段を含むことができる。

【００１８】また、第二のカウンタの値が設定された値ｍに達せずに低速のバーチャルチャネルのセルを蓄積するバッファにセルが格納されていない場合に、高速のバーチャルチャネルのセルを蓄積するバッファのセルを出力し、または空セルを出力し第二のカウンタの値をカウントアップする手段を含むことができる。

【００１９】これらの構成により、優先出力期間中の他の優先度のバーチャルチャネルのセルの待ち合わせ遅延を小さくできる。

【００２０】本発明の第二の観点は、上記第一の観点を一般化して、優先度に対応して複数ｍ個のクラス分けを行うもので、優先度ごとにバーチャルチャネルのセルを蓄積する複数のバッファと、到着するセルのバーチャルチャネル識別子を識別して対応するバッファに振り分ける手段と、前記優先度ごとのバーチャルチャネルのセル出力数を計測する手段と、優先度ごとのバーチャルチャネルの最大連続出力数を定めて前記バッファの出力を制御する手段とを備えたことを特徴とする。

【００２１】本発明の第三の観点は、優先度ごとのバッファからの出力制御を待ちセル数に基づいて行うもので、優先度ごとにバーチャルチャネルのセルを蓄積する複数のバッファと、到着するセルのバーチャルチャネル識別子を識別して対応するバッファに振り分ける手段と、前記優先度ごとのバーチャルチャネルの待ちセル数を計測する手段と、優先度ごとのバーチャルチャネルの最大待ちセル数を定めて前記バッファの出力を制御する手段とを備えたことを特徴とする。

【００２２】なお、これらの第二および第三の観点の発明は、バーチャルチャネルの速度が速い順に高い優先度を与えることができ、また要求されるセル遅延ゆらぎが小さい順に高い優先度を与えることができる。

【００２３】

【作用】異なる優先度のＶＣセルを蓄積してそのセル出力間隔を再生するＶＰシェーピング装置において、優先度に対応してセル遅延ゆらぎを抑制できる。

【００２４】例えば速度によって優先度が異なるＶＣセルについては高速ＶＣセルを優先して出力することで、
ＶＰシェーピングによって高速ＶＣのセル遅延ゆらぎを抑制でき、網資源の使用率を向上させることができる。

【００２５】この場合、優先度ごとに到着するＶＣセルのＶＣ識別子（ＶＣＩ）を識別してそれぞれの優先度のバッファに格納しておき、優先度ごとに異なる連続出力数を設定して、優先度の高い順に、バッファに格納されたセルを読み出してそのセル間隔を再生して出力する。
これにより、高速のＶＣセルはその優先的に出力できる期間に連続して出力されるから、高速ＶＣのセル遅延ゆらぎを抑制できる。

【００２６】また、優先度ごとにバッファの待ちセル数を設定し、優先度の高い順にバッファに格納されたセルを出力することでも、優先度の高いＶＣのセル遅延ゆらぎを抑制できる。

【００２７】また、到着するＶＣについて、高速ＶＣと低速ＶＣとで優先度が異なり、高速ＶＣに高い優先度が与えられて優先的に出力する場合に、高速ＶＣの連続出力セル数を制限することにより、低速ＶＣのセルの出力間隔を維持し、出力競合による低速ＶＣの遅延ゆらぎの増加を小さくすることができる。

【００２８】また、高速ＶＣのセルを優先的に出力する期間と低速ＶＣのセルを優先的に出力する期間を交互に設け、高速ＶＣのセルを優先的に出力する期間を長く設定することにより、高速ＶＣのセル出力を優先し、一方低速ＶＣのセルを優先的に出力する期間により、高速Ｖ
Ｃのセルを優先的に出力する際に生ずる低速ＶＣのセルの待ち合わせ遅延を小さくすることもできる。

【００２９】上述の優先度によって複数ｍ個の優先度に対応して、ｍ個にクラス分けしてそれぞれのクラスのバッファにＶＣのセルを蓄積し、その優先度、例えば遅延クラス順にそのクラスの優先度に対応してバッファから読み出すことで、遅延クラスに対応してセル遅延ゆらぎを小さくすることができる。

【００３０】この優先度のクラスごとにバッファにＶＣ
セルを蓄積してＶＰシェーピングを行う場合に、優先度ごとに最大連続出力数を設定し、これに基づいて優先度ごとの連続出力数を計測して、優先度の高い順にセルを出力することもできるし、また優先度ごとに最大待ちセル数を設定し、これに基づいて優先度ごとの待ちセル数を計測して優先度の高い順にセルを出力することもできる。

【００３１】

【実施例】以下図面を参照して本発明の実施例を説明する。

【００３２】（第１実施例）図１は、本発明の第一の観点によるＶＰシェーピング装置の構成を示す図である。
この図１に示すＶＰシェーピング装置は、到着するＶＣ
のＶＣ識別子（以下ＶＣＩという）を識別してその識別子に基づいてＶＣを分離するＶＣ分離部１０、ＶＣ識別部１０で識別された高速ＶＣのセルをまとめて蓄積する高速用バッファ２１、低速ＶＣのセルをまとめて蓄積する低速用バッファ２２、到着するセルの速度の比率に基づいて設定された高速ＶＣセルの最大出力期間と低速Ｖ
Ｃセルの最大出力期間の値に基づいて、高速用バッファ２１、低速用バッファ２２の読み出し制御を行ってＶＰ
シェーピング制御を行うＶＰシェーピング制御部３０を備える。 なお、高速用バッファ２１、低速用バッファ２
２へのセルの格蓄積、ＶＣ分離部１０でのＶＣＩ識別により、それぞれのバッファへ多重分離部を介して振り分けられ、また、それぞれのバッファからの出力は多重化部を介してＶＰ上に多重化される。

【００３３】ここで、ＶＣ識別部１０は、到着するＶＣ
セルの識別子（ＶＣＩ）を識別して、そのＶＣの速度を識別するＶＣＩ識別部１１と、各ＶＣの速度を登録しておくテーブル１２とを備える。

【００３４】また、ＶＰシェーピング制御部３０は、テーブル１２に登録されたＶＣの速度の比率によって、高速ＶＣの連続出力数、すなわち、高速ＶＣの連続出力期間と低速ＶＣの連続出力期間とを決定する高速ＶＣ連続出力数決定部３４と、全体の制御を行う中央制御部（Ｃ
ＰＵ）３１と、設定された高速ＶＣ連続出力数により、
高速用バッファ２１からの最大連続出力数ｎを計数する高速用カウンタ３２と、中央制御部３１および高速用カウンタ３２のカウント数に基づいて高速用バッファ２１
および低速用バッファ２２の読み出し制御を行って、セル間隔を再生して出力させる出力許可部３３とを備える。

【００３５】ここにおいて、本実施例の特徴として、優先度ごとにバーチャルチャネルのセルを蓄積する複数のバッファとして高速用バッファ２１、低速用バッファ２
２と、到着するセルのバーチャルチャネル識別子を識別して対応するバッファに振り分ける手段であるＶＣ分離部１０とをそなえ、ＶＰシェーピング制御部３０に、優先度の高いバーチャルチャネルのセル出力数を計測する手段として高速用カウンタ３２と、前記優先度の高いバーチャルチャネルの最大連続出力数を定めて前記バッファの出力を制御する手段として出力許可部３３、高速Ｖ
Ｃ連続出力数決定部３４、中央制御部３１とを備える。

【００３６】次に本実施例装置の動作を説明する。

【００３７】あらかじめＶＣを設定する時にＶＣの平均速度をテーブル１２に登録するとともに、高速ＶＣと低速ＶＣとに分類してテーブル１２に記憶させておく。 これは例えば１．５Ｍｂｐｓ以下は低速ＶＣ、これより上の速度は高速ＶＣというように分類するものである。 高速ＶＣ連続出力数決定部３４は、テーブル１２の書き換えを受けて、全高速ＶＣの速度と全低速ＶＣの速度の比率から、高速用バッファ２１からの最大連続出力数ｎを計算する。

【００３８】セルがＶＰシェーピング装置に到着すると、ＶＣ分離部１０は、ＶＣＩ識別部１１で、ＶＣＩ
（バーチャルチャネル識別子）を識別し、テーブル１２
の記憶内容を基に高速ＶＣのセルと低速ＶＣのセルに振り分け、それぞれ高速用バッファ２１と、低速用バッファ２２とに蓄積する。 そして、ＶＰシェーピング制御部３０がある一定の間隔でセルをＶＰ上に出力するように制御する。

【００３９】このセルの出力制御を図２にフローチャートとして示しＶＰシェーピング制御部３０の動作を説明する。

【００４０】高速用バッファ２１にセルが格納されている場合、高速用カウンタ３２の値を読み、高速用カウンタ３２が最大連続出力数ｎ以下である場合は、出力許可部３３が高速用バッファ２１に出力許可を出してセルを出力し、高速用カウンタ３２の値に「１」を加算する。
高速用バッファ２１にセルが蓄積されていない場合、または高速用カウンタ３２の値がｎを越えている場合に、
低速用バッファ２２にセルが蓄積されていれば、出力許可部３３は低速用バッファ２１に出力許可を出し、または低速用バッファ２２にセルが蓄積されていなければ空セルを出力し、高速用カウンタ３２をリセットする。

【００４１】このようにして、ＶＣシェーピング装置において、高速ＶＣのセルを優先的に出力できる。 このとき高速ＶＣの最大連続出力数ｎを全高速ＶＣの速度と全低速ＶＣの速度の比率に基づいて定めることで、低速用バッファにおける最大待ち合わせ遅延の増加が抑制できる。

【００４２】（第２実施例）図３に本発明の第２実施例のＶＰシェーピング装置の構成を示す。 この第２実施例は、高速ＶＣと低速ＶＣとにそれぞれ優先出力期間を設定し、連続出力期間の比率を高速ＶＣと低速ＶＣとの速度の比率の割合に基づいて決定して、それぞれの連続出力数ｎ、ｍをカウントして、セル出力を制御するところに特徴がある。 すなわち、本第２実施例は、第１実施例に比べると、高速ＶＣの連続出力数ｎと低速ＶＣの連続出力数ｍとを決定する優先期間決定部３５と、決定された低速ＶＣの連続出力数ｍをカウントする低速用カウンタ３６とが設けられている点が相違する。

【００４３】この第２実施例の動作を説明する。 あらかじめＶＣの設定時に、ＶＣの平均速度をテーブル１２に登録するとともに、例えば１．５Ｍｂｐｓ以下は低速Ｖ
Ｃというように、高速ＶＣと低速ＶＣに分類し、テーブル１２に記憶しておく。 またＶＣ優先期間決定部３５
は、テーブル１２の書き換えを受けて、全高速ＶＣの速度と全低速ＶＣの速度の比率に基づいて、高速ＶＣ優先出力期間（連続出力数）ｎと低速ＶＣ優先出力期間（連続出力数）ｍを計算する。 セルが、ＶＰシェーピング装置に到着すると、ＶＣＩ識別部１１によってセルのＶＣ
Ｉを識別し、テーブル１２をもとに高速用バッファ２１
と低速用バッファのどちらかにセルを蓄積し、ＶＰシェーピング制御部３０の制御によりある一定の間隔でセルをＶＰ上に出力する。

【００４４】ＶＰシェーピング制御部３０の動作例を図４のフローチャートを参照して説明する。

【００４５】この場合、高速ＶＣが低速ＶＣに優先し、
高速用カウンタ３２が高速ＶＣ連続出力数ｎ以下の場合には、高速ＶＣ優先期間となる。 なお、このとき、低速用カウンタ３６のカウント数がｍを越えていれば低速用カウンタ３６をリセットする。 この高速ＶＣ優先期間において、高速用バッファ２１にセルが蓄積されていれば、高速用バッファ２１に出力許可を出す。 高速用バッファ２１にセルが蓄積されていなければ、空セルを出力する。 なお、図４の点線で囲む部分のようにこの高速Ｖ
Ｃ優先期間において高速用バッファ２１にセルが蓄積されていない場合、低速用バッファ２２を調べ、セルが蓄積されていれば低速用バッファ２２に出力許可を出し、
高速用バッファ２１、低速用バッファ２２のどちらにもセルが蓄積されていなければ空セルを出力することもできる。 その後、いずれの場合も高速用カウンタ３２に「１」を加算する。 このように高速ＶＣ優先期間でも高速ＶＣが到着していない場合には低速ＶＣセルを出力して高速用バッファを歩進することで、高速ＶＣ優先期間内の低速ＶＣセルの待ち合わせ遅延を小さくできる。

【００４６】次に高速用カウンタ３２の値がｎを越えている場合は、低速用カウンタ３６を調べｍ以下の場合であれば、低速優先期間となる。 このとき低速用バッファ２２にセルが蓄積されていれば、低速用バッファ２２に出力許可を出し、低速用バッファ２２にセルがなければ空セルを出力する。 なお、図４の点線で囲む部分のように低速用バッファ２２にセルが蓄積されていなければ、
高速用バッファ２１を調べ、セルが蓄積されていれば高速用バッファ２１に出力許可を出し、低速用バッファ２
２、高速用バッファ２１のどちらにもセルが蓄積されていなければ空セルを出力することもできる。 その後、いずれの場合も低速用カウンタ３６に「１」を加算する。
この場合、低速優先期間でも低速ＶＣが到着しなければ高速ＶＣを出力して低速用カウンタを歩進することができるため、低速ＶＣ優先期間内での高速ＶＣの待ち合わせ遅延を小さくできる。

【００４７】なお、高速ＶＣ優先期間を低速ＶＣに対する高速ＶＣの速度比よりも大きく設定することにより、
高速ＶＣのセルを優先的に出力することも可能である。
この場合にも低速ＶＣ優先期間を定めていることにより、低速ＶＣの待ち合わせ遅延を小さくすることができる。

【００４８】なお、上述の第１実施例および第２実施例では、ＶＣ分離部１０において、高速ＶＣと低速ＶＣをそれぞれのバッファに振り分ける動作で説明したが、優先順位の決め方は、セル遅延ゆらぎの増加を許容しないＶＣとセル遅延ゆらぎの増加を許容するＶＣという振り分け方式も可能である。

【００４９】（第３実施例）次に第３実施例を図５ないし図９に基づいて説明する。

【００５０】この第３実施例は、ＶＣの優先度ごとにクラス分けを行ってそれぞれのクラス用のバッファに到着したセルを蓄積し、出力制御を行う一例であり、その優先度として遅延の許容量ごとに遅延クラスを設けたものである。

【００５１】図５において、ＶＣ分離部１０は、ＶＣＩ
識別部と、ＶＣごとに遅延クラスを登録しておく遅延クラス記憶メモリ１３とを備える。 またセルを蓄積するバッファは、遅延クラスごとにｍ個設けられ、遅延の許容値の小さい順に遅延クラス番号ｉ（１≦ｉ≦ｍ）を付与されている。 ＶＰシェーピング制御部３０は遅延クラスの小さいセルを優先的に出力するように上記ｍ個のバッファを制御する。

【００５２】この図５のＶＰシェーピング装置の動作を説明すると、セルがＶＰシェーピング装置に到着すると、ＶＣＩ識別部１１によりＶＣＩを識別し、遅延クラス記憶メモリ１３を参照して、遅延クラス別に設けられたバッファ（クラス１用〜クラスｍ用）に蓄積する。 このバッファに蓄積されたセルはＶＰシェーピング制御部３０によりある一定の間隔でＶＰ上に出力される。

【００５３】この図５に示したＶＰシェーピング制御の第１の例を示すＶＰシェーピング制御部３０の構成を図６に、その動作例を図７にフローチャートを示して説明する。 この例は、遅延クラスごとにその連続出力数を決定してその連続出力数をカウントしてセル出力を制御する例である。

【００５４】すなわち、あらかじめ遅延クラスｉの連続出力数をＮｉ個に制限し、Ｎｉを図６の連続出力数記憶メモリ３７に記憶しておく。 クラス１の連続出力数がＮ
１個以下であれば、クラス１用バッファを調べ、セルが蓄積されていれば先頭セルを出力し、クラス１連続出力数カウンタを「０」にする。 次にクラス２の連続出力数がＮ２以下なら、クラス２用バッファを調べ、セルが蓄積されていれば先頭セルを出力し、クラス２連続出力数に「１」を加算する。 クラス２のカウンタの値がＮ２を越えていればクラス２連続出力数カウンタを「０」にし、クラス３において同様の動作を行う。 以下遅延クラスの順序にクラスｍまで同様の動作を繰り返す。 最後のクラスｍにおいてもセルの出力がなければ空セルを出力する。

【００５５】このように、要求される遅延ゆらぎが小さいＶＣの順に高い優先度を与えてセル間隔を再生して出力するので、セル遅延ゆらぎに対する高い品質要求のＶ
Ｃのセル遅延ゆらぎを小さくできる。

【００５６】次に図８および図９に基づいて図５に示したＶＰシェーピング制御の第２の例を説明する。 この第２のＶＰシェーピング制御は、遅延クラスごとの待ちセル数をカウントして出力制御を行う例である。

【００５７】この制御例では、ＶＰシェーピング制御部３０に待ちセル数記憶メモリ３８をもけ、遅延クラスｉ
の最大待ちセル数（Ｑｉ個）をあらかじめ記憶させておく。 またバッファにセルが到着した場合には、該当する遅延クラスの待ちセルカウンタに「１」を加算する。 クラス１の待ちセルカウンタがｑ１未満ならクラス１のセルを出力し、クラス１の待ちセルカウンタから「１」を減算する。 クラス１の待ちセルカウンタがｑ１以上ならクラス２の待ちセルカウンタを調べる。 以下出力可能なクラスがなければ、クラスｍまで同様の動作を繰り返す。 クラスｍのセルを出力できなければ、クラス１の待ちセルカウンタを調べ、セルがあれば出力してクラス１
の待ちセルカウンタから「１」を減算する。 このときクラス１の待ちセル数がＱ１以上の場合の出力が行われる。 以下同様の動作をクラスｍまで繰り返し、クラスｍ
のセルも無ければ空セルを出力する。

【００５８】この制御例では、遅延クラスごとに待ちセル数をカウントすることで、遅延ゆらぎに対する要求の高いクラスから順にセル間隔を再生して出力することができる。

【００５９】なお、この遅延クラス分けは、ＶＣの速度によって遅延クラス分けを行い高速ＶＣについては優先度の高いクラスに、低速のＶＣについては優先度の低いクラスに分類することができる。

【００６０】

【発明の効果】以上説明したように、本発明は、次の効果がある。 （１）高速のＶＣのセルを優先的に出力して高速ＶＣの遅延ゆらぎを減少させることができるため、ＶＰの帯域損失を抑制し、網資源の効率的な使用が可能となる。 （２）高速のＶＣのセルの連続出力数を制限し、あるいは低速ＶＣを優先的に出力する期間を設けているため、
高速ＶＣの出力を優先した場合に生ずる低速のＶＣの待ち合わせ遅延の増加を抑制することができる。 （３）優先して出力しているＶＣについてバッファに待ち合わせセルがない場合は優先度の低いＶＣのセルを出力することができるため、優先出力期間中の他の優先度のＶＣセルの待ち合わせ遅延の増加を低減することが可能である。 （４）異なる優先度のＶＣについて、優先度の高いものから所定のセルを連続して出力してセル間隔を再生することができるため、優先度の異なるＶＣセルが混在するＶＰのシェーピングにおいて、優先度の異なるＶＰセルの混在により生ずるセル遅延の増加を抑制することができる。 （５）セル遅延ゆらぎに対する要求の高いＶＣから順にクラス分けして優先して出力するように制御するため、
セル遅延ゆらぎを小さくして出力することができて網資源を効率的に使用することができ、品質要求に応じたトラヒック制御ができる。

【図面の簡単な説明】

【図１】第１実施例のＶＰシェーピング装置の構成を示す図。

【図２】第１実施例の動作を説明するフローチャート。

【図３】第２実施例のＶＰシェーピング装置の構成を示す図。

【図４】第２実施例の動作を説明するフローチャート。

【図５】第３実施例のＶＰシェーピング装置の構成を示す図。

【図６】第３実施例の第１のＶＰシェーピング制御部の構成を示す図。

【図７】第３実施例の第１のシェーピング制御の動作を説明するフローチャート。

【図８】第３実施例の第２のＶＰシェーピング制御部の構成を示す図。

【図９】第３実施例の第２のシェーピング制御部の動作を説明するフローチャート。

【図１０】従来のＶＰシェーピング装置の構成を示す図。

【図１１】従来のＶＰシェーピング装置によってセル遅延ゆらぎが増加する事例を説明する図。

【図１２】セル遅延ゆらぎの増加による帯域損失の例を説明する図。

【符号の説明】

１ ＶＰシェーピング装置 ２ バッファ ３ セル出力制御部 ４ ＶＰ多重装置 １０ ＶＣ分離部 １１ ＶＣＩ識別部 １２ テーブル １３ 遅延クラス記憶メモリ ２１ 高速用バッファ ２２ 低速用バッファ ３０ ＶＰシェーピング制御部 ３１ 中央制御部（ＣＰＵ） ３２ 高速用カウンタ ３３ 出力許可部 ３４ 高速ＶＣ連続出力数決定部 ３５ 優先期間決定部 ３６ 低速用カウンタ ３７ 連続出力数記憶メモリ ３８ 待ちセル数記憶メモリ