【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は警報状態制御装置に関し、特に、ＡＴＭ(Asynchronous Transfer Mode) における警報状態制御装置に関するものである。

【０００２】

【従来の技術】同期方式による回線交換では（ＳＴＭ：
Synchronous Transfer Mode）では１つの物理回線上にパスが時分割多重されている。 従って、それぞれのパスの中継点及び終端点においての警報状態（Ａｉｓあるいは対局警報）を示す警報ビットは周期的に受信することができる。

【０００３】従って、検出回路で例えば連続３回の警報ビットが入力されたときにアラーム信号を発生するようにした場合であっても、前回の警報ビットの入力から今回の警報ビットの入力迄の時間は既に判っているので、
時間の計測をすることなく、単純に回数のみを計数すればよいことになる。

【０００４】ところで、近年使用されているＡＴＭという新しい転送モードは従来のように周期的（時分割的）
に同じ行き先のパスが伝送されることはなく、伝送元の装置が受け取ったデータの順に非同期にデータが伝送されるようになっている。 例えば、装置Ａよりの伝送データがあって、他の装置Ｂ、Ｃ…からの伝送データがない場合には、上記装置Ａからの伝送データのみを連続して伝送して空き時間を作らないようにしている。

【０００５】この伝送方式では「セル」と称せられる固定長のデータを伝送単位とし、各セルをどの相手先に伝送するかの識別（バーチャルパスの識別）は各セルのヘッダに設けられた識別子によって行う。

【０００６】従って、アラームセルの入力するタイミングが非同期であって、例えば連続して所定回数のアラームセルが到達した場合であっても、前回のアラームセルが入力したタイミングから今回のアラームセルが入力する迄の時間が非常に長い場合には、確実に異常が発生していると判定することができない場合がある。 従って、
所定時間Ｔ ₀内（例えば３秒以内）に到着するアラームセルが所定個数Ｎ ₀に達したか否かによりアラームが検出されるようになっており、逆に所定時間Ｔ ₀内にアラームセルが到着しない場合には、前回迄に到着したアラームセルの個数ｎはクリアされるようになっている。

【０００７】図４は上記の動作をする従来の警報状態制御回路を示すものである。 まず、この回路の前段には伝送されてくるセルが通常のセルかアラームセルかを判別する判別回路があり、アラームセルのみが選別されて振り分け回路１に入力される。 振り分け回路１に入力されたアラームセルは、パスとアラームの種類（アラームの種類は各パスに４種ある）に対応した警報状態制御回路１００(100(1),100(2)…100(1024))に入力される。

【０００８】各警報状態制御回路１００は以下のような構成になっている。 上記のように振り分け回路１で振り分けられたアラームセルは個数保持回路１０４に入力され、ここで個数ｎをインクリメントする。 ここでインクリメントされた個数ｎが所定の数Ｎ ₀より多いとき（例えば、出力の最上位ビットに“１”が立ったとき）であって、かつ、下記時間検出回路１０３によりリセットがかからないとき、アラーム信号が出力される。

【０００９】上記のように振り分け回路１で振り分けられたアラームセルはカウンタリセット回路１０１にも入力され、該カウンタリセット回路１０１は次段のカウンタ１０２に対するリセット信号を出力する。 このリセット信号によってリセットされたカウンタ１０２のリセットされる直前のタイマ値は時間検出回路１０３に入力され、その時間t が判別される。 ここで、上記カウンタ１
０２の示す時間t が所定設定時間Ｔ ₀より短いときには個数保持回路１０４の保持個数ｎはそのまま保持される。 逆にカウンタ１０３の示す時間t が所定設定時間Ｔ
₀より長いときには、前回のアラーム到着時から今回のアラーム到着時まで所定設定時間Ｔ ₀以上経過していることを意味するので、個数保持回路１０４に保持されている個数ｎは無意味となりリセットされる。

【００１０】

【発明が解決しようとする課題】上記バーチャルパスの識別子は２５６（８ビット）種あり、更に、警報状態もそれぞれのパスについて４種あるため、警報状態は合計１０２４個になる。

【００１１】また、上記所定時間Ｔ ₀を３秒であるとすると、１９．４４ＭＨｚのクロックを使用する場合は２
６ビットのカウンタを１警報状態につき１つ用いる必要があり、従って、１０２４の警報状態のそれぞれについて上記所定時間Ｔ ₀を計数するには、２６ビットカウンタが１０２４個必要となる。

【００１２】従って上記のような従来の回路では、膨大な量のカウンタを必要とし、装置容積が大きくなるとともに、コストが著しく高くなっていた。 本発明は上記従来の事情に鑑みて提案されたものであって、カウンタの数を著しく減少させて、回路容積を小さくするとともに、コストの低減を図った警報状態制御装置を提供することを目的とする。

【００１３】

【課題を解決するための手段】本発明は上記目的を達成するために以下の手段を採用している。 まず、本発明発明は、所定時間内に入力されるアラームセルが所定個数Ｎ ₀以上入力したときにアラーム信号を出力する警報状態制御装置を前提としている。 この種警報状態制御装置において図１に示すように、アラームセルのヘッダに付された該アラームセルの行き先を指定する識別子をアドレスとして、該アラームの入力回数ｎと、前回の入力からの経過時間ｔをデータとして収納する記憶手段１０
と、上記記憶手段１０の所定のアドレスから読み出されたデータの中、個数ｎをインクリメントするとともに、
時間ｔをクリアして新しいデータを記憶手段１０の同じアドレスに収納する個数インクリメント回路４０と、上記記憶手段１０の所定のアドレスから読み出された時間ｔが所定時間Ｔ ₀内であるか否かを判定する時間判定回路５０と、上記時間判定回路５０の判定の結果、時間ｔ
が所定時間Ｔ ₀に満たない場合に、該読み出された時間ｔをインクリメントして、新しい時間ｔを記憶手段１０
の同じアドレスに収納する時間インクリメント回路６０
と、上記時間判定回路５０の判定の結果、読み出された時間ｔが所定時間Ｔ ₀をオーバしている場合に、上記読み出された個数ｎをクリアするとともに、該クリア状態のデータを記憶手段１０の同じアドレスに収納するクリア回路７０を備えたものである。

【００１４】上記の個数インクリメント処理時のアドレスはアラームセルより与えられ、また、時間インクリメント処理時のアドレスはカウンタ３０より与えられる。
そこで、記憶手段１０の前段にアラームセル、又はカウンタ３０より与えられるアドレスを切換える切換え手段３０と、上記切換え手段３０で上記アラームセルよりのアドレスが選択されたときに、上記個数インクリメント回路４０よりの出力を選択し、また、カウンタ３０よりアドレスが選択されたときに時間インクリメント回路６
０又はクリア回路７０の出力を選択して、該出力を記憶手段１０に返す切換え手段８０とを備えるようにしている。

【００１５】

【作用】アラームセル到着時、該アラームセルのヘッダに書き込まれた識別子をアドレスとして記憶手段１０より対応するアラームセルの入力回数ｎと、前回の入力からの経過時間ｔが読み出される。 この中、アラームセルの入力回数ｎは個数インクリメント回路４０でインクリメント（＋１）され、また時間ｔはクリアされて再び記憶手段１０の同じアドレスに書き込まれる。 このとき、
インクリメントされた個数ｎが所定数Ｎ ₀に達していると（例えば最上位ビットに“１”が立つと）、アラーム信号が出力されることになる。

【００１６】一方、カウンタ３０の出力も上記記憶手段１０のアドレスとして該記憶手段１０に入力される。 このとき、読み出された時間ｔは時間判定回路５０でその時間ｔが所定時間Ｔ ₀をオーバしているか否かが判定される。

【００１７】ここで、上記記憶時間ｔが所定時間Ｔ ₀をオーバしているときには、この後にアラームセルが到着しても所定時間Ｔ ₀を過ぎて到着するのであるから、アラーム状態が確定できないとの趣旨で、時間ｔ及び個数ｎともクリア回路７０でクリアされ、該クリアされた時間及び個数、すなわち値「０」が再び記憶手段１０の同じアドレスに収納される。

【００１８】上記時間判定回路５０で記憶時間ｔが所定時間Ｔ ₀に満たないときには、記憶時間ｔはインクリメント（＋１）されて記憶手段１０の同じアドレスに収納される。

【００１９】上記において個数ｎをインクリメントする処理（アラーム到着時の処理）と時間ｔをインクリメント（又はクリア）する処理とは時分割的に行う必要がある。 そこで、アラームセルよりのアドレスとカウンタ３
０よりアドレスはセルの伝送速度に同期した切換え制御クロックＳｃで選択切換えるようになっている。 また、
個数インクリメント回路４０の出力と時間インクリメント回路６０（又はクリア回路７０）の出力も同様に上記切換え制御クロックＳｃで切換えるようになっている。

【００２０】

【実施例】図２は本発明の一実施例を示すブロック図であり、図３はそのタイムチャートである。

【００２１】記憶手段１０にはパスの種類とアラームの種類に対応したアドレスが付され、該各アドレスには所定時間Ｔ ₀に到着したアラームの個数ｎと前回到着してからの時間ｔを書き込むようになっている。

【００２２】アラームセルは伝送ラインで所定周期の伝送クロックに従って順次伝送され、図示しないアラーム判別回路を介して図３（ａ）に示すアラームセルのアドレスＡｓがセレクタ２０に入力される。 一方、アドレスカウンタ３０は上記伝送クロックによって駆動され、図３（ｃ）に示すようにその出力が上記記憶手段１０のアドレスＡｃとしてセレクタ２０に入力される。 セレクタ２０は上記伝送クロックと同じ周期の切換え制御クロックＳｃ（図３（ｂ））によって制御され、該切換え制御クロックＳｃの前半部で例えばカウンタ３０の出力するアドレスＡｃを選択し、また切換え制御クロックＳｃの後半部で入力ラインより得られるアラームセルのアドレスＡｓを選択する。

【００２３】このようにして選択されたアラームセルのアドレスＡｓ又はカウンタ３０よりのアドレスＡｃは次段の記憶手段１０に入力される。 ここで、セレクタ２０
によってアラームセルのアドレスＡｓが選択された場合、該アドレスＡｓは上記切換え制御クロックＳｃの後半で記憶手段１０に入力される。 図３（ｄ）に示すように上記アラームセルのアドレスＡｓが選択さているときの前半部分で、該記憶手段１０に入力されているリード／ライト信号Ｓｒｗはリードイネーブル状態になっているので該アドレスＡｓの入力によって上記記憶手段１０
より該アドレスＡｓに記憶されている個数ｎと時間ｔを読み出してレジスタ９０にラッチされる。 そして、このデータは個数インクリメント回路４０に入力されて、該個数ｎが＋１される。 一方、上記記憶手段１０から読み出された時間ｔはこのように新しいアラームセルが到着したときより次のアラームセルが到着する迄の時間ｔを計測した結果を示すものであって、このように新しいアラームセルが到着した時点でその意味を失うので、上記個数インクリメント回路４０でクリアされる。

【００２４】このようにインクリメントされた個数ｎ、
あるいはクリアされた時間ｔ（ｔ＝０）はセレクタ８０
に入力される。 セレクタ８０は上記切換え制御クロックＳｃによってこのときインクリメント回路４０側に接続されており、しかも図３（ｄ）に示すようにリード／ライト信号Ｓｒｗはライトイネーブル状態になっているので、上記インクリメントされた個数ｎ及びクリアされた時間ｔは再び記憶手段１０の同じアドレスに書き込まれることになる。

【００２５】尚、上記到着アドレスがアラームセルのアドレスＡｓでない場合には、図示しない上記アラーム判別回路によって記憶手段１０の上記リードライト信号はマスクされるようになっている。

【００２６】上記記憶手段１０には切換え制御クロックＳｃの前半にカウンタ３０よりアドレスＡｓが与えられている。 これによって読み出された該アドレスＡｓに対応するアラームセルの到着個数ｎと前回アラームセルが到着してからの時間ｔは、上記と同様レジスタ９０にラッチされる。

【００２７】このようにレジスタ９０にラッチされたデータの中時間ｔは時間判定回路５０に入力され、ここで、所定時間Ｔ ₀と比較される。 この結果、上記時間ｔ
が所定時間Ｔ ₀より短いときには、所定時間Ｔ ₀内に更にアラームセルが到着する可能性があるので、時間インクリメント回路６０で時間ｔを＋１してセレクト回路８
０より該インクリメントされた時間ｔ（個数データは元のまま）は記憶手段１０に記憶させる。

【００２８】時間ｔが所定時間Ｔ ₀より長いときには、
所定時間Ｔ ₀より以前に前回のアラームセルが到着したことを意味している。 従って、次にアラームセルが到着しても実際に異常が継続しているか否かの確定をしがたいことになるので、この場合は個数ｎ及び時間ｔともクリア回路７０でクリアして、該クリアされたデータ（ｎ
＝０，ｔ＝０）が記憶手段１０の元のアドレスに記憶される。

【００２９】上記構成によれば、パス及びアラームの種類ごとにカウンタを用いる必要はなく、１つの記憶手段１０とアドレスカウンタ３０のみで処理することができる。

【００３０】

【発明の効果】以上説明したように本発明は、パス及びアラームの種類ごとのカウンタを用いる必要がなく、回路容量を著しく小さくすることができるとともに、コストも著しく下げることができる。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明の一実施例ブロック図である。

【図３】本発明のタイムチャートである。

【図４】従来例ブロック図である。

【符号の説明】

１０ 記憶手段 ２０ セレクタ ３０ カウンタ ４０ 個数インクリメント回路 ５０ 時間判定回路 ６０ 時間インクリメント回路 ７０ クリア回路 ８０ 切換え手段 Ｔ ₀所定時間 Ｎ ₀所定個数 ｎ アラームの入力回数