本发明涉及到计算机领域，特别是涉及到利用计算机实现的数字信息处理系统领域。

在某些需要对复杂信息进行实时处理的场合，例如在语音识别、图像识别、分类、决策、推理及环境学习等情形下，现行技术使用的是数字式电子计算机或者是带有人工神经网络结构的计算机系统。但是多年来的难题在于：使用程序式数字计算机来实现上述任务时往往由于程序复杂，信息处理速度较低而难于满足实时处理的要求，另一方面，人工神经网络计算机系统其结构十分复杂，成本高，因而也未做到普及应用。

本发明的目的在于针对现行技术中的上述缺点，模拟人脑的联想功能，提供一种新型仿生信息处理装置，它具有一种与现行技术（CPU或者是人工神经网络结构）不同的仿生信息处理单元。可普及应用于语音及图像识别、检索文件、分类、推理、决策等信息处理场合，具有功能强、结构简单等特点。从而为解决上述的技术难题提供了一种新的技术手段。

本发明是这样实现的：

（一）语音识别及图像识别。参照说明书附图1。

本发明的一种仿生信息处理装置，用于语音识别及图像识别的目的时，由一个数据采集系统12，一个接口电路8，一个辅助计算机9连接组成。其特征是：在所述的接口电路8与数据采集系统12之间，还连接有一个由门电路组成的逻辑网络6和一个半导体存贮器7;逻辑网络6输入端的多个输入线与数据采集系统12相连接，逻辑网络6输出端的多个输出线与半导体存贮器7地址线端的各条地址线相对接。半导体存贮器7的数据线端及控制线端通过接口电路8与辅助计算机9相连接。逻辑网络6与半导体存贮器7构成一个逻辑网络/半导体存贮器仿生信息处理单元。上述的逻辑网络6是由门电路组合连接实现的，用以表达某个逻辑函数。选择适当的逻辑函数式可以有助于提高信息处理精度;采用由逻辑函数式不同的逻辑网络构成的多个如上所述的逻辑网络/半导体存贮器仿生信息处理单元（如图1所示的6a-7a，6b-7b，6c-7c逻辑网络/半导体存贮器单元）并行处理方式，也有助于提高信息处理精度。选用不同的门电路以及不同的连接方式，可以得到具 有不同的逻辑变换关系的逻辑网络6，而表达不同的逻辑关系式。

也可以在逻辑网络6的连接中插入一个受辅助计算机控制的选通电路，来使逻辑网络6的函数变换关系发生变化。

可以采用如图1中13、14所例举的门电路组合单元通过不同的组合连接构成一个具有多个输入线及多个输出线的门电路矩阵，用以构成具有不同函数变换关系的逻辑网络6。图1中15为或门，16为与门，17为输入端，18为输出端。

以上所述为本发明的一种仿生信息处理装置用于语音识别及图像识别时的基本结构情况。

现在参照说明书附图1.将其工作原理概述如下：

待处理的语音信号或图像信号经数据采集系统12，转换为二进制代码信息，从数据采集系统12的输出端并行输出到逻辑网络6的输入端。经过逻辑网络6的逻辑转化，从其输出端输出。由于逻辑网络6的输出端的多个输出线与半导体存贮器7地址端的多条地址线相对接，因而该输出端输出的代码信息可以作为半导体存贮器7的地址码而寻址该半导体存贮器7。因而辅助计算机9可以通过接口8向半导体存贮 器7所寻址存贮单元中写入数据或者从中读出数据。上述的仿生信息处理装置有学习和识别两种状态：向半导体存贮器7中写入与输入信息相关的联想信息即期望的结果，为学习状态;从半导体存贮器7中读出经过以往的“学习”而存贮的联想信息即期望的结果，为识别状态。

（二）检索与分类决策推理

详细过程可参照图3及其说明书部分。现为了便于理解，将图3简化为图2并加以说明如下：

本发明的一种仿生信息处理装置用于检索与分类、决策、推理时其结构原理如图2所示，由一个辅助计算机11，接口10及一个仿生信息处理单元18连接组成。仿生信息处理单元18由寄存器2、寄存器3，三态门5、三态门6，以及由逻辑网络16和半导体存贮器17组成的逻辑网络/半导体存贮器单元连接构成。

上述的各寄存器、三态门及半导体存贮器17等均受辅助计算机11控制。逻辑网络16与半导体存贮器17的连接方式请参考图1中逻辑网络6与半导体存贮器7的连接，其特征在于由逻辑网络16与半导体存贮器17构成的逻辑网络/半导体存贮器单元 中，半导体存贮器17数据线端数据线中的一位或几位与逻辑网络16的输入端的一位或几位输入线相对接，由此形成一条附加的数据线22。附加的数据线22与一个计数器9相连接，在此，可将此计数器9称为下标计数器9。该计数器9用于向附加数据线22上传送一个具有初始值a的下标代码信息，该下标代码可在辅助计算机11控制之下做有规律的步进变化，此下标代码信息可以传送到逻辑网络16的输入端，也可以写入到半导体存贮器17数据线端与附加数据线相连接的数据位中去。

图2所示的仿生信息处理装置具有学习与工作两种状态。在学习状态，向半导体存贮器中写入信息，在工作状态，从半导体存贮器17中读出信息。

学习状态用于存贮学习经验及存贮文件等。

在学习状态下将一个文件名为$的文件A、B、C、D、E……装入由逻辑网络16与半导体存贮器17构成的逻辑网络/半导体存贮器单元之中的过程如下：（参照图2）

将文件名$字符输入辅助计算机11，经过接口10，数据总线12，三态门5输送到逻辑网络16的输入端，经过逻辑网络变换后输送到半导体存贮器 17的地址线端，从而使半导体存贮器17得到地址码信号，辅助计算机11向半导体存贮器17的寻址存贮单元中写入该文件第一个字符A（如果用文件名$所寻址的存贮单元中已经被其它数据所占用，即出现数据冲突现象，则应变更文件名$，并将新文件名重新输入，重复上述过程，直到数据冲突现象消失，找到一个未被数据占用的存贮单元时为止）。然后辅助计算机11将文件$的第一个字符A输送到逻辑网络16的输入端，随即在半导体存贮器17选中的存贮单元中写入B，再将B输入并写入C，以上过程反复进行，直到文件$全部写入半导体存贮器17为止。

假如在上述的贮入文件的过程之中，出现数据冲突现象，即当输入某字符（假设此字符为D）后发现由该字符寻址所选中的半导体存贮器17的存贮单元不为空，而为数据所占用，此时可以在辅助计算机11控制之下，或者是下标计数器9在半导体存贮器17数据线端的数据信号的触发下，使下标计数器9向附加数据线22传递的下标初始值a产生步进变化，例如变化到a+1，a+2，a+3……a+m，或a-1，a-2，a-3……等。由于逻辑网络的输入端接受的输入信息是由来自数据总 线12的信息与来自附加数据线22的信息两者综合而成的，所以仅仅改变附加数据线22的下标代码初始值a，也会使逻辑网络16的输入信息发生改变，从而可造成逻辑网络16的输出信息发生变化，使半导体存贮器17的地址码发生变化，使其被寻址存贮单元发生改变，当寻找到一个未被数据占用的存贮单元之后（设此时的下标值已改变为a+m），在辅助计算机11的控制之下，将前述的字符D及相应的下标值a+m写入到半导体存贮器17中去，此时半导体存贮器17所寻址存贮单元是由D字符的前节点字符C及与C相关的下标值所共同决定的输入到逻辑网络16的信息所选中的。如此使数据冲突问题得到解决。以上过程反复进行，直到将文件$内容A、B、C、D、E……全部装入半导体存贮器17之中为止。

以上所述为学习过程，即存贮一个文件的过程。现在参照图2说明从上述的仿生信息处理单元18中的半导体存贮器17中读出该$文件的过程。

此时装置从学习状态转变为工作状态，即转变为辅助计算机11从仿生信息处理单元18中读出数据的状态。其读出过程如下：

将文件名$字符输入辅助计算机11，经过接口10数据总线12，三态门5传送到逻辑网络16输入端，经过逻辑网络16输出到半导体存贮器17地址线端，辅助计算机11从半导体存贮器17所寻址存贮单元中读出文件的第一字符A后，再将A字符及相应的下标值送入逻辑网络16输入端，从而可以读出文件的第二字符B，再将B字符及相应的下标值送入逻辑网络16输入端，重复上述步骤直到$文件被完全读出为止。图2所示三态门5、三态门6，数据寄存器2，数据寄存器3的作用，是使逻辑网络16的输入信息得以保持住以维持半导体存贮器17所寻址存贮单元不变。同时，又可以使数据总线12及附加数据线22与逻辑网络16的输入信息相隔离以用来传送其它信息。

不难理解，如果只知道$文件中某一个关键字如B字符，在本装置的工作状态之下将B字符从辅助计算机11输入，经接口10，数据总线12，三态门5传送到逻辑网络16输入端后，就有可能得到$文件B字符后的一连串内容C、D、E……等，如果文件尾以某种方式指向文件头，则可以得到$文件全部内容。但是，由于下标值不一定为初始值a， 在将B字符输入进行检索的过程中，可能需要改变其相应的下标码，即通过辅助计算机11等方式改变下标计数器9的初始值a，方能检索得到$文件内容。在这种情况下，输入B字符后用不同下标值可以获得不同联想结果，这是一种类似人脑联想错误的现象。

如上所述的仿生信息处理装置适用于处理具有线性数据结构的信息，可用于检索等用途。

如果在上述的仿生信息处理装置中配置多个如图2.18所示的仿生信息处理单元，（如图3.18、19、20、21所示），并且各个仿生信息处理单元可以在辅助计算机11控制下互相交换信息，即一个仿生信息处理单元的输出结果可以被输送到其它单元的输入端进行再联想，很明显，这样做的结果意味着实现对树型结构信息的处理。因而本发明的一种仿生信息处理装置也可以应用于对树型结构信息的处理方面，即应用于分类，决策、推理等方面。

本发明的一种仿生信息处理装置，其信息处理过程可以主要地在其逻辑网络/半导体存贮器仿生信息处理单元中以联想方式进行，具有结构简单功能强，信息处理速度快及良好的环境学习能力等优点，适宜于普及应用，从而解决了现行技术中如前面所述的一 些长期未获解决的技术难题。本发明的一种仿生信息处理装置可用于语音识别、图像识别、检索、分类、决策、推理等方面。

说明书附图1：本发明的一种仿生信息处理装置的语音识别与图像识别装置的结构原理以及第一实施例结构原理。13，14为例举可能用来组合连接以构成逻辑网络6的多种可能的门电路结构单元中的某2种门电路结构单元。

说明书附图2：本发明的一种仿生信息处理装置用于检索、分类、决策、推理的基本结构原理及第二实施例的原理图。

说明书附图3：本发明的一种仿生信息处理装置第二实施例-一种检索和分类决策推理装置。

为了进一步说明本发明的一种仿生信息处理装置，下面参考图1，例举本发明的第一实施例。

在本发明的第一实施例中，例举了一种语音识别及图像识别装置。该装置由数据采集系统12，逻辑网络6、6a、6b、6c及半导体存贮器7、7a、7b、7c，接口8，辅助计算机9等连接组成。

数据采集系统12在语音识别时，由话筒1，放大器2，频谱分析仪3，音素分析仪4，串/并转换 电路5连接组成。

数据采集系统12在图像识别时，由图形扫描仪10，串/并转换电路11连接组成。

进行语音识别的时候，一个孤立词组的语音信号经话筒1，转换为电信号，经过放大器2放大到一定电平后送入语音频谱分析仪及音素分析仪中，由此提取出该词组的各个音素成分并且对各个音素成分进行频谱分析，从而得到一串二进制代码形式的词组语音的各个音素频谱图的集合，再经过串/并转换电路5，将此种按照发音先后次序排列的各音素频谱图代码信息转换为并行信号由其输出端输出到与之相对接的逻辑网络6的输入端，以下的信息处理过程请参考前述的“（一）语音识别及图像识别”一节。

在本实施例中，采用了多个具有不同函数关系式的逻辑网络，如图1中6、6a、6b、6c等，各配以相应的半导体存贮器7、7a、7b、7c等，以构成多个逻辑网络/半导体存贮器仿生信息处理单元。在辅助计算机9控制之下，上述的多个仿生信息处理单元，共同对来自数据采集系统12的信息进行处理，所产生的多个输出结果，由辅助计算机9对之进行简单的统计处理，输出具有较高概值的结果。

图1中13，14例举了2种不同组合方式的门电路单元，15为或门，16为与门，17为输入端，18为输出端。上述的逻辑网络6由多个此种门电路单元组合构成。通过改变上述门电路单元在逻辑网络中的排列组合及连接方式，可以改变逻辑网络所表达的逻辑函数式关系。

作为本发明第一实施例，数据采集系统12也可以由图像扫描仪10及串/并转换电路11连接组成，以构成一个图像识别装置。其工作原理可参考语音识别一节。

为了进一步说明本发明的一种仿生信息处理装置，下面参考图3，例举本发明的第二实施例。

在本发明的第二实施例中，例举了一种检索、分类、决策、推理装置，该装置由仿生信息处理单元18、19、20、21，数据总线12，接口电路10，辅助计算机11连接组成。仿生信息处理单元19、20、21的结构与功能与仿生信息处理单元18相似。仿生信息处理单元18是由数据寄存器1、2、3、4，单向三态门5、6、7，双向三态门8，下标计数器9及由逻辑网络16，半导体存贮器17构成的逻辑网络/半导体存贮器单元组合连接构成。 仿生信息处理单元18中各寄存器、三态门、半导体存贮器及下标计数器9等都可接受辅助计算机11的控制。各寄存器在不进行读写的时候，其内部数据线与外部数据线间为高阻状态。

本第二实施例，在用于检索时，有2种工作状态，它们是1.读出文件即检索状态，2.写入文件即学习状态。

文件的读写过程，是在辅助计算机控制之下，主要在逻辑网络16与半导体存贮器17连接构成的逻辑网络/半导体存贮器单元之中进行。该逻辑网络/半导体存贮器单元的组合连接方式与图2所示的由逻辑网络16与半导体存贮器17组成的逻辑网络/半导体存贮器单元相似。其基本结构及工作原理前面已经阐述过，请参照前面述及的“（二）检索与分类决策推理”，这里不再赘述。

下面参照图3，以写入一个文件名为$的内容为A、B、C、D、E……的文件为例，来进一步说明本发明的一种仿生信息处理装置第二实施例用于检索时在其学习状态写入一个文件的过程。

其过程如下：

1.将文件名$的字符从辅助计算机11输入后 ，经过接口10，数据总线12，三态门5输入到逻辑网络16，与此同时下标计数器9发出的下标初始值a也经过三态门7、6传送到逻辑网络16的输入端，以上两路信号经逻辑网络16变换后从输出端输出到半导体存贮器17的地址线端，做为半导体存贮器17的地址信号，此时，如果该半导体存贮器所寻址存贮单元未被数据占用，即没有数据冲突现象出现，则进行第二步过程，否则应更换文件名后再重复上述的过程，以使被选中的存贮单元为空。图3中寄存器2、3及三态门5、6的作用，是在文件名$字符输入逻辑网络16以后用来保持该网络的输入信息，以保证半导体存贮器7所选址存贮单元不变，再通过关断三态门5、6，使数据总线12与逻辑网络16的输入信息隔离，使数据总线12可以用来传送其它数据。

2.将文件$的第一个字符A输入辅助计算机，经过接口10，数据总线12，单向三态门5输入到逻辑网络16的输入端，与此同时下标计数器9发出的下标初始值a也经过三态门7，6传送到逻辑网络16的输入端，以上两路信息经逻辑网络16变换后做为半导体存贮器17的地址信号对该存贮器寻址， 如果此时未发生前述的数据冲突现象，则将A字符及下标计数器9产生的初始值a存贮到数据寄存器1中，否则在辅助计算机控制之下，或是在半导体存贮器17数据线信息的触发下，下标计数器产生的下标初始值a产生有规律的步进变化，例如变化为a+1，a+2，a+3……等。此步进变化的下标值经过三态门7、6传送到逻辑网络16的输入端及半导体存贮器17的数据线端的附加数据线上。由于下标值的步进改变，使半导体存贮器17可以寻址一系列不同的存贮单元，设在下标值为a+m时发现被寻址存贮单元未被数据占用，即无数据冲突现象，则可在辅助计算机11控制下将此时的字符A及相应的下标值a+m写入到数据寄存器1中。

3.将文件名$字符从辅助计算机11输入并执行读文件$的过程（详见后述），直到从半导体存贮器17中读出的内容为空，即无数据可读时为止，然后将寄存1中的所存贮的A字符及其相应的下标值a+m写入到半导体存贮器17中去。

4.将文件$的内容A、B、C、D、E……的第二个字符B输入到上述的仿生信息处理装置中去，然后再执行上述的第二步骤及第3步骤，执 行的结果是将B字符及其相应下标值写入到半导体存贮器17中去。

5.分别将文件$中的C、D、E……等字符输入到辅助计算机11中，在每一个字符输入后，均执行上述的第2，3步骤，直到$文件的全部字符都写入半导体存贮器17中去为止。

以上为第二实施例应用于检索，在其学习状态下，写入一个文件的过程。

现在例举第二实施例检索时，读出一个如上所述并且已经存贮到半导体存贮器17中去的文件名为$，内容为A、B、C、D、E……的文件的过程。

1.将文件名$字符输入辅助计算机11，经过接口10，数据总线12，单向三态门5输入到逻辑网络16中。此时三态门6、7开启，下标计数器9置初值a，半导体存贮器17的内部数据线与数据总线之间呈高阻状态。

2.寄存器2写入数据总线上出现的文件名$字符，寄存器3写入此时的下标初始值a。

3.在辅助计算机11等控制下，使三态门5、6、7断路，三态门8导通，寄存器2、3为读出状 态，半导体存贮器17内部数据线与数据总线接通。此状态下，寄存器2、3中所存贮的文件名$及下标初始值a送入逻辑网络16，由此产生半导体存贮器17的地址码寻址信号，使辅助计算机11读取半导体存贮器17所寻址存贮单元中由于以前的学习过程而存贮到该单元中的字符A及其相应的下标值，此下标值被送到寄存器4中存贮起来;字符A则送到辅助计算机11中加以存贮及显示。

4.半导体存贮器17内部数据线与数据总线隔离，三态门5、6导通，三态门7中断。在辅助计算机11控制之下，将寄存器4中存贮的A字符所对应的下标值经过三态门写入寄存器3，将辅助计算机11中存贮的A字符经过接口10，数据总线12，三态门5，存贮到寄存器2中。

5.重复执行第3，第4步骤，每次循环可以读取出一个文件字符送到辅助辅计算机11中加以存贮及显示。以上读文件过程反复进行，就可以从半导体存贮器17中提取出文件$的全部内容A、B、C、D、E……送到辅助计算机11中存贮显示，直至读到半导体存贮器17被选中的存贮单元为空，即无任何记录信息的时候，即可以结束读文件过程。

以上为本发明的一种仿生信息处理装置第二实施例，在用于检索时，检索文件即读出一个文件的过程。

很明显，通过执行上述的过程，不仅利用文件名$可以检索出该文件内容，而且利用该文件中的任何一个关键字符，例如利用B，输入到图3所示的仿生信息处理装置中去，也将检索出文件$的内容来。

图3所示的本发明的一种仿生信息处理装置，可以用于如A、B、C、D、E……形式的具有线性数据结构的信息的处理。

由于图3所示的第二实施例中具有多个与仿生信息处理单元18结构功能相似的仿生信息处理单元19、20、21，而且上述的各仿生信息处理单元可以在辅助计算机11控制下协同工作，每个仿生信息处理单元都执行其特定内容方面的信息处理任务，例如：仿生信息处理单元18执行涉及生活常识的信息任务，仿生信息处理单元19、20执行涉及科技知识的信息处理任务，仿生信息处理单元21执行涉及危险性分析的信息处理任务，等等。在辅助计算机11控制之下，上述的仿生信息处理单元中的每一个，其所产生的结果都可以被传送到其它的仿生信息处理单元中去以进行再联想信息处理，从而使得前面所述 的，本发明图3实施例二所能处理的线性数据结构出现分枝，而成为树型数据结构。很明显，在具有如上所述的各仿生信息处理单元18、19、20、21的情况下，图3所示的本发明的一种仿生信息处理装置，也可以用来完成树型数据结构所能完成的诸如分类、决策、推理等信息处理任务。