技术领域
[0001] 本
发明涉及等离子显示屏的测试方法和系统，具体的讲是对等离子显示屏中列驱动芯片的测试方法及系统。
背景技术
[0002] 等离子显示器(PDP)是目前市场上主流的平板显示器件之一。PDP在进行图像显示时，需要对屏
电极加载高压大
电流脉冲。列驱动芯片(TCP，以下简称“列片”)的作用，就是在低压
信号的控制下根据图像数据向PDP屏的data(数据)电极提供一定周期规律的高压大电流脉冲，以实现各图像单元周期性的放电发光和熄灭。
[0003] 列片的输入
控制信号包括低摆幅差分(RSDS)数据信号、时钟、
能量恢复使能(对应端口CSE)、输入选通(对应端口STB)、高压输出控制(对应端口POC)、芯片使能(对应端口CE)、低输出控制(对应端口BLK)等。
[0004] 目前，在对列片进行必要的性能测试时，通常采用的方法是将列片绑定到屏玻璃
基板上，然后通过与PDP模组控制板、A板(
寻址电极驱动板)相连，得到列片工作所需的时钟、控制信号及电源。
[0005] 这种方式的缺点是：一方面被测列片所得到的时钟及能量恢复使能(CSE)、输入选通(STB)等信号的
频率、
相位要么是固定不可调的，要么是可调范围较窄，无法满足针对某种特殊和极限状态时的列片性能测试需要；另一方面，列片绑定上屏的工序耗时耗
力耗成本，若被测列片还处于“试制－验证－更改－再验证”循环的初始阶段，没必要每次都绑定上屏后再做测试。比如，要对列片的能量恢复(ERC)功能进行测试，则需要能量恢复使能(CSE)信号能够灵活地调整为高或低；又比如，输入选通(STB)的下降沿和能量恢复使能(CSE)的上升沿的间隔时间，决定了能量恢复(ERC)功能的开启时间，进而影响了“能量恢复效率”这一重要参数指标；而输入选通(STB)的下降沿和能量恢复使能(CSE)的下降沿的时间间隔，又决定了列片输出电流能力这一重要指标。
[0006] 所以做列片能量恢复(ERC)性能测试时，就要求这两个输入控制信号的
相位差、频率和幅值能灵活可调。显然，如果能量恢复使能(CSE)和输入选通(STB)的相对相位差固定不变，则无法根据需求完成测试。
[0007] 针对以上问题，在列片的试制初期或用户的芯片认证阶段，有必要专
门开发一个测试系统，其产生的被测列片所需的各逻辑控制信号，既能满足列片正常工作的需要，又能实现控制信号的频率、幅值、相位的灵活调整。
发明内容
[0008] 本发明提供了一种列驱动芯片的测试方法及系统，通过方便、灵活地对控制信号进行调整的方式，来满足列片各方面性能参数的测试需要。
[0009] 本发明列驱动芯片的测试方法，包括：
[0010] a.测试被测列片(待测试的列驱动芯片)的逻辑电源与逻辑地之间的阻抗、高压驱动电源与高压地之间的阻抗、以及能量恢复外接电容端与高压地之间的阻抗，如果均为开路，则进行后续步骤；否则该列片为不良品，终止后续测试；
[0011] b.将被测列片插入显示屏模组上的寻址电极驱动板(等离子面板寻址电极高压驱动板，简称A板)的插座，压下探针夹具并接通各路电源。将显示屏模组上测试板的芯片使能端口接逻辑电源，低输出控制端口接逻辑地，测量被测列片的六个输出测试点的电平是否为低，若是则进行后续步骤；否则为不良品，可终止后续测试；
[0012] c.在所述测试板上将芯片使能端口和低输出控制端口接逻辑电源，高压输出控制端口接逻辑地，测量被测列片的六个输出测试点的电平是否为高，若是则进行后续步骤；否则该列片为不良品，可终止后续测试。
[0013] 先对被测列片的整体
质量是否合格进行检测，如果整体质量存在不合格的情况，则不需要再进行后续测试，直接判定为不良品。当整体质量通过测试后，才进行后续的各种性能测试。
[0014] 在性能测试中，可选的一种测试为将所述测试版上的芯片使能端口、低输出控制端口和高压输出控制直接与显示屏模组上的逻辑板的原始信号连接，将示波器第一通道的
电压探头接显示屏模组扫描板上的一扫描脉冲
输出信号，完成列片工作的
寻址期的触发
锁定；示波器的第二通道和第三通道的电压探头分别挂接在所述测试板上的能量恢复使能和输入选通的测试点上；示波器第四通道的电压探头通过夹具探针连接被测列片的任一输出测试点；
[0015] 将
视频信号发生器与所述逻辑板相连，通过视频信号发生器输出
指定图像，例如“红”、“绿”、“蓝”、“白”、“隔点”、“隔行”等特殊图像，测试被测列片单路输出对应所述指定图像时的能量恢复使能端口、输入选通端口及列片输出的电压特性曲线。
[0016] 在此
基础上，设置所述测试板的
可编程逻辑器件中的能量恢复使能信号频率
控制器(CSE_F)、能量恢复使能信号占空比控制器(CSE_DC)、输入选通信号频率控制器(STB_F)和输入选通信号占空比控制器(STB_DC)的值，调整能量恢复使能端口和输入选通端口的频率和占空比，再重复所述的电压特性曲线测试，从而得到列片的
输出电压追随参数变化的
波形曲线，测定列片能量恢复的功能参数，包括最大、最小的能量恢复启动时间及效率等。
[0017] 还可选的是，将示波器的第一通道和第二通道通过低压差分探头分别连接测试板的CLKP/N及A1/2～A7/8(CLKP/N指一对差分
时钟信号的两个，CLKP为正
差分信号，CLKN为与其对应的负差分信号；A1/2～A7/8指第一对到第四对差分寻址数据信号，A1/2为第一对，A7/8为第四对。例如A1为第一对中的正差分信号，A2为与其对应的负差分信号)中的一对差分
输入信号；示波器第三通道的电压探头接片选使能信号测试点(TP-CE测试点)，示波器第四通道的电压探头接被测列片的任一输出测试点；
[0018] 调整视频信号发生器，针对某一特定图像，测出输入差分时钟和数据对的共模/差模电压对应的输出电压特性曲线，从而判定被测列片的数据传输性能是否正确，例如有无漏传数据头或数据尾，是否存在数据干扰等。
[0019] 在上述基础上，设置所述测试板的可编程逻辑器件中的差分时钟信号频率控制器(CLK_F)、差分时钟信号占空比控制器(CLK_DC)、片选信号频率控制器(CE_F)和片选信号占空比控制器(CE_DC)的值，调整时钟端口和芯片使能端口的频率和占空比，通过测试板上的可调
电阻(5KΩ～13KΩ)调整低摆幅差分共模电压范围；然后重复所述的判定被测列片的数据传输性能是否正确的步骤，测试出被测列片对应的输出电压特性曲线，从而测定被测列片正确数据传输所需的适应参数范围。
[0020] 还可选的测试有，通过测试板上的可调电阻(5KΩ～13KΩ)调整低摆幅差分共模电压范围(1.0V～1.5V)，观察显示屏上的图像是否存在信号输出的干扰点，从而得到被测列片能够正常显示所需的低摆幅差分共模电压的适应范围，检测出被测列片的抗干扰能力。
[0021] 进一步的，将示波器第一通道的电压探头接被测列片的任一输出测试点，示波器的第四通道作为电流通道，其电流探头环接于寻址电极驱动板的高压电源输入
导线上，调整视频信号发生器的输出，测试出针对不同图像时被测列片的功耗。
[0022] 当需要测试被测列片的最大温升、最大功耗时，可以通过视频信号发生器输入图像数据，将
温度测试仪的
热电偶传感器探头粘贴于被测列片上，并将显示屏模组的电源板输出的扫描电压通过可调电阻调至最高，将寻址电压调至最高，点亮所述输入图像设定时长后，从热电偶温度测试仪读取此时被测列片表面的温度值，测试出被测列片的最大温升；将示波器的电流探头环接于寻址电极驱动板的高压电源输入导线上，测得此时对应于该输入图像的输入电流特性曲线和最大功耗。
[0023] 本发明还提供了一种用于上述测试方法的列驱动芯片的系统，包括具有6个被测试点的被测列片，还包括有显示屏模组、视频信号发生器、示波器、热电偶温度测试仪、探针夹具和万用表，其中被测列片通过探针夹具插接于显示屏模组的寻址电极驱动板上，万用表连接被测列片的各电源端口，热电偶温度测试仪连接于被测列片的表面，示波器分别连接被测列片以及显示屏模组中的列片测试板和扫描板，视频信号发生器连接显示屏模组中的逻辑板，在显示屏模组中，经电源顺序连接所述的逻辑板、列片测试板和寻址电极驱动板，电源还连接PDP面板的X电极高压驱动
电路板(X板)和Y电极高压驱动
电路板(Y板)，扫描板与寻址电极驱动板相连。
[0024] 其中显示屏模组的列片测试板的一种具体结构可以是，在所述显示屏模组的列片测试板中具有可编程逻辑器和外围电路，其中外围电路包括与所述可编程逻辑器相连的集成电路总线端口、配置芯片端口、标准测试端口、可调电阻和
振荡器，以及连接逻辑板输入和寻址电极驱动板的拨码
开关。
[0025] 本发明的列驱动芯片的测试方法及系统，能够通过方便、灵活地对控制信号进行调整的方式，充分满足了列片各方面性能参数的测试需要。并且相对于专业的通用性的集成电路测试设备，本发明是专用于等离子显示屏(PDP)列片的测试和认证，而且系统的成本低廉，制作简便，完全能够满足PDP模组制造厂家和列片研发部门对列片进行系列性能测试的需要。
[0026] 以下结合
实施例的具体实施方式，对本发明的上述内容再作进一步的详细说明。但不应将此理解为本发明上述主题的范围仅限于以下的实例。在不脱离本发明上述技术思想情况下，根据本领域普通技术知识和惯用手段做出的各种替换或变更，均应包括在本发明的范围内。
附图说明
[0027] 图1为本发明列驱动芯片的测试系统的
框图。
[0028] 图2为图1中列片测试板的电路框图。
具体实施方式
[0029] 本发明列驱动芯片的测试方法及系统，通过调整列片测试板中的可编程逻辑器FPGA内部的寄存器值及外围电路的参数，从而更改被测列片输入控制信号的状态、频率、相位、电压幅度等，然后用各种设备测出对应于不同视频图像的列片输入及输出电流、电压、芯片温升、屏亮、
色度等指标，从而完成对该芯片的性能测试。
[0030] 实施例：
[0031] 如图1所示本发明列驱动芯片的测试系统，包括具有6个被测试点的被测列片，还包括有显示屏模组(PDP模组)、视频信号发生器、示波器、热电偶温度测试仪、探针夹具和万用表，其中被测列片通过探针夹具插接于显示屏模组的A板(寻址电极驱动板)上，万用表连接被测列片的各电源端口，热电偶温度测试仪连接于被测列片的表面，示波器分别连接被测列片以及显示屏模组中的列片测试板和扫描板，视频信号发生器连接显示屏模组中的逻辑板，在显示屏模组中，经电源顺序连接所述的逻辑板、列片测试板和A板，电源还连接X板(PDP面板的X电极高压驱动电路板)和Y板(PDP面板的Y电极高压驱动电路板)，扫描板与A板相连。
[0032] 如图2所示，其中显示屏模组的列片测试板的具体结构为，在所述显示屏模组的列片测试板中具有可编程逻辑器FPGA和外围电路，其中外围电路包括与所述可编程逻辑器FPGA相连的集成电路总线端口IIC、配置芯片端口、标准测试端口JTAG、5KΩ～13KΩ的可调电阻和振荡器，以及连接逻辑板输入和A板的拨码开关。拨码开关分别为三种控制信号提供三种状态切换：逻辑1、逻辑0、直通。可调电阻的输入端还连接有1.2V和3.3V电源，电源插座通过指示灯连接到所述的3.3V电源上。可编程逻辑器FPGA还设有重置电路。可编程逻辑器FPGA需要具有支持低幅差分信号RSDS输出的功能；标准测试JTAG
接口和集成电路总线IIC接口用于在线调整可编程逻辑器FPGA内部寄存器值，从而更改输出信号参数。
[0033] 对被测列片进行测试时，步骤为：
[0034] 1)连接测试系统的各电路组件，其中视频信号发生器的输出、
分辨率及
帧频率调至“60HZ场频”和“1024×768分辨率”格式。
[0035] 2)用万用表分别测试被测列片的逻辑电源VDDL与逻辑地GND、高压电源端VDDH与接地端VSS、芯片使能端口CE与接地端VSS的阻抗，若均为开路，则进行后续步骤；否则该列片为不良品，终止后续测试。
[0036] 3)将被测列片插入A板插座，压下探针夹具，连接系统各组件并接通各路电源。通过拨码开关将芯片使能端口CE接逻辑电源VDDL，低输出控制端口BLK接逻辑地GND，测量被测列片的六个输出测试点是否为低，若是则进行后续步骤；否则该列片为不良品，终止后续测试。
[0037] 再通过拨码开关将芯片使能端口CE、低输出控制端口BLK接逻辑电源VDDL，高压输出控制POC接逻辑地GND，此时测量被测列片的六个输出测试点是否为高，若是则进行后续步骤；否则该列片为不良品，终止后续测试。
[0038] 4)通过拨码开关将芯片使能端口CE、低输出控制端口BLK、高压输出控制端口POC改为直通状态，即直接与逻辑板的原始信号相连；将示波器的第一通道、第二通道、第三通道、第四通道调整为电压信号通道，其中第一通道探头接PDP模组中扫描板上的扫描脉冲输出端，用来触发锁定列片工作的寻址期；第二通道、第三通道探头分别挂接在列片测试板上的能量恢复使能端口CSE和输入选通端口STB测试点上；第四通道探头接被测列片六个输出测试点中的任一路。
[0039] 5)将视频信号发生器与逻辑板连接，接通电源开关，调整视频信号发生器，选择性输出“红”、“绿”、“蓝”、“白”、“隔点”、“隔行”等特殊图像，此时可测出对应各特殊图像时的能量恢复使能端口CSE和输入选通端口STB及输出电压特性曲线，获得如最大峰值VOUTppmax和能量恢复端口ERC开启时间(输入选通端口STB下降沿到能量恢复使能端口CSE下降沿)、能量恢复端口ERC效率(最大峰值VOUTppmax上升及下降沿出现台阶的
位置比例)等参数值。
[0040] 6)调整列片测试板的可编程逻辑器FPGA内部寄存器及
锁相环设置参数，将能量恢复使能端口CSE的“高”状态在60ns/75ns/88ns之间，输入选通端口STB的“高”状态在30ns/37ns/45ns之间进行调整，然后重复第5)步骤，测试出对应的能量恢复端口ERC功能参数的变化，从而得到该被测列片所允许的能量恢复端口ERC开启时间范围和所能达到的最大能量恢复效率。
[0041] 在线调整或固定写入可编程逻辑器FPGA内寄存器及锁相环设置参数，将时钟端口CLKP/N(CLKP/N指一对差分时钟信号的两个，CLKP为正差分信号，CLKN为与其对应的负差分信号)的频率分别设为133MHZ、150MHZ、200MHZ；输入选通端口STB的周期分别设为102MHZ、116MHZ、133MHZ，测试出相对应的能量恢复端口ERC的功能参数的变化，从而得到该被测列片所能允许的时钟及输入选通端口STB
频率范围，以及所能达到的最大的能量恢复能力。
[0042] 7)将示波器的第一通道、第二通道改接低压差分探头，分别连接列片测试板的时钟端口CLKP/N及A1/2～A7/8(A1/2～A7/8指第一对到第四对差分寻址数据信号，A1/2为第一对，A7/8为第四对。例如A1为第一对中的正差分信号，A2为与其对应的负差分信号)中的任一对差分信号；第三通道接芯片使能端口CE或高压输出控制端口POC或低输出控制端口BLK，第四通道接被测列片上六个输出测试点中的任一个。调整视频信号发生器输出为全白或其它图像时，相应输出电压特性曲线等重要参数，从而测定数据传输的准确性及具体的时序参数，包括相对于时钟的输出延时(Tphl1、Tplh1)、相对于芯片使能端口CE/高压输出控制端口POC/低输出控制端口BLK的输出延时(Tphl2、Tplh2)、上升及下降时间(Trout、Tfout)等。
[0043] 8)通过可编程逻辑器JTAG接口、集成电路总线IIC接口，在线调整或固定写入可编程逻辑器FPGA内部寄存器及锁相环的设置参数；调整列片测试板上的差模匹配可调电阻(5KΩ～13KΩ)，将时钟端口CLKP/N的频率设置在133MHZ/150MHZ/200MHZ、占空比在4:3/3:4/5:2/2:5之间；芯片使能端口CE为“高”的状态在250ns/262ns/80ns之间；芯片使能端口CE的上升沿到第1及第32个数据信号边沿的相对相位差、低摆幅差分RSDS共模电压在1.0V/
1.25V/2.0V、差模电压在100mV/200mV/400mV之间进行调整，然后重复第7)步骤，测试对应的输出电压特性曲线的变化，以便测定被测列片的数据传输时序适应范围。
[0044] 9)为能测出被测列片的实际点屏效果，以及最大温升和最大功耗，将列片输出端通
过热压绑定，与PDP屏玻璃基板上的数据电级相连，被测列片输入端依然插入A板的插座。
[0045] 示波器的第二通道接扫描板的单路扫描脉冲做触发；第一通道的探头改接被测列片的六个输出测试点中的任一个；第四通道调整为电流测试通道，其电流探头环接于电源板到A板的电源输入正极导线上；然后调整视频信号发生器的输出，测得被测列片的输入总电流Iin-all在多个
视频帧周期内的波形曲线，进而得到电流有效值、最值、均值等参数，从而测得被测列片在该输入图像显示下对应的功耗。
[0046] 10)将温度测试仪的某一路热电偶传感器探头粘贴于被测列片上，然后将PDP模组系统电源板的扫描电压调整至最高，将寻址电压调整至最高，点亮输入图像1小时后，可读取此时被测列片表面的温度值；可从示波器测得对应于该输入图像的最大功耗。
[0047] 11)将视频信号发生器的输出场频调至50HZ，重复以上步骤，测试此时对应的列片各项性能指标。
[0048] 12)最后关闭各路电源，完成测试。
[0049] 以上步骤中，第9)、10)项的测试内容，需将被测列片绑定在PDP屏玻璃基板上，其它测试项，则不必绑定即可完成。
[0050] 不绑屏的测试方式可测定被测列片的逻辑控制、高压驱动输出性能及相应的参数指标，这在列片试制的初始阶段是必不可少的测试内容。绑屏后可测试被测列片的实际点屏情况，及表面温升、功耗等指标，常用于研发中期或产品认证阶段。所以，总的测试顺序是先进行不绑屏即可完成的步骤，然后再依据实际情况进行绑屏后的测试步骤。
