用于计算单元内的显示装置的自我更新显示控制器
阅读：950发布：2024-02-13
专利汇可以提供用于计算单元内的显示装置的自我更新显示控制器专利检索，专利查询，专利分析的服务。并且一种用于计算单元内的显示装置的自我更新显示 控制器 供显示系统驱动显示装置的方法、系统及 计算机程序 产品。显示系统包括一处理器、一主要显示控制器、一次要显示控制器及一显示装置。主要显示控制器接收由处理器送出的显示数据。主要显示控制器也在处理器送出新的显示画面时驱动显示装置。当这些显示画面由处理器连续送出时，显示装置的控制由次要显示控制器接手，使低电量操作达到最佳化。，下面是用于计算单元内的显示装置的自我更新显示控制器专利的具体信息内容。
1.一种降低计算单元内显示次系统电源消耗的方法，其中该计算 单元包括一处理器、一主要显示控制器及一次要显示控制器，其特征 在于，该方法包括下列步骤：
a.将该主要显示控制器从一主动模式切换成一非主动模式，如果该 处理器没有产生新的更新数据；及
b.命令该次要显示控制器更新该显示装置，无关乎该显示次系统 内的该主要显示控制器及该处理器及该显示装置，该次要显示控制器 相较于该主要显示控制器实质消耗较少电源。
2.权利要求1所述的方法，其中，更包括将存在于该主要显示控 制器的更新数据转换成一减少位型式，该减少位型式视觉上无法与存 在于该主要显示控制器内的该更新数据有所区别。
3.如权利要求2所述的方法，其中，该减少位型式储存于一画面 缓冲器，该画面缓冲器连接该次要显示控制器。
4.如权利要求2所述的方法，其中，该将存在于该主要显示控制 器的更新数据转换成减少位型式的步骤包括：
a.处理存在于该主要显示控制器内的更新数据的红色位，以形成一 减少位型式，该主要显示控制器的更新数据的红色位及该减少位型式 对应该显示装置的第一条线的第一像素；
b.处理该主要显示控制器内更新数据的绿色位，以形成一减少位 形成，该主要显示控制器的更新数据的绿色位及减少位型式对应该显 示装置的第一条线的第二像素；及
c.处理该主要显示控制器内的更新数据的蓝色位，以形成一减少位 型式，该主要显示控制器的更新数据的蓝色位及减少位型式对应该显 示装置的第一条线的第三像素。
5.如权利要求4所述的方法，其中，更包括针对该显示装置的每 条线的每个像素处理该主要显示控制器内的更新数据，其中每条相邻 线之间的水平补偿颜色不同。
6.如权利要求2所述的方法，其中，更包括修正锯齿边缘减少位 型式的步骤，该步骤包括决定该显示装置每条线的每个像素值，该每 个像素的修正锯齿边缘值由计算目前像素值及相邻像素值而得。
7.如权利要求2所述的方法，其中，该处理该主要显示控制器内 更新数据以形成减少位型式的步骤包括：将该主要显示控制器内更新 数据的输入颜色资料转换成单色代表值，该单色代表值吻合主要显示 控制器内更新数据的人类亮度感知能力。
8.如权利要求2所述的方法，其中，该处理该主要显示控制器内 更新数据的步骤包括以另外型式通过主要显示控制器内更新数据的绿 色组成，该另一型式为材料视觉上等同该主要显示控制器内更新数据 的绿色内容。
9.如权利要求1所述的方法，其中，更包括：
a.命令该主要显示控制器从非主动模式进入主动模式，当该处理器 产生新的更新数据时；
b.告知该次要显示控制器处理器已经产生新的更新数据；及
c.命令该主要显示控制器更新该显示装置。
10.如权利要求9所述的方法，其中，更包括一将该主要显示控 制器内单一更新数据画面转换成该减少位型式的步骤，该转换步骤就 在命令该次要显示控制器更新该显示装置前进行，该转换步骤由此提 高显示效率。
11.如权利要求1所述的方法，其中，该次要显示控制器能进入 非主动模式，该非主动模式通过使该显示装置没有处理器介入时无法 致动的方式进入。
12.如权利要求11所述的方法，其中，该次要显示控制器能完全 关闭该显示装置的电源。
13.如权利要求11所述的方法，其中，该次要显示控制器一收到 来自一或多个输入装置的输入讯号时即能自动从非主动模式切换到主 动模式，该一或多个输入装置连接该计算单元，该输入讯号被该次要 显示控制器接收而不用该处理器介入。
14.如权利要求13所述的方法，其中，该来自连接计算单元的输 入装置的输入讯号由该次要显示控制器内的接脚接收。
15.如权利要求11所述的方法，其中，该次要显示控制器能在一 接收到来自一或多个输入装置的输入讯号时即自动从非主动模式切换 到主动模式，该一或多个输入装置连接到该计算单元，该输入讯号由 该次要显示控制器经该处理器的介入接收。
16.如权利要求1所述的方法，其中，利用处理器根据一储存于 计算机可读取媒体内的计算机可执行指令执行降低该计算单元内该显 示次系统的电源消耗。
17.一种降低一计算单元内的一显示次系统电源消耗的系统，其 特征在于，该系统包括：
a.一处理器，该处理器产生由该显示装置显示的更新数据，该显示 装置存在于该显示次系统；
b.一主要显示控制器，该该主要显示控制器以更新数据更新该显 示装置；及
c.一次要显示控制器，该次要显示控制器以该更新数据更新该显示 装置，无关该主要显示控制器及该处理器，该次要显示控制器包括：
i.一画面缓冲器，该画面缓冲器储存一更新画面用以更新该显示 装置，无关该主要显示控制器及该处理器。
18.如权利要求17所述的系统，其中，该次要显示控制器更包括 一输入端口，该输入端口接收该主要显示控制器内针对每一条线的每 一像素的更新数据，该更新数据由该处理器产生。
19.如权利要求17所述的系统，其中，该次要显示控制器更包括 一输出端口，该输出端口连接一存在于计算单元内可兼容薄型薄膜晶 体管面板列及栏驱动器集成电路，该薄型薄膜晶体管面板列及栏驱动 器集成电路经由该输出端口提供该减少位型式给该显示装置，该减少 位型式用以更新该显示装置而无关该处理器。
20.如权利要求17所述的系统，其中，该次要显示控制器更包括 一或多个时脉，该一或多个时脉不同步地与该主要显示控制器的一或 多个时脉一起操作。
21.如权利要求17所述的系统，其中，该次要显示控制器更包括：
a.一第一接脚，该第一接脚决定二个显示控制器其中哪一个进行该 显示装置的更新，如果该第一接脚为主动模式则该主要显示控制器更 新该显示装置，如果该第一接脚为非主动模式则该次要显示控制器更 新该显示装置；
b.一第二接脚，如果该次要显示控制器为非主动模式则该第二接 脚设定为主动模式；
c.一第三接脚，当该处理器从该输入装置接收到一或多个输入值 时，该第三接脚使该主要显示控制器从非主动模式驱动到主动模式， 该一或多个输入装置连接至该处理器；及
d.一第四接脚，该第四接脚有助于该次要显示控制器与该处理器 之间的沟通。
22.如权利要求21所述的系统，其中，该次要显示控制器更包括 一第五接脚，该第五接脚接收来自一或多个该输入装置的输入讯号。
23.如权利要求17所述的系统，其中，该次要显示控制器更包括：
a.一处理模块，该处理模块处理该主要显示控制器内的更新数据， 以形成一减少位型式，该处理模块包括：
i.一决定模块，该决定模块决定该显示装置的每一条线的每个像素 值。
24.一种降低一计算单元内一显示次系统的电源消耗的系统，其 特征在于，该系统包括：
a.一处理器，该处理器产生由该显示装置显示的更新数据，该显示 装置位于该显示次系统内；
b.一主要显示控制器，该主要显示控制器以该更新数据更新该显 示装置；
c.一画面缓冲器，该画面缓冲器储存一用以更新该显示装置的更新 画面；及
d.一次要显示控制器，该次要显示控制器以该更新数据更新该显 示装置，无关该主要显示控制器及该处理器，其中该主要显示控制器 或该次要显示控制器可以动态被命令去更新该显示装置。
25.一种次要显示控制器，其特征在于，该次要显示控制器包括：
a.一输入端口，该输入端口接收一主要显示控制器内针对每一条线 的每一像素的更新数据，该显示装置连接一晶体管对晶体管逻辑兼容 薄型薄膜晶体管显示控制器；
b.一输出端口，该输出端口连接一可兼容薄型薄膜晶体管面板列 及栏驱动器集成电路，以支持兼容一薄型薄膜晶体管显示器上的显示 输出值；
c.一画面缓冲器，该画面缓冲器储存用以更新该显示装置的更新画 面，无关该主要显示控制器及该处理器；
d.一异步动态随机存取内存介面端口，该异步动态随机存取内存 介面端口连接于该画面缓冲器；及
e.一或多个时脉，该一或多个时脉更新该显示装置。
26.如权利要求25所述的次要显示控制器，其中，更包括：
a.一第一接脚，该第一接脚决定二个显示控制器其中哪一个用以更 新该显示装置，如果该第一接脚为主动模式则该主要显示控制器更新 该显示装置，如果该第一接脚为非主动模式则次要显示控制器更新该 显示装置；
b.一第二接脚，如果该次要显示控制器为非主动模式则该第二接 脚设定为主动模式；
c.一第三接脚，当处理器接收到来自一或多个输入装置的一或多个 输入值时第三接脚使该次要显示控制器从非主动模式驱动到主动模 式，其中一或多个输入装置连接至该处理器；及
d.一第四接脚，其中该第四接脚有助于该次要显示控制器与该处 理器之间的沟通。
27.如权利要求26所述的次要显示控制器，其中，更包括一第五 接脚，该第五接脚接收来自一或多个输入装置的输入讯号。
28.如权利要求26所述的次要显示控制器，其中，更包括：
a.一处理模块，该处理模块处理该主要显示控制器内的更新数据， 以形成一减少位型式，该处理模块包括：
i.一决定模块，该决定模块决定该显示装置每一条线的每个像素 值。
技术领域
本发明涉及计算单元内显示装置的领域。更定言之，本发明是关 于一种用以更新计算单元内显示装置的方法及系统。
背景技术
本发明主张美国暂时专利申请案第60/785,066号，名称为“用于 手提电脑的自行更新显示控制器”，申请日为2006年3月23日的优 先权，该案内容以参考方式在此并入本案。
本发明也以参考方式将共同申请中的申请案美国暂时专利申请案 US 60/785,065(申请日为2006年3月23日，马克福斯特(Mark J.Foster)， 名称为“双显示控制器之间无伪像切换”(Artifact-Free Transitions Between Duel Display Controller)及于美国暂时性专利申请案US 60/906,122(申请日为2007年3月9日，马克福斯特(Mark J.Foster)，名 称为“双显示控制器之间无伪像切换”(Artifact-Free Transitions Between Duel Display Controller)等内容并入本案。
计算单元利用一显示装置以呈现资料给使用者。显示装置为一位 于计算机及使用者之间的接口。显示装置例如包括，但不限于，阴极 射线管(CRT)显示屏幕、液晶显示(LCD)屏幕、等离子屏幕及有机发光 二极管(OLEDs)。位于计算单元内的显示控制器包括一来自处理器的输 入讯号。显示控制器处理输入讯号及提供一更新显示装置的更新数据。
更新数据为一储存于显示控制器的更新内存。在一些系统里，显 示控制器的更新内存与处理器RAM整合成一体。此为已知的联合内 存结构(Unified Memory Architecture)。在其它系统里，显示控制器具有 专属但与处理器RAM分开的更新内存RAM控制器。更新内存里的更 新数据包括每个存在于显示装置每一条线的像素的色彩值。储存更新 数据所需的内存的总数量视显示装置的分辨率而定。该分辨率可以被 定义为形成显示影像的行列的物理数值。此外，更新显示装置所需的 内存总数目视色深而定。色深包括用以展现单一像素的颜色所需的位 数量。在联合内存结构里，显示装置直接从处理器的更新内存存取更 新数据。处理器驱动更大许多的内存，以支持基本输入输出(Basic Input/Output)系统(BIOS)，操作系统(OS)及各种应用程序。操作处理 器所需的内存数量典型大于显示控制器更新联合内存结构内显示装置 所需的内存数量。
驱动更新内存所需的电量可以由P＝CV^2F表示。在此，C表示 内存电容器的电容量，及V表示电压，及F表示内存时脉计算频率。 更新内存所消耗的电量直接与内存大小成正比。此外，需要另外的电 量来运作用以分享处理器与显示装置间的处理器主要内存资源的内存 运算单元。结果联合内存结构内显示装置更新，电消耗量越益增加。
而且，在许多的计算单元里，显示控制器与处理器整合成一体。 此等计算单元不允许处理器在显示装置因为没有使用者输入动作而不 再需要更新时关闭。这是因为与双用途内存系统有关的通用电子产品 所致。结果，显示装置更新时耗电量更大，即使是处理器为非主动操 作(inactive)。
从上述数据的观点观之，需要一种避免为了更新显示装置而使用 大量存储器的方法及系统。此等方法及系统应该也能更新显示装置， 而免除运作高速内存架构单元所需的电量。此外，此等方法及系统应 该使处理器在显示结果不需要更新时关闭。此外，需要一种能在长时 间不动作时自动关闭显示装置电源，而且也能够在除了处理器的操作 外使用者再次操作时重新启动显示装置的方法及系统。
本发明也以参考方式将共同申请中的申请案美国暂时专利申请案 US 60/785,065(申请日为2006年3月23日，马克福斯特(Mark J.Foster)， 名称为“双显示控制器之间无伪像切换”(Artifact-Free Transitions Between Duel Display Controller)及于美国暂时性专利申请案US 60/906,122(申请日为2007年3月9日，马克福斯特(Mark J.Foster)，名 称为“双显示控制器之间无伪像切换”(Artifact-Free Transitions Between Duel Display Controller)等内容并入本案。
计算单元利用一显示装置以呈现资料给使用者。显示装置为一位 于计算机及使用者之间的接口。显示装置例如包括，但不限于，阴极 射线管(CRT)显示屏幕、液晶显示(LCD)屏幕、等离子屏幕及有机发光 二极管(OLEDs)。位于计算单元内的显示控制器包括一来自处理器的输 入讯号。显示控制器处理输入讯号及提供一更新显示装置的更新数据。
更新数据为一储存于显示控制器的更新内存。在一些系统里，显 示控制器的更新内存与处理器RAM整合成一体。此为已知的联合内 存结构(Unified Memory Architecture)。在其它系统里，显示控制器具有 专属但与处理器RAM分开的更新内存RAM控制器。更新内存里的更 新数据包括每个存在于显示装置每一条线的像素的色彩值。储存更新 数据所需的内存的总数量视显示装置的分辨率而定。该分辨率可以被 定义为形成显示影像的行列的物理数值。此外，更新显示装置所需的 内存总数目视色深而定。色深包括用以展现单一像素的颜色所需的位 数量。在联合内存结构里，显示装置直接从处理器的更新内存存取更 新数据。处理器驱动更大许多的内存，以支持基本输入输出(Basic Input/Output)系统(BIOS)，操作系统(OS)及各种应用程序。操作处理 器所需的内存数量典型大于显示控制器更新联合内存结构内显示装置 所需的内存数量。
驱动更新内存所需的电量可以由P＝CV^2F表示。在此，C表示 内存电容器的电容量，及V表示电压，及F表示内存时脉计算频率。 更新内存所消耗的电量直接与内存大小成正比。此外，需要另外的电 量来运作用以分享处理器与显示装置间的处理器主要内存资源的内存 运算单元。结果联合内存结构内显示装置更新，电消耗量越益增加。
而且，在许多的计算单元里，显示控制器与处理器整合成一体。 此等计算单元不允许处理器在显示装置因为没有使用者输入动作而不 再需要更新时关闭。这是因为与双用途内存系统有关的通用电子产品 所致。结果，显示装置更新时耗电量更大，即使是处理器为非主动操 作(inactive)。
从上述数据的观点观之，需要一种避免为了更新显示装置而使用 大量存储器的方法及系统。此等方法及系统应该也能更新显示装置， 而免除运作高速内存架构单元所需的电量。此外，此等方法及系统应 该使处理器在显示结果不需要更新时关闭。此外，需要一种能在长时 间不动作时自动关闭显示装置电源，而且也能够在除了处理器的操作 外使用者再次操作时重新启动显示装置的方法及系统。
发明内容
因此，本发明的主要目的是提出一种显示系统驱动显示装置的方 法及系统。
本发明的另一目的是提出一种不需处理器介入即可驱动显示装置 的方法及系统。
本发明又一目的是提出一种在显示装置更新时达到省电目的的方 法及系统。
本发明的又另一目的是提出一种使主要及次要显示控制器同步化 的方法。
本发明的又一目的是免除昂贵且复杂硬件的需要，由此使本发明 可应用于对成本及用电量敏锐的用途上。
为达上述及其它目的，本发明提供一种显示系统驱动显示装置的 方法及系统。显示系统包括一处理器、一主要显示控制器、一次要显 示控制器及一显示装置。主要显示控制器接收从处理器送出的显示数 据及当处理器送出新的显示画面时驱动显示装置。当相同的显示画面 由处理器连续送出时，显示装置的控制由次要显示控制器接手，使得 低电量操作达最佳化。
附图说明
图1绘示可以实施本发明各具体实施例的环境的示意图；
图2绘示根据本发明的一具体实施例，次要显示控制器内各元件 的示意图；
图3绘示根据本发明的一具体实施例，一种当显示装置正在被更 新时节省电源消耗的方法的流程图；
图4A及图4B绘示根据本发明的一具体实施例，一种控制显示装 置从主要显示控制器切换成次要显示控制器的方法的流程图；
图5绘示根据本发明的一具体实施例，一种控制显示装置从次要 显示控制器切换成主要显示控制器的流程图；
图6绘示根据本发明的一具体实施例，一种使次要显示控制器从 非主动模式启动的方法的流程图；
图7绘示根据本发明的一具体实施例，一种将主要显示控制器数 据内容转换成减少位型式的方法步骤的流程图；
图8绘示根据本发明的一具体实施例，一种颜色向量信道读取 (color-swizzling)处理方法的示意图；
图9绘示根据本发明的一具体实施例，一种将次要显示控制器从 非主动模式启动的时序-流程图。
图中符号说明
100显示次系统
102处理器
104主要显示控制器
106次要显示控制器
108显示装置
202输入端口
204输出端口
206画面缓冲器
208时脉
210第一接脚
212第二接脚
214第三接脚
216第四接脚
218第五接脚
220处理模块
222决定模块
224SDRAM接口端口
本发明的另一目的是提出一种不需处理器介入即可驱动显示装置 的方法及系统。
本发明又一目的是提出一种在显示装置更新时达到省电目的的方 法及系统。
本发明的又另一目的是提出一种使主要及次要显示控制器同步化 的方法。
本发明的又一目的是免除昂贵且复杂硬件的需要，由此使本发明 可应用于对成本及用电量敏锐的用途上。
为达上述及其它目的，本发明提供一种显示系统驱动显示装置的 方法及系统。显示系统包括一处理器、一主要显示控制器、一次要显 示控制器及一显示装置。主要显示控制器接收从处理器送出的显示数 据及当处理器送出新的显示画面时驱动显示装置。当相同的显示画面 由处理器连续送出时，显示装置的控制由次要显示控制器接手，使得 低电量操作达最佳化。
附图说明
图1绘示可以实施本发明各具体实施例的环境的示意图；
图2绘示根据本发明的一具体实施例，次要显示控制器内各元件 的示意图；
图3绘示根据本发明的一具体实施例，一种当显示装置正在被更 新时节省电源消耗的方法的流程图；
图4A及图4B绘示根据本发明的一具体实施例，一种控制显示装 置从主要显示控制器切换成次要显示控制器的方法的流程图；
图5绘示根据本发明的一具体实施例，一种控制显示装置从次要 显示控制器切换成主要显示控制器的流程图；
图6绘示根据本发明的一具体实施例，一种使次要显示控制器从 非主动模式启动的方法的流程图；
图7绘示根据本发明的一具体实施例，一种将主要显示控制器数 据内容转换成减少位型式的方法步骤的流程图；
图8绘示根据本发明的一具体实施例，一种颜色向量信道读取 (color-swizzling)处理方法的示意图；
图9绘示根据本发明的一具体实施例，一种将次要显示控制器从 非主动模式启动的时序-流程图。
图中符号说明
100显示次系统
102处理器
104主要显示控制器
106次要显示控制器
108显示装置
202输入端口
204输出端口
206画面缓冲器
208时脉
210第一接脚
212第二接脚
214第三接脚
216第四接脚
218第五接脚
220处理模块
222决定模块
224SDRAM接口端口
具体实施方式
本发明提供一种驱动显示次系统内显示装置的方法、系统及计算 机程序产品。该显示次系统位于一计算单元内，且包括一处理器、一 主要显示控制器、一次要显示控制器、一次要显示控制器的画面缓冲 器、及一显示装置。显示装置可通过主要显示控制器或次要显示控制 器驱动。主要显示控制器在处理器产生新的更新数据时驱动显示装置， 此外主要显示控制器将显示数据传送到次要显示控制器。次要显示控 制器可以反映更新过的数据及更新显示装置显示内容，或可以执行更 新数据的操作，然后更新显示装置显示内容。当处理器在一预定时序 间内产生相同的更新数据时，显示装置的控制从主要显示控制器变成 次要显示控制器接手。欲显示的画面接着纪录于的次要显示控制器画 面缓冲器。
图1为本发明各具体实施例所述架构的示意图。架构包括一可位 于计算单元内的显示次系统100。计算单元例如为手提电脑、掌上本 电脑、桌上本电脑、计算器、移动电话或个人数字助理(PDA)。显示 次系统100包括一处理器102、一主要显示控制器104、一次要显示 控制器106及一显示装置108。显示装置108包括，但不限于，液晶 显示(LCD)屏幕、阴极射线管(CRT)显示屏幕及等离子屏幕。处理器 102为位于计算单元内的典型中央处理单元(CPU)。主要显示控制器 104及次要显示控制器106可以是传统影像绘图阵列(Video Graphics Array，VGA)或其它类型的控制器或专用集成电路控制器(ASIC)。处 理器102控制主要显示控制器104及次要显示控制器106。
图2为根据本发明的一具体实施例，位于次要显示控制器106内 各元件的示意图。次要显示控制器106支持各种接口。第一接口为一 用以接收来自主要显示控制器104的更新数据的输入端口202。
根据本发明的一具体实施例，输入端口202用以直接连接TTL- 兼容的TFT显示控制器。该输入端口接收来自传统VGA控制器AMD GX2-533’的影像显示输出值等影像数据。该接口接收6-7-6格式的RGB 数据中的19-位(bits)，其中每个像素中6位为红色，7位为绿色，及6 位为蓝色数据。
第二接口为一输出端口204，直接连接可兼容薄型薄膜晶体管 (TFT)面板行列驱动集成电路(ICs)，该集成电路支持LCD显示输出于 适当的TFT显示装置。第三接口为同步动态无序存取内存(Synchronous Dynamic Random Access Memory，SDRAM)接口端口224，其与低电量 同步动态RAM沟通，储存一完整的更新数据画面。次要显示控制器 106通过从画面缓冲器206获得更新数据的方式自动更新显示装置 108的显示内容。画面缓冲器206与次要显示控制器106有关连，并 用于储存更新数据。
根据本发明的一具体实施例，画面缓冲器206为一包含1,048,576 字节的512Kx16SDRAM画面缓冲器，然而例如1200x900每个儿童 一台笔记本电脑(One Laptop Per Child，OLPC)TFT面板包含1,080,000 个像素。结果，次要显示控制器106必须执行像素包装(packing)，其 中每个显示像素的占据内存空间必须少于一字节。面板内的驱动器及 双边晶体管对晶体管逻辑(Double Edged Transistor-Transistor Logic， DETTL)接口，支持资料/像素中的六位。因此，为了改善内存效率，每 四个像素为一组(4个像素x 6个位/像素＝24位)储存成SDRAM画面 缓冲器内的字节(3个字节*8个位/字节＝24个位)。然而，SDRAM 画面缓冲器实际上为16位宽。结果，实际可地址包装于画面缓冲器内 的像素为八个像素(8个像素*6个位/像素＝48位)包装成SDRAM的 三个字符(3个字符*16个位/字符＝48个位)，利用该内存运作，画 面缓冲器将占据512Kx16SD-RAM 405,000个字符，留下119,288个 字符未被使用。
根据本发明的一具体实施例，画面缓冲器206包含于次要显示控 制器106。
根据本发明的另一具体实施例，画面缓冲器206位于画面缓冲器 之外。
第四接口为一时脉208。根据本发明的一具体实施例，时脉208 为一直接贴合的14.31818MHz石英，由芯片上震荡器所支撑，提供一 用以显示内容更新的独立像素时脉，无论显示输入端口的模式为何。 时脉208也提供固定(attached)画面缓冲器206用的接口时序。第五接 口包括一或多个输入/输出接脚接口，用以管理主要显示控制器104及 次要显示控制器106之间的时序-关键(critical)切换。第一接脚210决 定二个显示控制器哪一个更新显示装置108显示内容。如果第一接脚 210为主动模式，则主要显示控制器104便更新显示装置108显示内 容，然而如果第一接脚210为非主动模式，则次要显示控制器106更 新显示装置108显示内容。另外，如果次要显示控制器106为非主动 模式，则将第二接脚212设定为主动模式。第三接脚214产生一或多 个中断值，用以标示次要显示控制器106。第四接脚216有利于处理 器102及次要显示控制器106之间的沟通。
根据本发明的一具体实施例，次要显示控制器106包括一第五接 脚218，用以当处理器102从一或多个输入装置接收到一或多个输入 值时将次要显示控制器106从非主动模式驱动成主动模式。这些一或 多个输入装置连接于处理器102。
次要显示控制器106包括一处理模块220及一决定模块222。处 理模块220提供颜色向量信道读取(color-swizzling)的支持，使显示装 置108视为传统24-位面板。颜色向量信道读取将主要显示控制器106 的数据内容转换成较少位型式，以达较佳及有效率的显示功能。颜色 向量信道读取的操作细节作请见图8的详细说明。此外，处理模块220 支持可供选择的修正锯齿边缘(anti-aliasing)能力以改善内容显示结果。 处理模块220提供单色模式以支持自动像素寻址转换(automatic pixel-addressable conversion)，从多彩转换成单色。单色呈现符合主要 显示控制器内更新数据的人类亮度感知能力(human luminosity perception)。此由图7及图8详细说明可知。决定模块222协助处理模 块220进行修正锯齿边缘(anti-aliasing)。
次要显示控制器106于通过模式(pass-through)中可轻易地输入 更新数据。该通过模式可改变次要显示控制器106的一缓存器(register) 内的一或多个位的数值。由此，仿效简单LCD时序控制器芯片及自 动fly-by模式，以避免不必要写入固定(attached)画面缓冲器206的动 作，以及使耗电量达最小。此外，次要显示控制器106包括支持传统 红绿蓝(RGB)DETTL面板充分除错，以及生产线测试的自行测试能力。 关于生产线测试的自行测试能力的测试详细说明请参阅图7及图9的 详细说明。
根据本发明的一具体实施例，位于主要显示控制器104内的单一 更新数据画面转换成减少位型式。此动作在刚要命令次要显示控制器 106之前执行，以更新显示装置108的显示内容。因此，提高显示方 法的效率。
图3为根据本发明的一具体实施例，一种省电方法的流程图，其 中显示装置108正在计算单元内进行更新。在步骤302里，如果处理 器102没有产生新的更新数据，则主要显示控制器104从主动模式切 换到非主动模式。在步骤304里，次要显示控制器106不管主要显示 控制器104及处理器102，都是被命令去更新显示装置108显示内容。 次要显示控制器106消耗比主要显示控制器104实质较少的电量。
图4A及图4B包括根据本发明的一具体实施例，一种将显示装置 108从主要显示控制器104切换到次要显示控制器106的流程图。在 步骤402里，当处理器102连续产生新的更新数据时，主要显示控制 器104更新显示装置108显示内容。在步骤404里，检查处理器102 是否产生更新数据。如果产生更新数据，则在步骤402里主要显示控 制器104连续更新显示装置108显示内容。然而，如果处理器102没 有产生新的更新数据，则在步骤406里次要显示控制器106的第一接 脚210切换成非主动模式。接着，在步骤408里将存在于已知更新数 据转换成减少位型式。减少位型式在视觉上无法与存在于主要显示控 制器104内的更新数据有所区别。将更新数据转换成减少位型式的步 骤包括一或多个更新数据的实施例，例如改变显示输出频率，执行颜 色向量信道读取(color-swizzling)或彩色修正锯齿边缘(anti-aliasing)功 能。步骤410里，减少位型式储存于画面缓冲器206。步骤412里， 次要显示控制器106被命令去更新显示装置108。
其后，次要显示控制器106通过从画面缓冲器204获得更新数 据的方式更新显示装置108显示内容。在步骤414里，主要显示控制 器104从主动模式切换成非主动模式。在步骤416里，处理器102切 换成非主动模式。结果，处理器102在长时间不动作后停止动作。在 步骤418里，如果相同的更新数据已经显示一段长时间，则关闭显示 装置108。
根据本发明的一具体实施例，次要显示控制器106变换更新数据 方式及更新显示装置108显示内容，而不需将已更新数据储存于画面 缓冲器204。
根据本发明的另一具体实施例，在步骤412里次要显示控制器 106以自动设定更新显示装置108显示内容的任务。
根据本发明的一具体实施例，如果利用相同更新数据更新显示装 置108显示内容预定次数，则次要显示控制器106可切换成非主动模 式。次要显示控制器106可以切换成非主动模式的次数储存于次要 显示控制器106内一或多个缓存器。
图5为根据本发明的具体实施例，一种控制显示装置从次要显示 控制器106切换成主要显示控制器104的方法的流程图。在步骤502 里，次要显示控制器106驱动显示装置108。在步骤504里，决定处 理器102是否产生新的更新数据。如果处理器102没有产生新的更新 数据，则次要显示控制器106更新显示装置108显示内容。如果处理 器102正在产生新的更新数据，则次要显示控制器106在步骤506里 命令产生新的更新数据。在步骤508里，第一接脚210设定成主动模 式。第一接脚210的主动模式显示主要显示控制器104的中间主动纪 录状态。在步骤510里，主要显示控制器106从非主动模式切换成主 动模式。在步骤512里，主要显示控制器106被命令更新显示装置108 显示内容。之后，主要显示控制器104将更新数据传送到次要显示控 制器106。次要显示控制器106可以将更新数据转换成一减少位型式， 之后减少位型式用以更新显示装置108显示内容。
图6为根据本发明的一具体实施例，一种从非主动模式启动次要 显示控制器106的方法的流程图。在步骤602里，检查次要显示控制 器106是否为非主动模式。在步骤604里，决定输入讯号是否已经由 次要显示控制器106从一或多个与显示次系统100有关的输入装置。
根据本发明的一具体实施例，输入讯号由次要显示控制器106从 一或多个输入装置接收，而不需要处理器102介入。
根据本发明另一具体实施例，输入讯号由次要显示控制器106从 一或多个输入装置经过处理器102接收。一或多个输入装置例如包括， 但不限于，一键盘、一触摸垫、一无线装置、一光标垫或鼠标。
在步骤606里，次要显示控制器106从非主动切换成主动模式。 此外，第五接脚218从非主动设定成主动模式，不论是否从一或多个 输入装置接收到输入讯号。如果当次要显示控制器106为主动模式时 将第五接脚218设定成主动模式，则次要显示控制器106设定一或 多个缓存器，该缓存器储存次要显示控制器106可以切换成非主动模 式的次数。
如果处理器102没有产生新的更新数据，则次要显示控制器106 自动利用画面缓冲器204内的更新数据开始更新显示装置108显示内 容。如果处理器102已经以画面缓冲器202的更新数据最新化，则次 要显示控制器106开启显示装置108及通过重设一或多个空白显示缓 存器使显示内容空白。第三接脚214产生一中断动作，指示次要显示 控制器106将更新数据最新化。在步骤608里，如果显示装置108先 前已经关闭则重新启动。
图7为根据本发明的一具体实施例，一种主要显示控制器的数据 内容转换成减少位型式的方法的流程图。当次要显示控制器106为传 送模式时打开背光。每个减少位型式像素呈现单一色彩值-红色、蓝 色或绿色。颜色向量信道读取(color-swizzling)致动位当设定为1时致 使次要显示控制器106作动，以自动从对应减少位型式像素的已输入 更新数据选择适当色域。在物理面板结构如上述时，在步骤702里， 次要显示控制器106处理更新数据的第一条线的第一像素的红色输 入色域，以形成减少位型式的第一条线的第一像素。在步骤704里， 次要显示控制器106处理更新数据的第一条线的第二像素的绿色输 入色域，以形成减少位型式的第一条线的第二像素。
在步骤706里，次要显示控制器106处理更新数据的第一条线的 第三像素的蓝色输入色域，以形成减少位型式的第一条线的第三像素。 在步骤708里，针对每一条线内每个像素重复上述步骤。此图案在整 条线上重复出现。在步骤710里，更新数据的每条线上重复上述动作。 然而，对更新数据的每条后续线而言，次要显示控制器106选择像素 颜色，使其可被减少位型式的前一条线的一颜色组成补偿。减少位型 式的第二条线内的第一像素因此为绿色，减少位型式的第二条线内的 第二像素为蓝色，及减少位型式的第二条线内的第三像素为红色。此 图案在减少位型式的第二条线上重复出现。减少位型式的第三条线内 的第一像素为蓝色，减少位型式的第三条线内的第二像素为红色，及 减少位型式的第三条线内的第三像素为绿色。此图案在第二条线上重 复出现。上述前三条的图案为一组，整个减少位型式每三条线重复出 现相同的图案。
根据本发明的一具体实施例，减少位型式的像素具有单一6-位 值。根据本发明另一具体实施例，红色及蓝色像素带有尾标0，使得 每个像素具有一剩余6-位验证值。
图8为根据本发明的一具体实施例，一种颜色向量信道读取 (color-swizzling)的方法的示意图。该图所显示即为颜色向量信道读取 (color-swizzling)的一实例。颜色向量信道读取(color-swizzling)为一种将 主要显示控制器106的数据内容转换成减少位型式的方法。16-位输入 讯号的第一条线内第一像素的红色位(称为R11，)被选择供减少位型式的 第一条线内的第一像素称为(R11’)所用。16-位输入讯号的第一条线内第 二像素的绿色位(称为G15，)被选择供减少位型式的第一条线内的第二像 素(称为G15’)使用。16-位输入讯号的第一条线内第三像素的蓝色位(称 为B19，)被选择供减少位型式的第一条线内的第三像素(称为使用B19’)。 此图案重复出现于整条第一条线上。每一条后续的线为前一条线由一 颜色组成补偿的补偿结果。16-位输入讯号的第二条线内第一像素的绿 色位(称为G22)被选择供减少位型式的第二条线内的第一像素的绿色 位(称为G22’)使用。16-位输入讯号的第二条线内第二像素的蓝色位(称 为B26)被选择减少位型式的第二条线内的第二像素(称为B26’)使用。 16-位输入讯号的第二条线内第三像素的红色位(称为R27，)被选择供减 少位型式第二条线内的第三像素的红色位(R27’)使用。此图案重复出现 于整条第二条线上。16-位输入讯号的第三条线内第一像素的蓝色位(称 为B33)被选择供减少位型式的第三条线内的第一像素(B33’)使用。16-位 输入讯号的第三条线内第二像素的红色位(称为R34，)被选择供减少位 型式的第三条线内的第二像素(称为R34’)使用。16-位输入讯号的第三条 线内第三像素的绿色位(称为G38)被选择供减少位型式的第三条线内的 第三像素(称为G38’)使用。此图案重复出现于整条第三条线上。
当颜色向量信道读取(color-swizzling)模式被致动时，彩色修正锯 齿边缘(anti-aliasing)模式位可以设定为1。彩色修正锯齿边缘 (anti-aliasing)模式在位皆被设时序变成主动模式。该模式里，颜色向量 信道读取(color-swizzling)如上述方法进行，不同的是将所得的输出值 过滤，以避免彩色锯齿边缘(aliasing)出现。此在看文字字体时特别重要。 过滤方法通过将目前像素的色彩值与位于目前像素上下左右的像素的 吻合色域合并而进行。例如，如果我们考虑图8中的B26’在目前像素 上下左右的像素将视为第一条线的第二像素，第三条线的第二像素， 第二条线的第一像素，及第二条线的第三像素。这些像素的蓝色位被 列入考虑。
根据本发明的另一具体实施例，输入讯号包括6-7-6格式的19个 位，其中已输入更新数据的6位表示红色组成，7位表示绿色组成， 而6位表示蓝色组成。
只要颜色向量信道读取(color-swizzling)及修正锯齿边缘 (anti-aliasing)位为0，次要显示控制器106可以通过设定修正锯齿边 缘(anti-aliasing)位为1，切换成单色发光模式。该模式下，5-6-5RGB 格式的16-位输入色彩值经由下列约略等于标准NTSC发光值-转换公 式及像素值＝(R＞＞2)+(R＞＞4)+(G＞＞1)+(G＞＞4)+(B＞＞3)转换 成6-位像素显示值。此动作通过加总来自四个相邻像素的对应色域值， 其中相邻像素为目前像素的上方像素，下方像素，右方像素及左方像。 之后，所得右方3个位移向且加到目前像素的值，向右加了一个位。 所得输出值，短少至6位，为当彩色修正锯齿边缘(anti-aliasing)已经 无法致动时，颜色向量信道读取(color-swizzling)方法的过滤等同值。 6-位值储存于目前像素的次要显示控制器106的画面缓冲器204。
请注意，当颜色向量信道读取(color-swizzling)致动位为0，次要 显示控制器106传送以另一型式存在于主要显示控制器104内的更 新数据的绿色组成。另一型式指视觉判断等于存在于主要显示控制器 104内更新数据的绿色内容。结果，次要显示控制器106输出每个像 素的输入像素值的绿色色域值，除非单色发光致动位已经设定为1。
为了确定耗电量最小，次要显示控制器106支持降低面板接口点 阵(点)时脉频率的处理。该色域值特别使石英震荡器分割器减一，产生 了系统点阵时脉频率。所有的影像时序从点阵时脉衍生而来。如果此 色域包含0，则点阵时脉的频率为208，然而7个色域其中一个值产生 了点阵第八分之一石英频率的时脉。利用54.06MHz石英，产生一 50-Hz面板更新速率的名义(nominal)程序化影像-时序参数及利用单独 改变点阵时脉分割器，结果得到实际面板更新速率50.00Hz，25.00Hz， 16.67Hz，12.50Hz，10.00Hz，8.33Hz，7.14Hz或6.25Hz。
图9为根据本发明的一具体实施例，一种从非主动模式启动次要 显示控制器106的方法步骤的时间图。该图描述显示系统200的不同 元件的状态，及依时间前后由元件执行的方法步骤，其中x轴为时间 而y轴为系统元件。次要显示控制器106可以接收很多来自输入装置 的输入值。在接收输入值时，第五接脚218开启次要显示控制器106。 第三接脚214在次要显示控制器106开启后产生一中断输出值。次要 显示控制器106接着使显示装置108显示内容空白。然后，画面缓冲 器206执行一显示负荷画面负载循环。一旦画面缓冲器206完成画面 负载循环，次要显示控制器106即设定显示装置108的控制。
由上所述，根据本发明的一具体实施例的执行技术(次要显示控制 器)细节请参考以下所述。下列说明包括各硬件实施详细说明，如各处 理器、IC、接脚及缓存器的结构关系。本领域技术人员应了解且可以 不用过多实验即可实施本发明。
次要显示控制器106与直接I/O接脚接口
对于一些在次要显示控制器106及处理器104之间操作的接口而 言，本质上时间为关键因素(time-critical)。尤其，在管理显示内容更新 的主要控制器104与管理显示内容更新的次要显示控制器106之间互 相切换必须很小心地计时，避免显示伪像(artifact)。次要显示控制器 106利用快速直接I/O接脚连接于CS5536比较I/O装置以支持这些操 作。CS5536为一I/O操作的标准处理器，由先进微元件(Advanced Micro Devices)公司设计。细节包含于系统互连作业，针对每个接脚说明。
DCONIRQ/接脚为来自次要显示控制器106芯片的低主动扫描线 中断(ScanLine Interrupt)输出，可以被程序化插入于影像输出的在开始 下一次显示画面前的一固定时序间点自动改变处理器102。通过接收 一中断值，连同与显示操作有关的已知时序作业，处理器102可以重 新建构主要显示控制器104已被控制更新内容的目前显示状态，或次 要显示控制器106已被控制更新内容的目前显示状态，而不需”忙碌- 等待”或轮询(polling)回路。请参阅下列关于DCONLOAD进一步说明。
DCONBLNK用以在需要不同步地起始化显示状态的显示改变时 提供协助。欲被轮询的次要显示控制器106将在二个情况下驱动 DCONBLNK输出。第一个情况为：DCONBLNK在第一条输出扫描线 开始时驱动至低电压，接着主动垂直分辨率输出扫描线并维持在低电 压，直到输出Vsync时序间距的尾端(trailing edge)，此时再度被驱动 至高电压。在第二个情况下，DCONBLNK输出维持在高电压，不论 次要显示控制器106输出值的显示内容是否无法显示。
DCONSTAT用以表示主要显示控制器104或次要显示控制器 106目前是否管理显示内容的更新。因为次要显示控制器106的显示 控制切换与显示过程同步，状态接脚使得处理器102可精确地确认次 要显示控制器106何时切换显示内容。
DCONLOAD用于起始显示负荷画面-负载循环。该讯号间接决定 是否根据影像输入值进行次要显示控制器106影像时序输出，或次要 显示控制器106的内部时序缓存器是否驱动影像输出。请注意，给面 板的实际数据输出正常将由次要显示控制器106芯片修正，如上关于 次要显示控制器106的显示模式缓存器所述。
次要显示控制器106的显示控制器ASIC接脚(输出)-2M(1M x 16)DRAM构造
Geode显示接口接脚
Geode像素时脉GFDCLK1
Geode红色数据GFRDAT0-45
Geode绿色数据GFGDAT0-56
Geode蓝色数据GFBDAT0-45
Geode Vsync GFVSYNC1
Geode Hsync GFHSYNC1
Geode显示致动GFDISP_EN1
Geode FP_LDE GFP_LDE 1
1Mx16DRAM用的接口接脚
FBRAM数据FBD0-15 16
FBRAM地址FBA0-11 12
FB栏地址选通脉冲FBCAS/1
FB列地址选通脉冲FBRAS/1
FBRAM芯片选择FBCS/1
FBRAM写入致动FBWE/1
FBRAM时脉FBCLK 1
FBRAM时脉致动FBCLKE 1
次要显示控制器106自行更新的石英
显示XTAL(输入)In DCONXI 1
显示XTAL(输出)DCONXO 1
系统接口接脚
系统重设1
次要显示控制器106中断输出DCONIRQ/1
次要显示控制器106显示负荷命令请求DCONLOAD 1
次要显示控制器106vs.Geode/显示主动状态DCONSTAT 1
次要显示控制器106空白状态DCONBLNK 1
次要显示控制器106缓存器I/O SMB时脉DCONSMBCLK 1
次要显示控制器106缓存器I/O SMB数据DCONSMBDATA 1
PPTTL/面板接口接脚
面板像素数据1D1O0-23
面板像素数据2D2O0-23
SCLK SCLK 1
DCLK DCLK 1
GOE GOE 1
GCK GCK 1
GSP GSP 1
DINT DINT 1
SDRESET SDRESET 1
DBC DBC 1
INV INV 1
PWST PWST 1
POL1 POL1 1
POL2 POL2 1
自行测试/边缘扫描BIST0-1 2
总使用者I/Os 84
缓存器定义：
缓存器0：次要显示控制器106ID+修正
16-位缓存器为只读缓存器，恢复次要显示控制器106ASIC辨识 器及修正次数。该硅第一次通过时，应使‘DC01’H的hexadecimal值恢 复，下一次修正应使‘DC02’H恢复等。
缓存器1：次要显示控制器106的显示模式
位0：通过无法致动(Pass-through Disable)
该位控制次要显示控制器106是否执行更新数据的操作。当开启 电源时，该位由次要显示控制器106自动起始成0，使得影像输出值 直接按照影像输入值，且次要显示控制器106按照通过模式运作。该 模式下，次要显示控制器106只作为一个传统的TFT时序控制器 (TCON)芯片，其中影像输出值只有在需要衍生出显示面板的DETTL- 兼容输出讯号时进行转换。以降低电量目的而言，SDRAM接口端口 224在通过模式下必须完全无法致动，即使是没有SDRAM时脉讯号 产生。通过模式里，其它所有次要显示控制器106缓存器及控制位被 忽略，除了优先级优于通过模式的自行测试致动位以外。
将1写入通过无法致动位，致动正常次要显示控制器106开启 及包括SDRAM接口端口224、内部影像时序缓存器、模式构造位等 功能。
位1：次要显示控制器106的睡眠模式
关于次要显示控制器106的用电效率的关键因素为其进入显示装 置108完全关闭及画面缓冲器206设定成自行更新模式的低耗电量状 态的能力。自行更新模式已知为次要显示控制器106的睡眠模式。在 正常情况下，次要显示控制器106因为长时间系统没有动作的结果而 自动进入睡眠模式，尤其是如果自动睡眠模式位已经被设定及显示到 时提醒(Timeout)值已经进行输出影像画面而不需要有无法致动显示负 荷循环(Display Load cycle)，或从一或多个输入装置接收到输入讯号。 之后，次要显示控制器106设定该位并且自动进入睡眠模式。
或者是，有时处理器102需要开始切换次要显示控制器106的 睡眠模式。尤其，当电源切换成选择“系统关闭”时、当手提电脑上盖合 闭时、当侦测到临界低电池电量时，处理器102应该用手操作进入睡 眠模式。为了进入睡眠模式，该位应该被写成‘1’。
因为画面缓冲器206保持在低电量自行更新状态，而次要显示控 制器106为睡眠模式，所以次要显示控制器106无法处理进来的显示 负载循环。然而，次要显示控制器106的负载接脚没有被忽略。如果 处理器102做出一显示负载循环的请求，然而次要显示控制器106为 睡眠模式，则设定成已知为次要显示控制器106LOAD_MISSED的内 部状态。该状态用以告知次要显示控制器106：画面缓冲器206内的 数据不再是与处理器102产生的更新数据相同。当次要显示控制器 106在失去次要显示控制器106负载后变成睡眠模式时，自动使显示 装置108的显示内容空白，及通过驱动一条更新数据线上的次要显示 控制器106IRQ主动位产生一次要显示控制器106LOAD_MISSED 中断值。此使处理器102重新写入由处理器102产生的最新更新数 据，然后清除影像空白化接脚以显示最新资料于显示装置108上。
变成睡眠模式的方法可以用手动或自动执行。在正常情况下，该 位一旦到达ECPWRRQST即被自动清除。当次要显示控制器106接 收来自一或多个输入装置的输入讯号时达ECPWRRQST。换言之，按 压一按键储存影像显示内容，与哪一个处理器102无关，由此当键盘 按键、光标键或触摸垫已经被启动时“立即”开启显示装置198。或者是， 处理器102可以离开睡眠模式，如果需要的话，并且通过清除该位至 0的方式，重新起始更新显示装置108显示内容。
位2：自动睡眠模式
当该位设定为1时，在显示时间截止(Timeout)值影像画面已经输 出而不需系统运作之后，次要显示控制器106自动停止显示方法。任 何时候当次要显示控制器106LOAD为高负载值，或当进来的 ECPWRRQST发生时，内部显示时间截止(timeout)缓存器自动设定成显 示时间截止(timeout)值缓存器内的数值。如果显示时间截止(timeout)， 则通过设定次要显示控制器106睡眠模式位至1，使次要显示控制器 106自动进入睡眠模式。当自动睡眠模式位为0时，次要显示控制器 106确定连续更新显示装置108显示内容。如果，显示负载循环或 ECPWRRQST发生，则可仅通过写入次要显示控制器106睡眠模式 位的方式进入睡眠模式。
位3：背光致动
背光致动用以决定显示装置108的背光应该开启，然而显示功能 被启动。该位设定成1，不论何时次要显示控制器106不是在次要显 示控制器106睡眠模式，都开启背光。请注意，对屏幕省电器而言没 有必要将背光致动开启及关闭，因为设定该位，会使得背光自动致动 及无法致动。如果该位已经被清除，则背光保持无法致动，不论次要 显示控制器106为次要显示控制器106睡眠模式与否。当背光致动 时，背光接脚主动被驱动至高电压，且DBC接脚由PWM波形驱动， 其工作循环吻合背光亮度缓存器的数值。
位4：影像空白化
影像空白化是在屏幕上显示“空白”，而不影响次要显示控制器 106画面缓冲器206的内容，或显示装置108的电量状态。该特征主 要用于决定次要显示控制器106是否应该离开睡眠模式，其中显示装 置108显示更新数据，或其中遮蔽显示装置108直到下一次显示负载 循环。此特征明显地被次要显示控制器106利用。因为当在睡眠模式 时次要显示控制器106无法纪录进来的显示负载循环，所以如果次要 显示控制器106负载在睡眠模式时变成高电压，则会自动设定 VIDEO_BLANKING位。此举确定旧的更新数据没有显示苏醒。如果 该位写上‘1’，则显示装置108显示“黑色”。如果写上‘0’，则画面缓冲 器206的目前内容显示于显示装置108上。
位5：颜色向量信道读取(color-swizzling)致动
根据本发明的一具体实施例，所选的显示装置108为不利用传统 RGB次-像素的混合单色/彩色面板。反而，每个像素包含只有单一“次 -像素值”。当作为一反射式面板时，亦即当背光关闭时，这些像素值 表示灰阶。所得图像为单色显示。当为传送模式时，亦即当背光开启 时，每个像素表示红绿蓝组合其中之一单色彩值。
更新数据的第一条线的第一像素为红色，该条线的第二像素为绿 色，而第三像素为蓝色。该图案重复出现在整条线上。请注意，每个 接续的线从前一条线补偿一颜色元素。第二条线的第一像素因此为绿 色，其第二像素为蓝色，其第三像素为红色。该图案重复出现于整条 第二条线上。第三条线的第一像素为蓝色，其第二像素为红色，而其 第三像素为绿色。该图案重复出现在整条第三条线上。上述前三条线 的图案为一组，重复出现于整个显示面板上。
该彩色图案有助于删除显示伪像(artifact)，但是也使得系统软件变 得复杂。颜色向量信道读取(color-swizzling)致动位，当设定为1时， 致动次要显示控制器106以自动从输入6-7-6更新数据选择适当色 域。接着，物理面板结构如上所述，次要显示控制器106选择第一条 线的第一像素为红色输入色域，该线上的下一个像素为绿色输入色域 等。颜色向量信道读取(color-swizzling)致动功能的净效果为次要显示 控制器106自动抛弃三分的二的输入更新数据，结果每个写入画面缓 冲器206的输出像素具有单一6-位值。
请注意，当颜色向量信道读取(color-swizzling)致动位为0，次要显 示控制器106只是每个输入像素的绿色色域输出六个最明显的位，除 非单色发光致动位设定为1。颜色向量信道读取(color-swizzling)模式本 身不需要利用下列次要显示控制器106扫描线缓冲环；只有次要显示 控制器106模式在颜色向量信道读取(color-swizzling)及彩色修正锯齿 边缘(anti-aliasing)模式位设定为1时为主动，需要利用芯片的缓冲环。
不论何时颜色向量信道读取(color-swizzling)模式为主动，次要显 示控制器106COL模式输出接脚被驱动至高电压。该接脚为致动显示 装置108，将其内面板偏压切换成使彩色或单色模式的显示品质最佳 化。
位6：彩色次要显示控制器106致动
当颜色向量信道读取(color-swizzling)模式被致动时，彩色修正锯 齿边缘(anti-aliasing)模式位也可以设定成1。当两个位皆被设时序，彩 色修正锯齿边缘(anti-aliasing)模式则为主动。该模式里，如上方式进行 颜色向量信道读取(color-swizzling)，但是所得输出值经过滤，以避免 彩色修正锯齿边缘(anti-aliasing)。该过滤方法可以通过结合像素坐标(V， H)的目前像素的色彩值，对应在目前像素的上方像素(V-1，H)、下方像 素(V+1，H)、左方像素(V，H-1)及右方像素(V，H+1)的色域。通过加总对 应这四个相邻像素的色域的数值、将所得3个位位移及将所得结果加 入目前像素值的方式，进行该程序。位移所得右方的3个位及将其加 入目前像素值，向右位移一个位。所得的输出值(切割成六个位)当彩色 修正锯齿边缘(anti-aliasing)没有致动时颜色向量信道读取 (color-swizzling)的经过滤等同值，该六个位值储存于目前像素的画面 缓冲器206内。
尤其重要的是强调彩色修正锯齿边缘(anti-aliasing)以19个位彩色 值运作，而非以没有致动彩色修正锯齿边缘(anti-aliasing)时的颜色向量 信道读取(color-swizzling)输出值的六个位。上述数学特别以适合目前 像素的色域上计算。换言之，如果目前像素具有一红色滤色片，数学 运算加总及结合目前像素的红色色域的相邻像素的红色色域。向右的 下一个像素在目前及相邻像素的绿色色域上执行相同的功能。
为了获得彩色修正锯齿边缘(anti-aliasing)的适当色域，有二个结果 立即很明显。首先，必须利用二条扫描线长度的缓冲环执行该处理。 其次，缓冲环的每个元件必须保有6-7-6输入彩色型式，而非6-位输 出型式的彩色数据其中的19位。
执行细节：输入缓冲线典型为2x120019-位字符。然而，一旦缓 冲器执行时，重点是每一个像素都进行最新数值更换，其方式如缓冲 环。否则，需要三条全扫描线执行彩色修正锯齿边缘(anti-aliasing)功能。
实施警告：上述的简化数学计算公式用意在于容易了解，并非实 际的施行。例如，利用右移(right-shift)操作，其目的在于明确使位对准 不同颜色组成，而非暗示任何位在彩色修正锯齿边缘(anti-aliasing)处理 过程“遗失”。为了视觉显示品质，必须保持全10-位精准度，直到输 出完全的结果。只有修正锯齿边缘(anti-aliasing)处理的最后输出值才可 以通过放弃四个LSB的方式删减成六位。修正锯齿边缘(anti-aliasing) 运算期间在输出删减值前放弃最不明显位的操作的操作不被接受。
位7：单色发光致动
只要颜色向量信道读取(color-swizzling)及彩色修正锯齿边缘 (anti-aliasing)位为0，则次要显示控制器106可以通过将该位写成1 的方式放在单色发光模式内。此模式里，19位输入色彩值(再次为6-7-6 RGB型式)经由下列简单整数简约化成标准NTSC发光转换公式：像素 值＝(R＞＞2)+(R＞＞4)+(G＞＞1)+(G＞＞4)+(B＞＞3)，转换成6-位 像素显示值。
请注意，不像在彩色修正锯齿边缘(anti-aliasing)模式里，单色发光 功能仅在目前像素的色域上才能发挥作用。结果，芯片上2条线环状 缓冲器不用于本模式。
实施警告：上述简化的数学计算公式用意在于容易了解，并非实 际的施行。
位8：扫描线中断致动
设定该位为1，驱动次要显示控制器106输出在影像扫描期间产 生的扫描线中断，其中影像扫描被程序化成扫描线中断值缓存器。该 中断动作在经程序化的扫描线开始时变成主动，并且在每个画面里保 持主动一段一条扫描线的时间长度。只要扫描线中断致动位为1，便一 直继续该动作。
位9-11：点时脉切割器
为了支持最小的电源汲出，次要显示控制器106支持降低面板接 口点时脉频率的能力。该色域里的值使石英震荡器切割器特定减一， 得到系统点时脉频率-所有影像时序都是衍生自点时脉。如果该领域包 含0，则点时脉等于石英频率时脉，然而7个色域其中一个值产生石英 频率八分之一的点时脉，利用4X，14.31818MHz石英1，以产生50Hz 面板更新率及只改变点时脉切割器的名义(nominal)程序化影像时序 参，得到实际面板更新率50.00Hz，25.00Hz，16.67Hz，12.50Hz，10.00 Hz，8.33Hz，7.14Hz，或6.25Hz。
位12-13：保留
保留这些只读位。
位14：除错模式致动
当除错模式位写成高位准时，发生二个情况。首先，LCD面板接 口变成支持传统具色彩次像素的彩色LCD。其次，SDRAM接口端口 224变成支持SDRAM其中的4MB。在制造次要显示控制器106ASICs 时，该位保持完全为0。
位15：自行测试模式
启动时，次要显示控制器106采样BIST接脚，以测定是否应该 进入正常操作-BIST低位准或自行测试操作--BIST High。一旦离开 重设，BIST接脚的状态即被复制到自行测试模式位。软件也可以通过 将该位写成1的方式将进入模式初始化成BIST模式，及可以通过将该 位写成0的方式恢复正常操作模式。当次要显示控制器106为自行测 试模式且没有输入影像时脉已经被侦测到时，次要显示控制器106每 隔二秒以白、黑、红、绿及蓝顺序自动循环其显示输出值。
缓存器2：水平分辨率
该16-位缓存器包含每条水平线被显示像素的数目，正常为1200。 请注意，由于主要显示控制器104里的时序限制，次要显示控制器106 可以接收比该缓存器内被程序化的数目多的输入像素时脉。当此情况 发生时，该缓存器内被程序化的像素数目范围内的接续时脉应该被忽 略，直到下一个HSync脉冲已经发生。接着，像素包装(packing)后该 缓存器内被程序化的数目，一条接着一条，应该符合内存间距，如同 储存于画面缓冲器206一般。
缓存器3：水平总数
该16-位缓存器包含每条水平扫描线的点时脉总数
缓存器4：水平Sync开始及宽度
该16-位缓存器包含二个8-位缓存器。缓存器的最明显字节包含水 平Sync开始缓存器。在“水平分辨率”后，每一条线都有点时脉。 HSync在HSync Start”额外时脉已经发生之后产生。该缓存器里最不明 显的字节包含时脉数目，使得HSync在一旦HSync已经产生时保持主 动。
缓存器5：垂直分辨率
该16-位缓存器包含每个影像画面被显示的线条总数。该总数包含 数值900。
缓存器6：垂直总数
该16-位缓存器包含每个影像画面期间所发生的扫描线总数。为清 楚起见，TFT面板更新率(以Hz为单位)等于缓存器内的数值。
点时脉/(水平总数*垂直总数)
缓存器7：垂直Sync开始及宽度
该16-位缓存器包含二个8-位缓存器。缓存器内最明显的字节包含 垂直sync开始缓存器。在垂直分辨率线被显示时，VSync在“VSync Start”已经发生的额外次数后产生。该缓存器里最不明显的字节包含 VSync应该保持主动的扫描线数量，一旦VSync已经产生。
缓存器8：显示时间截止(Timeout)值
为了节省电源，次要显示控制器106能自动关闭显示输出值及进 入次要显示控制器106的睡眠模式。该缓存器包含在自动关闭电源前 输出影像画面的数目。
缓存器9：扫描线中断值
为了适当地同步化处理器102影像输出值与次要显示控制器 106影像输出值，次要显示控制器106能够致动系统软件以通过在任 何指定显示线处产生一处理器102中断值与显示处理同步。该缓存器 写成中断值产生期间的输出影像扫描线数目。
缓存器10：背光亮度
只有该缓存器的上方四个位被使用-下方12个位未被定义且应该 被忽略。背光亮度缓存器用以设定DBC输出接脚的工作循环。00H的 值对应0％的工作循环，然而0FH的值对应100％的工作循环。过渡值 可以用来设定特定亮度值。请注意，如果背光致动位设定为1及面板 目前呈现被致动状态，则DBC接脚仅可以由PWM波形驱动。
缓存器11-127：保留
保留这些缓存器。
综上所述，根据另一具体实施例，本发明的工业规模实施细节(次 要显示控制器Version 0.8)包括下列所述。
次要显示控制器106DIRECT I/O接脚接口
次要显示控制器106及处理器102之间接口操作其中一些本质上 与时间有密切关系。尤其，管理显示更新的主要显示控制器104及管 理显示更新的次要显示控制器106之间的切换必须很小心地计时，以 避免显示伪像(artifact)。为支持这些活动，次要显示控制器106使用 快速直接I/O接脚连接到CS5536 Companion I/O装置。系统里的内连 通(interconnection)的细节请参考每个接脚的说明。
DCONBLNK-CS5536GPIO12
DCONBLNK用于协助处理器102使其影像时序及次要显示控 制器106影像时序同步化，以确认从经次要显示控制器106控制的更 新到经处理器102-控制的更新的传输无缺失。为了证实，使次要显示 控制器106在二个情况下驱动DCONBLNK输出值。首先， DCONBLNK输出值在第一输出值扫描线接着主动垂直分辨率输出值 扫描线后开始时驱动在低位准，然后保持低位准直到输出VSync时序 间格的尾端，于该处使DCONBLNK输出值再次变成高位准。其次， DCONBLNK输出值保持高位准，不论次要显示控制器106何时为次 要显示控制器106睡眠模式。
DCONLOAD-CS5536GPIO11
DCONLOAD控制影像显示的更新循环的来源。该讯号间接地决 定次要显示控制器106的影像-时序输出值是否跟随影像输入值，表示 主要显示控制器104控制器正管理着显示更新，或次要显示控制器 106的内部时序缓存器正驱动着影像输出值。请注意，在任一情况里， 输出至面板的实际数据正常是由次要显示控制器106芯片修正，如在 次要显示控制器106显示模式缓存器的说明里所述。不同的是此为当 次要显示控制器106正在通过模式，其中次要显示控制器106的数据 输出值仅是反映绿色影像数据输入值删减六个位，如适当讯号移相效 果(phasing)的适当延迟。
DCONIRQ/-CS5536INTB#
DCONIRQ/接脚为来自次要显示控制器106芯片的低-主动中断 请求输出值。该讯号在三个情况下被驱动。首先，当显示负荷(Display Load)循环一完成时，DCONIRQ即被驱动，以告知处理器102它现 在很安全，无法致动主要显示控制器104。此外，次要显示控制器106 可以被程序化，在影像输出值的特定扫描线上产生一中断值。此用途 的主要目的在于开始下一个显示画面前在一固定时间时自动改变处理 器102。当收到与显示操作有关的已知时序的断值时，处理器102可 以重新开始其伴随目前显示内容、于sync内的影像。扫描线中断能力 也可以供传统目的，例如显示时间截止(timeout)。
最后DCONIRQ中断值来源发生在处理器102已经更新屏幕内 容且执行一显示负荷(Display Load)序列，但是次要显示控制器106同 时为睡眠模式。当次要显示控制器106稍后由ECPWRRQST叫醒时， 正常启动面板电源且重新开始自动显示更新，然而，该情况里，次要 显示控制器106反而启动面板电源，通过设定Video Blanking位的方 式保持其影像于空白状态，并且产生一DCONLOAD_MISSED中断值， 以告知处理器102必须更新显示内容。请注意，在更新显示内容后清 除Video Blanking位是处理器102的任务。(写入至Video Blanking 位会清除内部DCONLOAD_MISSED状态旗帜)
DCONSTAT0...1-CS5536GPIO5 & GPIO6
DCONSTAT接脚用以将快速状态传给处理器102，特别是为了确 认在一DCONIRQ中断值之后的原因。DCONSTAT0...1接脚编码如下：
00：一扫描线中断值，发生在处理器102被控制更新时，亦即， Full-on模式。该状态用以表示来到的中断值为传统的扫描线中断值与 影像暂停有关的值等。
01：一扫描线中断值，发生在状态2(次要显示控制器106模 式)。该状态用于有关重新起始处理器102影像输出值，以起始的影像 时序与次要显示控制器106的影像时序的同步化。该中断值之后，预 期处理器102将累计DCONBLNK接脚，以执行很好的时序同步化。
10：一已经发生的显示负荷(Display Load)已完成中断值。该状 态告知处理器102次要显示控制器106已经完成纪录一影像画面，及 因此对于处理器102而言很安全，因为无法致动芯片上主要显示控制 器104控制器时脉及使节省电源最多的输出值。
11：一DCONLOAD_MISSED中断值，发生在跳出睡眠模式时。 如先前所讨论，如果当次要显示控制器106还在睡眠模式时处理器 102就处理画面，则屏幕在一苏醒后即缺乏数据。该中断值告知次要 显示控制器106必须执行一显示负荷(DisplayLoad)循环，然后清除次 要显示控制器106模式缓存器内的Video Blanking位，以致动显示内 容。
该编码动作可能有点不清楚，但是其反映将最大状态资料放入可 用输外接脚的需求。
ECPWRRQST-系统活动显示屏幕
ECPWRRQST接脚用以“叫醒”次要显示控制器106从睡眠模式 苏醒。不论何时键盘、触控面板或光标键启动嵌入系统内的控制器使 该接脚升到高位准。ECPWRRQST的上升边缘造成次要显示控制器 106自动启动显示器电源并且起始自动显示更新(请参考上述 DCONLOAD_MISSED中断值的例外说明)。如果次要显示控制器106 已经进入睡眠模式，则以自动或手动方式保持在睡眠模式，直到次要 显示控制器106的睡眠模式位被清除至0或ECPWRRQST接脚变成 高位准而清除次要显示控制器106的睡眠模式位。
请注意，显示器为主动时所传达的ECPWRRQST仅有一个作用- 重设内部显示时间截止(Timeout)缓存器给显示时间截止(Timeout)值缓 存器内的值。
ECPWRRQST主动的最小工作循环为～100nS。(该接脚不需要开 关反跳或滤波)
次要显示控制器106缓存器定义
缓存器 索引 内设值
次要显示控制器106 ID&Revision 0 DC01H
次要显示控制器106 显示模式1 0012H
Horizontal Resolution 2 0458H(1200Decimal)
Horizontal Total 3 04E8H(1256Decimal)
Horizontal Sync 4 1808H(24，8Decimal)
Vertical Resolution 5 0340H(900Decimal)
Vertical Total 6 0390H(912Decimal)
Vertical Sync 7 0403H(4，3Decimal)
Display Timeout 8 FFFFH
Scanline中断值 9 0000H
背光亮度 10 XXXFH
Reserved 11-127
次要显示控制器106使用者I/O接脚DEFINITIONS 次要显示控制器106ASIC输外接脚-1M(512K x 16)SDRAM架构 Geode显示接口接脚s
Geode像素时脉 GFDOTCLK 1
Geode红色数据 GFRDAT0-5 6
Geode绿色数据 GFGDAT0-6 7
Geode蓝色数据 GFBDAT0-5 6
Geode VSync GFVSYNC 1
Geode HSync GFHSYNC 1
Geode FP_LDE GFP_LDE 1
512Kx16SDRAM的接口接脚
FBRAM数据 FBD0-15 16
FBRAM地址 FBDA0-10 11
FB栏地址选通脉冲 FBCAS/ 1
FB列地址选通脉冲 FBRAS/ 1
FB数据屏蔽 FBDM0-1 2
FBRAM芯片选择 FBCS/ 1
FBRAM写入致动 FBWE/ 1
FBRAM时脉 FBCLK 1
FBRAM时脉致动 FBCLKE 1
次要显示控制器106自行更新用的石英
Display XTAL In DCONXI 1
Display XTAL Out DCONXO 1
系统接口接脚
系统重设 RESET 1
EC开启电源请求 ECPWRRQST 1
次要显示控制器106中断值输出 DCONIRQ/ 1
次要显示控制器106
显示负荷指令请求 DCONLOAD 1
次要显示控制器106状态接脚 DCONSTAT 2
次要显示控制器106
空白化状态 DCONBLNK 1
次要显示控制器106
缓存器I/O SMB时脉 DCONSMBCLK 1
次要显示控制器106 DCONSMBDAT
缓存器I/O SMB数据 A 1
DETTL/面板接口接脚
面板像素数据0 DO00-DO01 3
面板像素数据1 DO10-DO11 3
面板像素数据2 DO20-DO21 3
来源点时脉 SCLK 1
数据接口极性控制 REV1-2 2
绘图值输出致动(栅极驱动器致动) GOE 1
- INV 1
- CPV 1
- STV 1
- FSTH 1
- BSTH 1
- TP 1
LCD背光致动 背光 1
显示背光控制(PWM) DBC 1
驱动器极性讯号1 POL1 1
LCD VDD致动 VDDEN 1
烧入/测试模式 AG模式 1
彩色/单色面板偏压选择 COL模式1
总使用者I/O值 94
次要显示控制器106缓存器定义
至次要显示控制器106芯片的主要程序化接口为100KHz序列 SMBUS接口，使读写芯片的内部架构缓存器。这些缓存器长度都是16- 位，且支持16-位缓存器的存取。尚未被定义在任何其它模式下存取这 些缓存器，因此该存取动作可能产生不可预期的结果。32-位SMBUS 循环系用以与次要显示控制器106适当地沟通，前面第一个八位特别 规定SMBUS地址，通常为实行时的0DH以及读/写模式位。下一个八 位支持用以沟通的缓存器数目，且所剩的16位包含所要缓存器的内 容。为了了解次要显示控制器106与系统之间的沟通，请注意次要显 示控制器106连接至SMBUS地址0DH处的AMD CS5536I/O芯片 的SMBUS端口。
缓存器0：次要显示控制器106ID+更正(revision)
该16-位缓存器为只读缓存器，返回次要显示控制器106ASIC辨 识值及更正值。硅第一次通过时应该使′DC01′H的十六进制法数值返 回，下一次更正时则使′DC02′H返回，以此类推。
缓存器1：次要显示控制器106显示模式
位0：通过(Pass-through)无法致动
该位控制次要显示控制器106是否将执行更新数据的任何复制动 作。在启动电源时，该位经次要显示控制器106自动起始至0，造成 影像输出值直接跟随影像输入值，且次要显示控制器106以通过模式 进行操作。该模式里，次要显示控制器106仅作为传统TFT时序控 制器(TCON)芯片，在此输出值仅在其需要驱动供显示面板用的可与 DETTL兼容输出讯号时进行转换。为达节省电源的目的，SDRAM接 口端口224在通过模式下即使产生了SDRAM时脉讯号也不需要完全 无法被致动。在通过模式里，所有其它次要显示控制器106缓存器及 控制位被忽略，除了优先于通过模式的自行测试致动位以外。
将1写入通过无法致动位使正常次要显示控制器106开始动作， 且包括SDRAM接口端口224的主动化及内部影像时序缓存器、模式- 架构位等的主动化。
位1：次要显示控制器106显示致动(Enable)
显示致动位在一完成重设动作时即通过次要显示控制器106被起 始化成1。该正常状态允许次要显示控制器106欲被驱动的面板接口 输出其输出值，如同由目前芯片模式所定义。将该位立即写成0且不 同步地驱动影像输出值给低电源空白状态。接着，设定该位致动影像 输出值，但是同步执行重新致动处理-面板驱动器保持在低电源状态， 直到下一个Vsync输出值-时序间隔尾端。此时，影像驱动器打开电源 及为直开机状态，直到次要显示控制器106显示致动状态(Enbale)再次 被清除。
请注意，次要显示控制器106自动清除了该位，并使显示内容空 白。
如果设定了显示时间截止(Timeout)致动位，则不用发生显示负荷 (Display Load)循环就可以发生显示时间截止(Timeout)值影像输出值画 面。
位2：颜色向量信道读取(color-swizzling)致动
根据本发明的一具体实施例，所选择的显示装置108为一不利用 传统不用RGB次像素的混合单色/彩色面板。反而，每个像素仅包含 单一“次像素值”。当作为反射式面板且背光无法被致动时，这些像 素值代表灰阶，且所产生的图案为单色显示。当用于传送模式且背光 开启时，每个像素代表红色、绿色及蓝色组合中的单一色彩值。
更新数据的第一条线的第一像素为红色，第二像素为绿色及第三 像素为蓝色。该图案不断重复于整条线上。然而，请注意，每个接续 线条补偿前一条线一个颜色组成。第二条线的第一像素因此为绿色， 其第二像素为蓝色，及其第三像素为红色。该图案不断重复于整条第 二条线上。第三条线的第一像素为蓝色，第二像素为红色及第三像素 为绿色。整条第三条线上不断重复第一像素图案。上述前三条线的图 案为一组，重复出现于整个显示面板。
该彩色图案有助于消除显示伪像(artifact)，但是也使系统软件变得 复杂。颜色向量信道读取(color-swizzling)致动位在设定为1时致动次 要显示控制器106，使次要显示控制器106从输入6-7-6更新数据自 动选择适当的色域。在上述物理面板结构之后，次要显示控制器106 为第一条线上的第一像素选择红色输入色域，为该线上的下一个像素 选择绿色输入色域等。颜色向量信道读取(color-swizzling)致动功能的 净作用为次要显示控制器106自动放弃三分之二的输入更新数据，结 果每个写至画面缓冲器206的输出像素具有单一6位值。
请注意，当颜色向量信道读取(color-swizzling)致动位为0时，次 要显示控制器106只是将输入像素的绿色色域值输入给每个像素，除 非单色发光致动位设定为1。请注意，颜色向量信道读取(color-swizzling) 模式本身不需要使用次要显示控制器106扫描线环状缓冲器，因为只 有在彩色修正锯齿边缘(anti-aliasing)模式里，其中颜色向量信道读取 (color-swizzling)及彩色修正锯齿边缘(anti-aliasing)模式位为主动且需 要使用芯片的环状缓冲器。
位3：彩色修正锯齿边缘(anti-aliasing)致动
当颜色向量信道读取(color-swizzling)模式致动时，彩色修正锯齿 边缘(anti-aliasing)模式位也可以设定为1。当二个位都设定时，彩色修 正锯齿边缘(anti-aliasing)模式应为主动。此模式里，依照上述方式进行 颜色向量信道读取(color-swizzling)处理，但是所得的输出值需经过滤 波，以避免彩色修正锯齿边缘(anti-aliasing)。该滤波处理通过合并像素 坐标(V，H)的目前像素的色彩值与位于目前像素的(V-1，H)上、(V+1，H) 下、(V，H-1)左及(V，H+1)右像素的对应色域的方式进行。
此包括将上述对应色域值加到四个相邻像素的对应色域值。将所 得的结果向右移3个位，及将该结果加到目前像素值向右移一个位。 所得输出结果，删减至六个位，为当彩色修正锯齿边缘(anti-aliasing) 无法致动时颜色向量信道读取(color-swizzling)处理经滤波的等同值。 6-位值储存于目前像素的画面缓冲器206。
尤其重要的是，强调当彩色修正锯齿边缘(anti-aliasing)无法致动 时，彩色修正锯齿边缘(anti-aliasing)在16-位色彩值下可作用，但不能 在颜色向量信道读取(color-swizzling)处理输出值的6-位色彩值下作用。 上述的数学方式特定针对适合目前像素的色域运算。换言之，如果目 前像素具有红色滤色片，则数学方式为加总及结合相邻像素的红色色 域与目前像素色域。向右的下一个像素在目前及相邻像素等的绿色色 域上执行相同的功能。
为了获得彩色修正锯齿边缘(anti-aliasing)的适当色域，有二个事实 立即变得很明显。其中一个是必须利用二条扫描线长度的缓冲环，用 以执行处理动作。另一个则是缓冲环每个元件必须保有5-6-5输入值彩 色型态，而非6-位输出值型态的彩色数据的16位。
执行细节：输入线缓冲器典型为2x1110-字符长或2x830-字符长， 视其显示内容驱动直式(portrait)或横式(landscape)而定。然而，一旦缓 冲器进行运作，以每个像素环状缓冲器为主进行更新是非常重要的。 否则，需要三条全面扫描线(full scan lines)，用以执行彩色修正锯齿边 缘(anti-aliasing)功能。
实施警告：上述的简化数学计算公式用意在于容易了解，并非实 际的施行。例如，利用左右移(right-shift)操作，其目的在于明确使位对 准不同颜色组成，而非暗示任何位在彩色修正锯齿边缘(anti-aliasing) 处理过程“会遗失”。为了视觉显示品质，必须保持全10-位精准度， 直到输出完全的结果。只有修正锯齿边缘(anti-aliasing)处理的最后输出 值才可以通过放弃四个LSB的方式删减成六位。
在输出删减结果前即放弃彩色修正锯齿边缘(anti-aliasing)运算过 程最不明显位的实施是不被接受的。
位4：单色发光致动
只要颜色向量信道读取(color-swizzling)及彩色修正锯齿边缘 (anti-aliasing)位为0，次要显示控制器106可通过将该位写成1的方 式变成单色发光模式。该模式里，5-6-5RGB型式的16-位输入色彩值 经由下列简单整数约值化成标准NTSC发光率转换公式转换成6-位像 素显示值：
像素值＝(R＞＞2)+(R＞＞4)+(G＞＞1)+(G＞＞4)+(B＞＞3)
请注意，不像在彩色修正锯齿边缘(anti-aliasing)模式，单色发光功 能仅在目前像素色域上发挥功能。结果，芯片上2-线环状缓冲器不用 于该模式。
实施警告：上述的简化数学计算公式用意在于容易了解，并非实 际的施行。例如，利用左右移(right-shift)操作，其目的在于明确使位对 准不同颜色组成，而非暗示任何位在发光率转换过程“会遗失”。为 了视觉显示品质，必须保持全10-位精准度，直到输出完全的结果。只 有发光率转换处理的最后输出值才可以删减成六位。发光率转换处理 期间在输出删减值前即放弃最不明显位的操作不被接受。
位5-7：点时脉分割器
为了支持最小电源汲出，次要显示控制器106支持降低面板接口 点时脉频率的能力。该色域值使石英震荡器分割器减一，产生系统点 时脉频率。所有影像时序从点时脉衍生，如果该色域值包含0，则点时 脉等于石英的时脉频率，然而七个色域值其中一个值产生八分之一石 英频率的点时脉。利用54.06MHz石英，产生50-Hz面板更新率的名 义(nominal)程序化影像时序参数，及单独改变点时脉分割器的方式产 生实际面板更新率50.00Hz，25.00Hz，16.67Hz，12.50Hz，10.00Hz， 8.33Hz，7.14Hz或6.25Hz。
实施细节：利用2X内存时脉PLL作为点时脉分割器的输入时 脉来源为一种以全部分割器简化产生50％工作循环点时脉的可能方 法。
位8：影像Autosync模式
如果设定该位，则次要显示控制器106自动重设其所有内部影像 时序计算器，不论何时显示负荷(Display Load)序列被起始，亦即，一 遇到第一VsyncIn时脉的尾端。该模式用于当VsyncIn及VsyncOut频 率为程序化成完全相同。如果不是，则该模式应该小心使用。
例如，如果次要显示控制器106的点时脉分割器被程序化支持25 Hz面板更新率，但是系统的主要显示控制器104具有50Hz输出率， 只有面板前二分之一在次要显示控制器106的影像定时器被重设之前 被更新。通过以相同速率执行输入及输出频率，可以避免上述的伪像 (artifact)。然而可以试着利用次要显示控制器106的扫描线中断能力支 持画面显示率的混合运用。
请注意，Video Auto Sync只有在次要显示控制器106遵从输入端 口指示时，亦即当显示负荷(Display Load)序列正在处理时发挥作用。 避免可能发生在主要显示控制器104重新起始的输出值受到次要显示 控制器106的影像更新干扰时的显示问题。
位9：显示时间截止(Timeout)致动
当该位设定为1时，次要显示控制器106自动停止显示处理。
当显示时间截止(Timeout)值影像画面已经输出而无发生显示负荷 (Load)序列时，执行显示负荷(Load)的动作会自动重设内部暂停计算器 为显示时间截止(Timeout)值缓存器内的值。当该位设定为0时，次要 显示控制器106连续显示与显示负荷(Load)循环无关的输出更新。
位10：扫描线中断致动
设定该位至1致动次要显示控制器106输出欲在影像扫描线期 间产生的扫描线中断输出值，该值被程序化成扫描线中断值缓存器。 该中断值在被程序化线的开端处变成主动，并在每个画面的一条线时 间内保持主动状态。该序列依此方式继续，只要扫描线中断值致动位 为1。
位11-14：保留
保留这些只读位并在读取时回归到0值。
位15：自行测试模式
当启动电源时，次要显示控制器106采样BIST0接脚，以决定是 否应该进入正常操作、BIST0低位准、自行测试操作或BIST0高位准。 一旦离开重设，BIST接脚的状态即复制给自行测试模式接脚。软件也 可以通过将该位写成1的方式开启进入BIST模式，及可以通过将该位 写成0的方式恢复正常操作。
本发明的各具体实施例确认当显示次系统还在驱动时电源消耗减 少。次要显示控制器可以自动更新显示装置，无关于处理器及主要显 示控制器的状态如何，由此免除了连续处理器的介入。主要及次要显 示控制器及显示装置在长时间没有动作时可以关闭电源，达到明显节 省显示系统的电源消耗。
本发明的各具体实施例不需要专用的且昂贵的硬件且不需要提供 理想的系统，因此可以用于成本及电源敏感用途的电子元件内。
本发明所述的系统或其元件可以作为计算机系统型式的实例。计 算机系统例如包括一般用途计算机、经程序化的微处理器、微控制器、 周边集成电路元件及其它可以实质构成本发明方法的步骤的其它装置 或其组合。
计算机系统包括计算机、输入装置、显示单元及网络。计算机包 括连接通讯总线的微处理器。计算机也包括内存，例如包括无序存取 内存(RAM)及只读存储器(ROM)。此外，计算机系统包括储存装置， 例如硬盘或可移动储存装置(如软盘机、光驱等)。储存装置也可以是为 了载负计算机程序或其它指令在计算机系统上的装置。
计算机系统执行一组储存于一或多个储存元件内的指令以处理输 入数据。储存元件或其它资料必要时也可以保留数据，也可以是存在 于处理机器内的资料来源或物理内存元件。
指令组包括各种指示处理机器执行特定任务，例如架构本发明方 法的计算机指令。指令组可以是软件程序的型式。软件可以是各种型 式，例如系统软件或应用程序软件。此外，软件可以是不同程序的集 合，具较大程序的程序模块，或程序模块的一部份。软件也可以包括 以对象导向程序化的模块程序。通过处理机器输入数据响应使用者的 命令，响应先前处理的结果，或响应另一处理机器的请求。
以上所述，仅为本发明最佳之一的具体实施例的详细说明与附图， 但是本发明的特征并不局限于此，并非用以限制本发明，本发明的所 有范围应以权利要求书的范围为准，凡合于本发明权利要求书的精神 与其类似变化的实施例，皆应包含于本发明的范畴中，任何本领域技 术人员在本发明的领域内，可轻易思及的变化或修饰皆可涵盖在本发 明的专利范围内。
图1为本发明各具体实施例所述架构的示意图。架构包括一可位 于计算单元内的显示次系统100。计算单元例如为手提电脑、掌上本 电脑、桌上本电脑、计算器、移动电话或个人数字助理(PDA)。显示 次系统100包括一处理器102、一主要显示控制器104、一次要显示 控制器106及一显示装置108。显示装置108包括，但不限于，液晶 显示(LCD)屏幕、阴极射线管(CRT)显示屏幕及等离子屏幕。处理器 102为位于计算单元内的典型中央处理单元(CPU)。主要显示控制器 104及次要显示控制器106可以是传统影像绘图阵列(Video Graphics Array，VGA)或其它类型的控制器或专用集成电路控制器(ASIC)。处 理器102控制主要显示控制器104及次要显示控制器106。
图2为根据本发明的一具体实施例，位于次要显示控制器106内 各元件的示意图。次要显示控制器106支持各种接口。第一接口为一 用以接收来自主要显示控制器104的更新数据的输入端口202。
根据本发明的一具体实施例，输入端口202用以直接连接TTL- 兼容的TFT显示控制器。该输入端口接收来自传统VGA控制器AMD GX2-533’的影像显示输出值等影像数据。该接口接收6-7-6格式的RGB 数据中的19-位(bits)，其中每个像素中6位为红色，7位为绿色，及6 位为蓝色数据。
第二接口为一输出端口204，直接连接可兼容薄型薄膜晶体管 (TFT)面板行列驱动集成电路(ICs)，该集成电路支持LCD显示输出于 适当的TFT显示装置。第三接口为同步动态无序存取内存(Synchronous Dynamic Random Access Memory，SDRAM)接口端口224，其与低电量 同步动态RAM沟通，储存一完整的更新数据画面。次要显示控制器 106通过从画面缓冲器206获得更新数据的方式自动更新显示装置 108的显示内容。画面缓冲器206与次要显示控制器106有关连，并 用于储存更新数据。
根据本发明的一具体实施例，画面缓冲器206为一包含1,048,576 字节的512Kx16SDRAM画面缓冲器，然而例如1200x900每个儿童 一台笔记本电脑(One Laptop Per Child，OLPC)TFT面板包含1,080,000 个像素。结果，次要显示控制器106必须执行像素包装(packing)，其 中每个显示像素的占据内存空间必须少于一字节。面板内的驱动器及 双边晶体管对晶体管逻辑(Double Edged Transistor-Transistor Logic， DETTL)接口，支持资料/像素中的六位。因此，为了改善内存效率，每 四个像素为一组(4个像素x 6个位/像素＝24位)储存成SDRAM画面 缓冲器内的字节(3个字节*8个位/字节＝24个位)。然而，SDRAM 画面缓冲器实际上为16位宽。结果，实际可地址包装于画面缓冲器内 的像素为八个像素(8个像素*6个位/像素＝48位)包装成SDRAM的 三个字符(3个字符*16个位/字符＝48个位)，利用该内存运作，画 面缓冲器将占据512Kx16SD-RAM 405,000个字符，留下119,288个 字符未被使用。
根据本发明的一具体实施例，画面缓冲器206包含于次要显示控 制器106。
根据本发明的另一具体实施例，画面缓冲器206位于画面缓冲器 之外。
第四接口为一时脉208。根据本发明的一具体实施例，时脉208 为一直接贴合的14.31818MHz石英，由芯片上震荡器所支撑，提供一 用以显示内容更新的独立像素时脉，无论显示输入端口的模式为何。 时脉208也提供固定(attached)画面缓冲器206用的接口时序。第五接 口包括一或多个输入/输出接脚接口，用以管理主要显示控制器104及 次要显示控制器106之间的时序-关键(critical)切换。第一接脚210决 定二个显示控制器哪一个更新显示装置108显示内容。如果第一接脚 210为主动模式，则主要显示控制器104便更新显示装置108显示内 容，然而如果第一接脚210为非主动模式，则次要显示控制器106更 新显示装置108显示内容。另外，如果次要显示控制器106为非主动 模式，则将第二接脚212设定为主动模式。第三接脚214产生一或多 个中断值，用以标示次要显示控制器106。第四接脚216有利于处理 器102及次要显示控制器106之间的沟通。
根据本发明的一具体实施例，次要显示控制器106包括一第五接 脚218，用以当处理器102从一或多个输入装置接收到一或多个输入 值时将次要显示控制器106从非主动模式驱动成主动模式。这些一或 多个输入装置连接于处理器102。
次要显示控制器106包括一处理模块220及一决定模块222。处 理模块220提供颜色向量信道读取(color-swizzling)的支持，使显示装 置108视为传统24-位面板。颜色向量信道读取将主要显示控制器106 的数据内容转换成较少位型式，以达较佳及有效率的显示功能。颜色 向量信道读取的操作细节作请见图8的详细说明。此外，处理模块220 支持可供选择的修正锯齿边缘(anti-aliasing)能力以改善内容显示结果。 处理模块220提供单色模式以支持自动像素寻址转换(automatic pixel-addressable conversion)，从多彩转换成单色。单色呈现符合主要 显示控制器内更新数据的人类亮度感知能力(human luminosity perception)。此由图7及图8详细说明可知。决定模块222协助处理模 块220进行修正锯齿边缘(anti-aliasing)。
次要显示控制器106于通过模式(pass-through)中可轻易地输入 更新数据。该通过模式可改变次要显示控制器106的一缓存器(register) 内的一或多个位的数值。由此，仿效简单LCD时序控制器芯片及自 动fly-by模式，以避免不必要写入固定(attached)画面缓冲器206的动 作，以及使耗电量达最小。此外，次要显示控制器106包括支持传统 红绿蓝(RGB)DETTL面板充分除错，以及生产线测试的自行测试能力。 关于生产线测试的自行测试能力的测试详细说明请参阅图7及图9的 详细说明。
根据本发明的一具体实施例，位于主要显示控制器104内的单一 更新数据画面转换成减少位型式。此动作在刚要命令次要显示控制器 106之前执行，以更新显示装置108的显示内容。因此，提高显示方 法的效率。
图3为根据本发明的一具体实施例，一种省电方法的流程图，其 中显示装置108正在计算单元内进行更新。在步骤302里，如果处理 器102没有产生新的更新数据，则主要显示控制器104从主动模式切 换到非主动模式。在步骤304里，次要显示控制器106不管主要显示 控制器104及处理器102，都是被命令去更新显示装置108显示内容。 次要显示控制器106消耗比主要显示控制器104实质较少的电量。
图4A及图4B包括根据本发明的一具体实施例，一种将显示装置 108从主要显示控制器104切换到次要显示控制器106的流程图。在 步骤402里，当处理器102连续产生新的更新数据时，主要显示控制 器104更新显示装置108显示内容。在步骤404里，检查处理器102 是否产生更新数据。如果产生更新数据，则在步骤402里主要显示控 制器104连续更新显示装置108显示内容。然而，如果处理器102没 有产生新的更新数据，则在步骤406里次要显示控制器106的第一接 脚210切换成非主动模式。接着，在步骤408里将存在于已知更新数 据转换成减少位型式。减少位型式在视觉上无法与存在于主要显示控 制器104内的更新数据有所区别。将更新数据转换成减少位型式的步 骤包括一或多个更新数据的实施例，例如改变显示输出频率，执行颜 色向量信道读取(color-swizzling)或彩色修正锯齿边缘(anti-aliasing)功 能。步骤410里，减少位型式储存于画面缓冲器206。步骤412里， 次要显示控制器106被命令去更新显示装置108。
其后，次要显示控制器106通过从画面缓冲器204获得更新数 据的方式更新显示装置108显示内容。在步骤414里，主要显示控制 器104从主动模式切换成非主动模式。在步骤416里，处理器102切 换成非主动模式。结果，处理器102在长时间不动作后停止动作。在 步骤418里，如果相同的更新数据已经显示一段长时间，则关闭显示 装置108。
根据本发明的一具体实施例，次要显示控制器106变换更新数据 方式及更新显示装置108显示内容，而不需将已更新数据储存于画面 缓冲器204。
根据本发明的另一具体实施例，在步骤412里次要显示控制器 106以自动设定更新显示装置108显示内容的任务。
根据本发明的一具体实施例，如果利用相同更新数据更新显示装 置108显示内容预定次数，则次要显示控制器106可切换成非主动模 式。次要显示控制器106可以切换成非主动模式的次数储存于次要 显示控制器106内一或多个缓存器。
图5为根据本发明的具体实施例，一种控制显示装置从次要显示 控制器106切换成主要显示控制器104的方法的流程图。在步骤502 里，次要显示控制器106驱动显示装置108。在步骤504里，决定处 理器102是否产生新的更新数据。如果处理器102没有产生新的更新 数据，则次要显示控制器106更新显示装置108显示内容。如果处理 器102正在产生新的更新数据，则次要显示控制器106在步骤506里 命令产生新的更新数据。在步骤508里，第一接脚210设定成主动模 式。第一接脚210的主动模式显示主要显示控制器104的中间主动纪 录状态。在步骤510里，主要显示控制器106从非主动模式切换成主 动模式。在步骤512里，主要显示控制器106被命令更新显示装置108 显示内容。之后，主要显示控制器104将更新数据传送到次要显示控 制器106。次要显示控制器106可以将更新数据转换成一减少位型式， 之后减少位型式用以更新显示装置108显示内容。
图6为根据本发明的一具体实施例，一种从非主动模式启动次要 显示控制器106的方法的流程图。在步骤602里，检查次要显示控制 器106是否为非主动模式。在步骤604里，决定输入讯号是否已经由 次要显示控制器106从一或多个与显示次系统100有关的输入装置。
根据本发明的一具体实施例，输入讯号由次要显示控制器106从 一或多个输入装置接收，而不需要处理器102介入。
根据本发明另一具体实施例，输入讯号由次要显示控制器106从 一或多个输入装置经过处理器102接收。一或多个输入装置例如包括， 但不限于，一键盘、一触摸垫、一无线装置、一光标垫或鼠标。
在步骤606里，次要显示控制器106从非主动切换成主动模式。 此外，第五接脚218从非主动设定成主动模式，不论是否从一或多个 输入装置接收到输入讯号。如果当次要显示控制器106为主动模式时 将第五接脚218设定成主动模式，则次要显示控制器106设定一或 多个缓存器，该缓存器储存次要显示控制器106可以切换成非主动模 式的次数。
如果处理器102没有产生新的更新数据，则次要显示控制器106 自动利用画面缓冲器204内的更新数据开始更新显示装置108显示内 容。如果处理器102已经以画面缓冲器202的更新数据最新化，则次 要显示控制器106开启显示装置108及通过重设一或多个空白显示缓 存器使显示内容空白。第三接脚214产生一中断动作，指示次要显示 控制器106将更新数据最新化。在步骤608里，如果显示装置108先 前已经关闭则重新启动。
图7为根据本发明的一具体实施例，一种主要显示控制器的数据 内容转换成减少位型式的方法的流程图。当次要显示控制器106为传 送模式时打开背光。每个减少位型式像素呈现单一色彩值-红色、蓝 色或绿色。颜色向量信道读取(color-swizzling)致动位当设定为1时致 使次要显示控制器106作动，以自动从对应减少位型式像素的已输入 更新数据选择适当色域。在物理面板结构如上述时，在步骤702里， 次要显示控制器106处理更新数据的第一条线的第一像素的红色输 入色域，以形成减少位型式的第一条线的第一像素。在步骤704里， 次要显示控制器106处理更新数据的第一条线的第二像素的绿色输 入色域，以形成减少位型式的第一条线的第二像素。
在步骤706里，次要显示控制器106处理更新数据的第一条线的 第三像素的蓝色输入色域，以形成减少位型式的第一条线的第三像素。 在步骤708里，针对每一条线内每个像素重复上述步骤。此图案在整 条线上重复出现。在步骤710里，更新数据的每条线上重复上述动作。 然而，对更新数据的每条后续线而言，次要显示控制器106选择像素 颜色，使其可被减少位型式的前一条线的一颜色组成补偿。减少位型 式的第二条线内的第一像素因此为绿色，减少位型式的第二条线内的 第二像素为蓝色，及减少位型式的第二条线内的第三像素为红色。此 图案在减少位型式的第二条线上重复出现。减少位型式的第三条线内 的第一像素为蓝色，减少位型式的第三条线内的第二像素为红色，及 减少位型式的第三条线内的第三像素为绿色。此图案在第二条线上重 复出现。上述前三条的图案为一组，整个减少位型式每三条线重复出 现相同的图案。
根据本发明的一具体实施例，减少位型式的像素具有单一6-位 值。根据本发明另一具体实施例，红色及蓝色像素带有尾标0，使得 每个像素具有一剩余6-位验证值。
图8为根据本发明的一具体实施例，一种颜色向量信道读取 (color-swizzling)的方法的示意图。该图所显示即为颜色向量信道读取 (color-swizzling)的一实例。颜色向量信道读取(color-swizzling)为一种将 主要显示控制器106的数据内容转换成减少位型式的方法。16-位输入 讯号的第一条线内第一像素的红色位(称为R11，)被选择供减少位型式的 第一条线内的第一像素称为(R11’)所用。16-位输入讯号的第一条线内第 二像素的绿色位(称为G15，)被选择供减少位型式的第一条线内的第二像 素(称为G15’)使用。16-位输入讯号的第一条线内第三像素的蓝色位(称 为B19，)被选择供减少位型式的第一条线内的第三像素(称为使用B19’)。 此图案重复出现于整条第一条线上。每一条后续的线为前一条线由一 颜色组成补偿的补偿结果。16-位输入讯号的第二条线内第一像素的绿 色位(称为G22)被选择供减少位型式的第二条线内的第一像素的绿色 位(称为G22’)使用。16-位输入讯号的第二条线内第二像素的蓝色位(称 为B26)被选择减少位型式的第二条线内的第二像素(称为B26’)使用。 16-位输入讯号的第二条线内第三像素的红色位(称为R27，)被选择供减 少位型式第二条线内的第三像素的红色位(R27’)使用。此图案重复出现 于整条第二条线上。16-位输入讯号的第三条线内第一像素的蓝色位(称 为B33)被选择供减少位型式的第三条线内的第一像素(B33’)使用。16-位 输入讯号的第三条线内第二像素的红色位(称为R34，)被选择供减少位 型式的第三条线内的第二像素(称为R34’)使用。16-位输入讯号的第三条 线内第三像素的绿色位(称为G38)被选择供减少位型式的第三条线内的 第三像素(称为G38’)使用。此图案重复出现于整条第三条线上。
当颜色向量信道读取(color-swizzling)模式被致动时，彩色修正锯 齿边缘(anti-aliasing)模式位可以设定为1。彩色修正锯齿边缘 (anti-aliasing)模式在位皆被设时序变成主动模式。该模式里，颜色向量 信道读取(color-swizzling)如上述方法进行，不同的是将所得的输出值 过滤，以避免彩色锯齿边缘(aliasing)出现。此在看文字字体时特别重要。 过滤方法通过将目前像素的色彩值与位于目前像素上下左右的像素的 吻合色域合并而进行。例如，如果我们考虑图8中的B26’在目前像素 上下左右的像素将视为第一条线的第二像素，第三条线的第二像素， 第二条线的第一像素，及第二条线的第三像素。这些像素的蓝色位被 列入考虑。
根据本发明的另一具体实施例，输入讯号包括6-7-6格式的19个 位，其中已输入更新数据的6位表示红色组成，7位表示绿色组成， 而6位表示蓝色组成。
只要颜色向量信道读取(color-swizzling)及修正锯齿边缘 (anti-aliasing)位为0，次要显示控制器106可以通过设定修正锯齿边 缘(anti-aliasing)位为1，切换成单色发光模式。该模式下，5-6-5RGB 格式的16-位输入色彩值经由下列约略等于标准NTSC发光值-转换公 式及像素值＝(R＞＞2)+(R＞＞4)+(G＞＞1)+(G＞＞4)+(B＞＞3)转换 成6-位像素显示值。此动作通过加总来自四个相邻像素的对应色域值， 其中相邻像素为目前像素的上方像素，下方像素，右方像素及左方像。 之后，所得右方3个位移向且加到目前像素的值，向右加了一个位。 所得输出值，短少至6位，为当彩色修正锯齿边缘(anti-aliasing)已经 无法致动时，颜色向量信道读取(color-swizzling)方法的过滤等同值。 6-位值储存于目前像素的次要显示控制器106的画面缓冲器204。
请注意，当颜色向量信道读取(color-swizzling)致动位为0，次要 显示控制器106传送以另一型式存在于主要显示控制器104内的更 新数据的绿色组成。另一型式指视觉判断等于存在于主要显示控制器 104内更新数据的绿色内容。结果，次要显示控制器106输出每个像 素的输入像素值的绿色色域值，除非单色发光致动位已经设定为1。
为了确定耗电量最小，次要显示控制器106支持降低面板接口点 阵(点)时脉频率的处理。该色域值特别使石英震荡器分割器减一，产生 了系统点阵时脉频率。所有的影像时序从点阵时脉衍生而来。如果此 色域包含0，则点阵时脉的频率为208，然而7个色域其中一个值产生 了点阵第八分之一石英频率的时脉。利用54.06MHz石英，产生一 50-Hz面板更新速率的名义(nominal)程序化影像-时序参数及利用单独 改变点阵时脉分割器，结果得到实际面板更新速率50.00Hz，25.00Hz， 16.67Hz，12.50Hz，10.00Hz，8.33Hz，7.14Hz或6.25Hz。
图9为根据本发明的一具体实施例，一种从非主动模式启动次要 显示控制器106的方法步骤的时间图。该图描述显示系统200的不同 元件的状态，及依时间前后由元件执行的方法步骤，其中x轴为时间 而y轴为系统元件。次要显示控制器106可以接收很多来自输入装置 的输入值。在接收输入值时，第五接脚218开启次要显示控制器106。 第三接脚214在次要显示控制器106开启后产生一中断输出值。次要 显示控制器106接着使显示装置108显示内容空白。然后，画面缓冲 器206执行一显示负荷画面负载循环。一旦画面缓冲器206完成画面 负载循环，次要显示控制器106即设定显示装置108的控制。
由上所述，根据本发明的一具体实施例的执行技术(次要显示控制 器)细节请参考以下所述。下列说明包括各硬件实施详细说明，如各处 理器、IC、接脚及缓存器的结构关系。本领域技术人员应了解且可以 不用过多实验即可实施本发明。
次要显示控制器106与直接I/O接脚接口
对于一些在次要显示控制器106及处理器104之间操作的接口而 言，本质上时间为关键因素(time-critical)。尤其，在管理显示内容更新 的主要控制器104与管理显示内容更新的次要显示控制器106之间互 相切换必须很小心地计时，避免显示伪像(artifact)。次要显示控制器 106利用快速直接I/O接脚连接于CS5536比较I/O装置以支持这些操 作。CS5536为一I/O操作的标准处理器，由先进微元件(Advanced Micro Devices)公司设计。细节包含于系统互连作业，针对每个接脚说明。
DCONIRQ/接脚为来自次要显示控制器106芯片的低主动扫描线 中断(ScanLine Interrupt)输出，可以被程序化插入于影像输出的在开始 下一次显示画面前的一固定时序间点自动改变处理器102。通过接收 一中断值，连同与显示操作有关的已知时序作业，处理器102可以重 新建构主要显示控制器104已被控制更新内容的目前显示状态，或次 要显示控制器106已被控制更新内容的目前显示状态，而不需”忙碌- 等待”或轮询(polling)回路。请参阅下列关于DCONLOAD进一步说明。
DCONBLNK用以在需要不同步地起始化显示状态的显示改变时 提供协助。欲被轮询的次要显示控制器106将在二个情况下驱动 DCONBLNK输出。第一个情况为：DCONBLNK在第一条输出扫描线 开始时驱动至低电压，接着主动垂直分辨率输出扫描线并维持在低电 压，直到输出Vsync时序间距的尾端(trailing edge)，此时再度被驱动 至高电压。在第二个情况下，DCONBLNK输出维持在高电压，不论 次要显示控制器106输出值的显示内容是否无法显示。
DCONSTAT用以表示主要显示控制器104或次要显示控制器 106目前是否管理显示内容的更新。因为次要显示控制器106的显示 控制切换与显示过程同步，状态接脚使得处理器102可精确地确认次 要显示控制器106何时切换显示内容。
DCONLOAD用于起始显示负荷画面-负载循环。该讯号间接决定 是否根据影像输入值进行次要显示控制器106影像时序输出，或次要 显示控制器106的内部时序缓存器是否驱动影像输出。请注意，给面 板的实际数据输出正常将由次要显示控制器106芯片修正，如上关于 次要显示控制器106的显示模式缓存器所述。
次要显示控制器106的显示控制器ASIC接脚(输出)-2M(1M x 16)DRAM构造
Geode显示接口接脚
Geode像素时脉GFDCLK1
Geode红色数据GFRDAT0-45
Geode绿色数据GFGDAT0-56
Geode蓝色数据GFBDAT0-45
Geode Vsync GFVSYNC1
Geode Hsync GFHSYNC1
Geode显示致动GFDISP_EN1
Geode FP_LDE GFP_LDE 1
1Mx16DRAM用的接口接脚
FBRAM数据FBD0-15 16
FBRAM地址FBA0-11 12
FB栏地址选通脉冲FBCAS/1
FB列地址选通脉冲FBRAS/1
FBRAM芯片选择FBCS/1
FBRAM写入致动FBWE/1
FBRAM时脉FBCLK 1
FBRAM时脉致动FBCLKE 1
次要显示控制器106自行更新的石英
显示XTAL(输入)In DCONXI 1
显示XTAL(输出)DCONXO 1
系统接口接脚
系统重设1
次要显示控制器106中断输出DCONIRQ/1
次要显示控制器106显示负荷命令请求DCONLOAD 1
次要显示控制器106vs.Geode/显示主动状态DCONSTAT 1
次要显示控制器106空白状态DCONBLNK 1
次要显示控制器106缓存器I/O SMB时脉DCONSMBCLK 1
次要显示控制器106缓存器I/O SMB数据DCONSMBDATA 1
PPTTL/面板接口接脚
面板像素数据1D1O0-23
面板像素数据2D2O0-23
SCLK SCLK 1
DCLK DCLK 1
GOE GOE 1
GCK GCK 1
GSP GSP 1
DINT DINT 1
SDRESET SDRESET 1
DBC DBC 1
INV INV 1
PWST PWST 1
POL1 POL1 1
POL2 POL2 1
自行测试/边缘扫描BIST0-1 2
总使用者I/Os 84
缓存器定义：
缓存器0：次要显示控制器106ID+修正
16-位缓存器为只读缓存器，恢复次要显示控制器106ASIC辨识 器及修正次数。该硅第一次通过时，应使‘DC01’H的hexadecimal值恢 复，下一次修正应使‘DC02’H恢复等。
缓存器1：次要显示控制器106的显示模式
位0：通过无法致动(Pass-through Disable)
该位控制次要显示控制器106是否执行更新数据的操作。当开启 电源时，该位由次要显示控制器106自动起始成0，使得影像输出值 直接按照影像输入值，且次要显示控制器106按照通过模式运作。该 模式下，次要显示控制器106只作为一个传统的TFT时序控制器 (TCON)芯片，其中影像输出值只有在需要衍生出显示面板的DETTL- 兼容输出讯号时进行转换。以降低电量目的而言，SDRAM接口端口 224在通过模式下必须完全无法致动，即使是没有SDRAM时脉讯号 产生。通过模式里，其它所有次要显示控制器106缓存器及控制位被 忽略，除了优先级优于通过模式的自行测试致动位以外。
将1写入通过无法致动位，致动正常次要显示控制器106开启 及包括SDRAM接口端口224、内部影像时序缓存器、模式构造位等 功能。
位1：次要显示控制器106的睡眠模式
关于次要显示控制器106的用电效率的关键因素为其进入显示装 置108完全关闭及画面缓冲器206设定成自行更新模式的低耗电量状 态的能力。自行更新模式已知为次要显示控制器106的睡眠模式。在 正常情况下，次要显示控制器106因为长时间系统没有动作的结果而 自动进入睡眠模式，尤其是如果自动睡眠模式位已经被设定及显示到 时提醒(Timeout)值已经进行输出影像画面而不需要有无法致动显示负 荷循环(Display Load cycle)，或从一或多个输入装置接收到输入讯号。 之后，次要显示控制器106设定该位并且自动进入睡眠模式。
或者是，有时处理器102需要开始切换次要显示控制器106的 睡眠模式。尤其，当电源切换成选择“系统关闭”时、当手提电脑上盖合 闭时、当侦测到临界低电池电量时，处理器102应该用手操作进入睡 眠模式。为了进入睡眠模式，该位应该被写成‘1’。
因为画面缓冲器206保持在低电量自行更新状态，而次要显示控 制器106为睡眠模式，所以次要显示控制器106无法处理进来的显示 负载循环。然而，次要显示控制器106的负载接脚没有被忽略。如果 处理器102做出一显示负载循环的请求，然而次要显示控制器106为 睡眠模式，则设定成已知为次要显示控制器106LOAD_MISSED的内 部状态。该状态用以告知次要显示控制器106：画面缓冲器206内的 数据不再是与处理器102产生的更新数据相同。当次要显示控制器 106在失去次要显示控制器106负载后变成睡眠模式时，自动使显示 装置108的显示内容空白，及通过驱动一条更新数据线上的次要显示 控制器106IRQ主动位产生一次要显示控制器106LOAD_MISSED 中断值。此使处理器102重新写入由处理器102产生的最新更新数 据，然后清除影像空白化接脚以显示最新资料于显示装置108上。
变成睡眠模式的方法可以用手动或自动执行。在正常情况下，该 位一旦到达ECPWRRQST即被自动清除。当次要显示控制器106接 收来自一或多个输入装置的输入讯号时达ECPWRRQST。换言之，按 压一按键储存影像显示内容，与哪一个处理器102无关，由此当键盘 按键、光标键或触摸垫已经被启动时“立即”开启显示装置198。或者是， 处理器102可以离开睡眠模式，如果需要的话，并且通过清除该位至 0的方式，重新起始更新显示装置108显示内容。
位2：自动睡眠模式
当该位设定为1时，在显示时间截止(Timeout)值影像画面已经输 出而不需系统运作之后，次要显示控制器106自动停止显示方法。任 何时候当次要显示控制器106LOAD为高负载值，或当进来的 ECPWRRQST发生时，内部显示时间截止(timeout)缓存器自动设定成显 示时间截止(timeout)值缓存器内的数值。如果显示时间截止(timeout)， 则通过设定次要显示控制器106睡眠模式位至1，使次要显示控制器 106自动进入睡眠模式。当自动睡眠模式位为0时，次要显示控制器 106确定连续更新显示装置108显示内容。如果，显示负载循环或 ECPWRRQST发生，则可仅通过写入次要显示控制器106睡眠模式 位的方式进入睡眠模式。
位3：背光致动
背光致动用以决定显示装置108的背光应该开启，然而显示功能 被启动。该位设定成1，不论何时次要显示控制器106不是在次要显 示控制器106睡眠模式，都开启背光。请注意，对屏幕省电器而言没 有必要将背光致动开启及关闭，因为设定该位，会使得背光自动致动 及无法致动。如果该位已经被清除，则背光保持无法致动，不论次要 显示控制器106为次要显示控制器106睡眠模式与否。当背光致动 时，背光接脚主动被驱动至高电压，且DBC接脚由PWM波形驱动， 其工作循环吻合背光亮度缓存器的数值。
位4：影像空白化
影像空白化是在屏幕上显示“空白”，而不影响次要显示控制器 106画面缓冲器206的内容，或显示装置108的电量状态。该特征主 要用于决定次要显示控制器106是否应该离开睡眠模式，其中显示装 置108显示更新数据，或其中遮蔽显示装置108直到下一次显示负载 循环。此特征明显地被次要显示控制器106利用。因为当在睡眠模式 时次要显示控制器106无法纪录进来的显示负载循环，所以如果次要 显示控制器106负载在睡眠模式时变成高电压，则会自动设定 VIDEO_BLANKING位。此举确定旧的更新数据没有显示苏醒。如果 该位写上‘1’，则显示装置108显示“黑色”。如果写上‘0’，则画面缓冲 器206的目前内容显示于显示装置108上。
位5：颜色向量信道读取(color-swizzling)致动
根据本发明的一具体实施例，所选的显示装置108为不利用传统 RGB次-像素的混合单色/彩色面板。反而，每个像素包含只有单一“次 -像素值”。当作为一反射式面板时，亦即当背光关闭时，这些像素值 表示灰阶。所得图像为单色显示。当为传送模式时，亦即当背光开启 时，每个像素表示红绿蓝组合其中之一单色彩值。
更新数据的第一条线的第一像素为红色，该条线的第二像素为绿 色，而第三像素为蓝色。该图案重复出现在整条线上。请注意，每个 接续的线从前一条线补偿一颜色元素。第二条线的第一像素因此为绿 色，其第二像素为蓝色，其第三像素为红色。该图案重复出现于整条 第二条线上。第三条线的第一像素为蓝色，其第二像素为红色，而其 第三像素为绿色。该图案重复出现在整条第三条线上。上述前三条线 的图案为一组，重复出现于整个显示面板上。
该彩色图案有助于删除显示伪像(artifact)，但是也使得系统软件变 得复杂。颜色向量信道读取(color-swizzling)致动位，当设定为1时， 致动次要显示控制器106以自动从输入6-7-6更新数据选择适当色 域。接着，物理面板结构如上所述，次要显示控制器106选择第一条 线的第一像素为红色输入色域，该线上的下一个像素为绿色输入色域 等。颜色向量信道读取(color-swizzling)致动功能的净效果为次要显示 控制器106自动抛弃三分的二的输入更新数据，结果每个写入画面缓 冲器206的输出像素具有单一6-位值。
请注意，当颜色向量信道读取(color-swizzling)致动位为0，次要显 示控制器106只是每个输入像素的绿色色域输出六个最明显的位，除 非单色发光致动位设定为1。颜色向量信道读取(color-swizzling)模式本 身不需要利用下列次要显示控制器106扫描线缓冲环；只有次要显示 控制器106模式在颜色向量信道读取(color-swizzling)及彩色修正锯齿 边缘(anti-aliasing)模式位设定为1时为主动，需要利用芯片的缓冲环。
不论何时颜色向量信道读取(color-swizzling)模式为主动，次要显 示控制器106COL模式输出接脚被驱动至高电压。该接脚为致动显示 装置108，将其内面板偏压切换成使彩色或单色模式的显示品质最佳 化。
位6：彩色次要显示控制器106致动
当颜色向量信道读取(color-swizzling)模式被致动时，彩色修正锯 齿边缘(anti-aliasing)模式位也可以设定成1。当两个位皆被设时序，彩 色修正锯齿边缘(anti-aliasing)模式则为主动。该模式里，如上方式进行 颜色向量信道读取(color-swizzling)，但是所得输出值经过滤，以避免 彩色修正锯齿边缘(anti-aliasing)。该过滤方法可以通过结合像素坐标(V， H)的目前像素的色彩值，对应在目前像素的上方像素(V-1，H)、下方像 素(V+1，H)、左方像素(V，H-1)及右方像素(V，H+1)的色域。通过加总对 应这四个相邻像素的色域的数值、将所得3个位位移及将所得结果加 入目前像素值的方式，进行该程序。位移所得右方的3个位及将其加 入目前像素值，向右位移一个位。所得的输出值(切割成六个位)当彩色 修正锯齿边缘(anti-aliasing)没有致动时颜色向量信道读取 (color-swizzling)的经过滤等同值，该六个位值储存于目前像素的画面 缓冲器206内。
尤其重要的是强调彩色修正锯齿边缘(anti-aliasing)以19个位彩色 值运作，而非以没有致动彩色修正锯齿边缘(anti-aliasing)时的颜色向量 信道读取(color-swizzling)输出值的六个位。上述数学特别以适合目前 像素的色域上计算。换言之，如果目前像素具有一红色滤色片，数学 运算加总及结合目前像素的红色色域的相邻像素的红色色域。向右的 下一个像素在目前及相邻像素的绿色色域上执行相同的功能。
为了获得彩色修正锯齿边缘(anti-aliasing)的适当色域，有二个结果 立即很明显。首先，必须利用二条扫描线长度的缓冲环执行该处理。 其次，缓冲环的每个元件必须保有6-7-6输入彩色型式，而非6-位输 出型式的彩色数据其中的19位。
执行细节：输入缓冲线典型为2x120019-位字符。然而，一旦缓 冲器执行时，重点是每一个像素都进行最新数值更换，其方式如缓冲 环。否则，需要三条全扫描线执行彩色修正锯齿边缘(anti-aliasing)功能。
实施警告：上述的简化数学计算公式用意在于容易了解，并非实 际的施行。例如，利用右移(right-shift)操作，其目的在于明确使位对准 不同颜色组成，而非暗示任何位在彩色修正锯齿边缘(anti-aliasing)处理 过程“遗失”。为了视觉显示品质，必须保持全10-位精准度，直到输 出完全的结果。只有修正锯齿边缘(anti-aliasing)处理的最后输出值才可 以通过放弃四个LSB的方式删减成六位。修正锯齿边缘(anti-aliasing) 运算期间在输出删减值前放弃最不明显位的操作的操作不被接受。
位7：单色发光致动
只要颜色向量信道读取(color-swizzling)及彩色修正锯齿边缘 (anti-aliasing)位为0，则次要显示控制器106可以通过将该位写成1 的方式放在单色发光模式内。此模式里，19位输入色彩值(再次为6-7-6 RGB型式)经由下列简单整数简约化成标准NTSC发光转换公式：像素 值＝(R＞＞2)+(R＞＞4)+(G＞＞1)+(G＞＞4)+(B＞＞3)，转换成6-位 像素显示值。
请注意，不像在彩色修正锯齿边缘(anti-aliasing)模式里，单色发光 功能仅在目前像素的色域上才能发挥作用。结果，芯片上2条线环状 缓冲器不用于本模式。
实施警告：上述简化的数学计算公式用意在于容易了解，并非实 际的施行。
位8：扫描线中断致动
设定该位为1，驱动次要显示控制器106输出在影像扫描期间产 生的扫描线中断，其中影像扫描被程序化成扫描线中断值缓存器。该 中断动作在经程序化的扫描线开始时变成主动，并且在每个画面里保 持主动一段一条扫描线的时间长度。只要扫描线中断致动位为1，便一 直继续该动作。
位9-11：点时脉切割器
为了支持最小的电源汲出，次要显示控制器106支持降低面板接 口点时脉频率的能力。该色域里的值使石英震荡器切割器特定减一， 得到系统点时脉频率-所有影像时序都是衍生自点时脉。如果该领域包 含0，则点时脉等于石英频率时脉，然而7个色域其中一个值产生石英 频率八分之一的点时脉，利用4X，14.31818MHz石英1，以产生50Hz 面板更新率及只改变点时脉切割器的名义(nominal)程序化影像时序 参，得到实际面板更新率50.00Hz，25.00Hz，16.67Hz，12.50Hz，10.00 Hz，8.33Hz，7.14Hz，或6.25Hz。
位12-13：保留
保留这些只读位。
位14：除错模式致动
当除错模式位写成高位准时，发生二个情况。首先，LCD面板接 口变成支持传统具色彩次像素的彩色LCD。其次，SDRAM接口端口 224变成支持SDRAM其中的4MB。在制造次要显示控制器106ASICs 时，该位保持完全为0。
位15：自行测试模式
启动时，次要显示控制器106采样BIST接脚，以测定是否应该 进入正常操作-BIST低位准或自行测试操作--BIST High。一旦离开 重设，BIST接脚的状态即被复制到自行测试模式位。软件也可以通过 将该位写成1的方式将进入模式初始化成BIST模式，及可以通过将该 位写成0的方式恢复正常操作模式。当次要显示控制器106为自行测 试模式且没有输入影像时脉已经被侦测到时，次要显示控制器106每 隔二秒以白、黑、红、绿及蓝顺序自动循环其显示输出值。
缓存器2：水平分辨率
该16-位缓存器包含每条水平线被显示像素的数目，正常为1200。 请注意，由于主要显示控制器104里的时序限制，次要显示控制器106 可以接收比该缓存器内被程序化的数目多的输入像素时脉。当此情况 发生时，该缓存器内被程序化的像素数目范围内的接续时脉应该被忽 略，直到下一个HSync脉冲已经发生。接着，像素包装(packing)后该 缓存器内被程序化的数目，一条接着一条，应该符合内存间距，如同 储存于画面缓冲器206一般。
缓存器3：水平总数
该16-位缓存器包含每条水平扫描线的点时脉总数
缓存器4：水平Sync开始及宽度
该16-位缓存器包含二个8-位缓存器。缓存器的最明显字节包含水 平Sync开始缓存器。在“水平分辨率”后，每一条线都有点时脉。 HSync在HSync Start”额外时脉已经发生之后产生。该缓存器里最不明 显的字节包含时脉数目，使得HSync在一旦HSync已经产生时保持主 动。
缓存器5：垂直分辨率
该16-位缓存器包含每个影像画面被显示的线条总数。该总数包含 数值900。
缓存器6：垂直总数
该16-位缓存器包含每个影像画面期间所发生的扫描线总数。为清 楚起见，TFT面板更新率(以Hz为单位)等于缓存器内的数值。
点时脉/(水平总数*垂直总数)
缓存器7：垂直Sync开始及宽度
该16-位缓存器包含二个8-位缓存器。缓存器内最明显的字节包含 垂直sync开始缓存器。在垂直分辨率线被显示时，VSync在“VSync Start”已经发生的额外次数后产生。该缓存器里最不明显的字节包含 VSync应该保持主动的扫描线数量，一旦VSync已经产生。
缓存器8：显示时间截止(Timeout)值
为了节省电源，次要显示控制器106能自动关闭显示输出值及进 入次要显示控制器106的睡眠模式。该缓存器包含在自动关闭电源前 输出影像画面的数目。
缓存器9：扫描线中断值
为了适当地同步化处理器102影像输出值与次要显示控制器 106影像输出值，次要显示控制器106能够致动系统软件以通过在任 何指定显示线处产生一处理器102中断值与显示处理同步。该缓存器 写成中断值产生期间的输出影像扫描线数目。
缓存器10：背光亮度
只有该缓存器的上方四个位被使用-下方12个位未被定义且应该 被忽略。背光亮度缓存器用以设定DBC输出接脚的工作循环。00H的 值对应0％的工作循环，然而0FH的值对应100％的工作循环。过渡值 可以用来设定特定亮度值。请注意，如果背光致动位设定为1及面板 目前呈现被致动状态，则DBC接脚仅可以由PWM波形驱动。
缓存器11-127：保留
保留这些缓存器。
综上所述，根据另一具体实施例，本发明的工业规模实施细节(次 要显示控制器Version 0.8)包括下列所述。
次要显示控制器106DIRECT I/O接脚接口
次要显示控制器106及处理器102之间接口操作其中一些本质上 与时间有密切关系。尤其，管理显示更新的主要显示控制器104及管 理显示更新的次要显示控制器106之间的切换必须很小心地计时，以 避免显示伪像(artifact)。为支持这些活动，次要显示控制器106使用 快速直接I/O接脚连接到CS5536 Companion I/O装置。系统里的内连 通(interconnection)的细节请参考每个接脚的说明。
DCONBLNK-CS5536GPIO12
DCONBLNK用于协助处理器102使其影像时序及次要显示控 制器106影像时序同步化，以确认从经次要显示控制器106控制的更 新到经处理器102-控制的更新的传输无缺失。为了证实，使次要显示 控制器106在二个情况下驱动DCONBLNK输出值。首先， DCONBLNK输出值在第一输出值扫描线接着主动垂直分辨率输出值 扫描线后开始时驱动在低位准，然后保持低位准直到输出VSync时序 间格的尾端，于该处使DCONBLNK输出值再次变成高位准。其次， DCONBLNK输出值保持高位准，不论次要显示控制器106何时为次 要显示控制器106睡眠模式。
DCONLOAD-CS5536GPIO11
DCONLOAD控制影像显示的更新循环的来源。该讯号间接地决 定次要显示控制器106的影像-时序输出值是否跟随影像输入值，表示 主要显示控制器104控制器正管理着显示更新，或次要显示控制器 106的内部时序缓存器正驱动着影像输出值。请注意，在任一情况里， 输出至面板的实际数据正常是由次要显示控制器106芯片修正，如在 次要显示控制器106显示模式缓存器的说明里所述。不同的是此为当 次要显示控制器106正在通过模式，其中次要显示控制器106的数据 输出值仅是反映绿色影像数据输入值删减六个位，如适当讯号移相效 果(phasing)的适当延迟。
DCONIRQ/-CS5536INTB#
DCONIRQ/接脚为来自次要显示控制器106芯片的低-主动中断 请求输出值。该讯号在三个情况下被驱动。首先，当显示负荷(Display Load)循环一完成时，DCONIRQ即被驱动，以告知处理器102它现 在很安全，无法致动主要显示控制器104。此外，次要显示控制器106 可以被程序化，在影像输出值的特定扫描线上产生一中断值。此用途 的主要目的在于开始下一个显示画面前在一固定时间时自动改变处理 器102。当收到与显示操作有关的已知时序的断值时，处理器102可 以重新开始其伴随目前显示内容、于sync内的影像。扫描线中断能力 也可以供传统目的，例如显示时间截止(timeout)。
最后DCONIRQ中断值来源发生在处理器102已经更新屏幕内 容且执行一显示负荷(Display Load)序列，但是次要显示控制器106同 时为睡眠模式。当次要显示控制器106稍后由ECPWRRQST叫醒时， 正常启动面板电源且重新开始自动显示更新，然而，该情况里，次要 显示控制器106反而启动面板电源，通过设定Video Blanking位的方 式保持其影像于空白状态，并且产生一DCONLOAD_MISSED中断值， 以告知处理器102必须更新显示内容。请注意，在更新显示内容后清 除Video Blanking位是处理器102的任务。(写入至Video Blanking 位会清除内部DCONLOAD_MISSED状态旗帜)
DCONSTAT0...1-CS5536GPIO5 & GPIO6
DCONSTAT接脚用以将快速状态传给处理器102，特别是为了确 认在一DCONIRQ中断值之后的原因。DCONSTAT0...1接脚编码如下：
00：一扫描线中断值，发生在处理器102被控制更新时，亦即， Full-on模式。该状态用以表示来到的中断值为传统的扫描线中断值与 影像暂停有关的值等。
01：一扫描线中断值，发生在状态2(次要显示控制器106模 式)。该状态用于有关重新起始处理器102影像输出值，以起始的影像 时序与次要显示控制器106的影像时序的同步化。该中断值之后，预 期处理器102将累计DCONBLNK接脚，以执行很好的时序同步化。
10：一已经发生的显示负荷(Display Load)已完成中断值。该状 态告知处理器102次要显示控制器106已经完成纪录一影像画面，及 因此对于处理器102而言很安全，因为无法致动芯片上主要显示控制 器104控制器时脉及使节省电源最多的输出值。
11：一DCONLOAD_MISSED中断值，发生在跳出睡眠模式时。 如先前所讨论，如果当次要显示控制器106还在睡眠模式时处理器 102就处理画面，则屏幕在一苏醒后即缺乏数据。该中断值告知次要 显示控制器106必须执行一显示负荷(DisplayLoad)循环，然后清除次 要显示控制器106模式缓存器内的Video Blanking位，以致动显示内 容。
该编码动作可能有点不清楚，但是其反映将最大状态资料放入可 用输外接脚的需求。
ECPWRRQST-系统活动显示屏幕
ECPWRRQST接脚用以“叫醒”次要显示控制器106从睡眠模式 苏醒。不论何时键盘、触控面板或光标键启动嵌入系统内的控制器使 该接脚升到高位准。ECPWRRQST的上升边缘造成次要显示控制器 106自动启动显示器电源并且起始自动显示更新(请参考上述 DCONLOAD_MISSED中断值的例外说明)。如果次要显示控制器106 已经进入睡眠模式，则以自动或手动方式保持在睡眠模式，直到次要 显示控制器106的睡眠模式位被清除至0或ECPWRRQST接脚变成 高位准而清除次要显示控制器106的睡眠模式位。
请注意，显示器为主动时所传达的ECPWRRQST仅有一个作用- 重设内部显示时间截止(Timeout)缓存器给显示时间截止(Timeout)值缓 存器内的值。
ECPWRRQST主动的最小工作循环为～100nS。(该接脚不需要开 关反跳或滤波)
次要显示控制器106缓存器定义
缓存器 索引 内设值
次要显示控制器106 ID&Revision 0 DC01H
次要显示控制器106 显示模式1 0012H
Horizontal Resolution 2 0458H(1200Decimal)
Horizontal Total 3 04E8H(1256Decimal)
Horizontal Sync 4 1808H(24，8Decimal)
Vertical Resolution 5 0340H(900Decimal)
Vertical Total 6 0390H(912Decimal)
Vertical Sync 7 0403H(4，3Decimal)
Display Timeout 8 FFFFH
Scanline中断值 9 0000H
背光亮度 10 XXXFH
Reserved 11-127
次要显示控制器106使用者I/O接脚DEFINITIONS 次要显示控制器106ASIC输外接脚-1M(512K x 16)SDRAM架构 Geode显示接口接脚s
Geode像素时脉 GFDOTCLK 1
Geode红色数据 GFRDAT0-5 6
Geode绿色数据 GFGDAT0-6 7
Geode蓝色数据 GFBDAT0-5 6
Geode VSync GFVSYNC 1
Geode HSync GFHSYNC 1
Geode FP_LDE GFP_LDE 1
512Kx16SDRAM的接口接脚
FBRAM数据 FBD0-15 16
FBRAM地址 FBDA0-10 11
FB栏地址选通脉冲 FBCAS/ 1
FB列地址选通脉冲 FBRAS/ 1
FB数据屏蔽 FBDM0-1 2
FBRAM芯片选择 FBCS/ 1
FBRAM写入致动 FBWE/ 1
FBRAM时脉 FBCLK 1
FBRAM时脉致动 FBCLKE 1
次要显示控制器106自行更新用的石英
Display XTAL In DCONXI 1
Display XTAL Out DCONXO 1
系统接口接脚
系统重设 RESET 1
EC开启电源请求 ECPWRRQST 1
次要显示控制器106中断值输出 DCONIRQ/ 1
次要显示控制器106
显示负荷指令请求 DCONLOAD 1
次要显示控制器106状态接脚 DCONSTAT 2
次要显示控制器106
空白化状态 DCONBLNK 1
次要显示控制器106
缓存器I/O SMB时脉 DCONSMBCLK 1
次要显示控制器106 DCONSMBDAT
缓存器I/O SMB数据 A 1
DETTL/面板接口接脚
面板像素数据0 DO00-DO01 3
面板像素数据1 DO10-DO11 3
面板像素数据2 DO20-DO21 3
来源点时脉 SCLK 1
数据接口极性控制 REV1-2 2
绘图值输出致动(栅极驱动器致动) GOE 1
- INV 1
- CPV 1
- STV 1
- FSTH 1
- BSTH 1
- TP 1
LCD背光致动 背光 1
显示背光控制(PWM) DBC 1
驱动器极性讯号1 POL1 1
LCD VDD致动 VDDEN 1
烧入/测试模式 AG模式 1
彩色/单色面板偏压选择 COL模式1
总使用者I/O值 94
次要显示控制器106缓存器定义
至次要显示控制器106芯片的主要程序化接口为100KHz序列 SMBUS接口，使读写芯片的内部架构缓存器。这些缓存器长度都是16- 位，且支持16-位缓存器的存取。尚未被定义在任何其它模式下存取这 些缓存器，因此该存取动作可能产生不可预期的结果。32-位SMBUS 循环系用以与次要显示控制器106适当地沟通，前面第一个八位特别 规定SMBUS地址，通常为实行时的0DH以及读/写模式位。下一个八 位支持用以沟通的缓存器数目，且所剩的16位包含所要缓存器的内 容。为了了解次要显示控制器106与系统之间的沟通，请注意次要显 示控制器106连接至SMBUS地址0DH处的AMD CS5536I/O芯片 的SMBUS端口。
缓存器0：次要显示控制器106ID+更正(revision)
该16-位缓存器为只读缓存器，返回次要显示控制器106ASIC辨 识值及更正值。硅第一次通过时应该使′DC01′H的十六进制法数值返 回，下一次更正时则使′DC02′H返回，以此类推。
缓存器1：次要显示控制器106显示模式
位0：通过(Pass-through)无法致动
该位控制次要显示控制器106是否将执行更新数据的任何复制动 作。在启动电源时，该位经次要显示控制器106自动起始至0，造成 影像输出值直接跟随影像输入值，且次要显示控制器106以通过模式 进行操作。该模式里，次要显示控制器106仅作为传统TFT时序控 制器(TCON)芯片，在此输出值仅在其需要驱动供显示面板用的可与 DETTL兼容输出讯号时进行转换。为达节省电源的目的，SDRAM接 口端口224在通过模式下即使产生了SDRAM时脉讯号也不需要完全 无法被致动。在通过模式里，所有其它次要显示控制器106缓存器及 控制位被忽略，除了优先于通过模式的自行测试致动位以外。
将1写入通过无法致动位使正常次要显示控制器106开始动作， 且包括SDRAM接口端口224的主动化及内部影像时序缓存器、模式- 架构位等的主动化。
位1：次要显示控制器106显示致动(Enable)
显示致动位在一完成重设动作时即通过次要显示控制器106被起 始化成1。该正常状态允许次要显示控制器106欲被驱动的面板接口 输出其输出值，如同由目前芯片模式所定义。将该位立即写成0且不 同步地驱动影像输出值给低电源空白状态。接着，设定该位致动影像 输出值，但是同步执行重新致动处理-面板驱动器保持在低电源状态， 直到下一个Vsync输出值-时序间隔尾端。此时，影像驱动器打开电源 及为直开机状态，直到次要显示控制器106显示致动状态(Enbale)再次 被清除。
请注意，次要显示控制器106自动清除了该位，并使显示内容空 白。
如果设定了显示时间截止(Timeout)致动位，则不用发生显示负荷 (Display Load)循环就可以发生显示时间截止(Timeout)值影像输出值画 面。
位2：颜色向量信道读取(color-swizzling)致动
根据本发明的一具体实施例，所选择的显示装置108为一不利用 传统不用RGB次像素的混合单色/彩色面板。反而，每个像素仅包含 单一“次像素值”。当作为反射式面板且背光无法被致动时，这些像 素值代表灰阶，且所产生的图案为单色显示。当用于传送模式且背光 开启时，每个像素代表红色、绿色及蓝色组合中的单一色彩值。
更新数据的第一条线的第一像素为红色，第二像素为绿色及第三 像素为蓝色。该图案不断重复于整条线上。然而，请注意，每个接续 线条补偿前一条线一个颜色组成。第二条线的第一像素因此为绿色， 其第二像素为蓝色，及其第三像素为红色。该图案不断重复于整条第 二条线上。第三条线的第一像素为蓝色，第二像素为红色及第三像素 为绿色。整条第三条线上不断重复第一像素图案。上述前三条线的图 案为一组，重复出现于整个显示面板。
该彩色图案有助于消除显示伪像(artifact)，但是也使系统软件变得 复杂。颜色向量信道读取(color-swizzling)致动位在设定为1时致动次 要显示控制器106，使次要显示控制器106从输入6-7-6更新数据自 动选择适当的色域。在上述物理面板结构之后，次要显示控制器106 为第一条线上的第一像素选择红色输入色域，为该线上的下一个像素 选择绿色输入色域等。颜色向量信道读取(color-swizzling)致动功能的 净作用为次要显示控制器106自动放弃三分之二的输入更新数据，结 果每个写至画面缓冲器206的输出像素具有单一6位值。
请注意，当颜色向量信道读取(color-swizzling)致动位为0时，次 要显示控制器106只是将输入像素的绿色色域值输入给每个像素，除 非单色发光致动位设定为1。请注意，颜色向量信道读取(color-swizzling) 模式本身不需要使用次要显示控制器106扫描线环状缓冲器，因为只 有在彩色修正锯齿边缘(anti-aliasing)模式里，其中颜色向量信道读取 (color-swizzling)及彩色修正锯齿边缘(anti-aliasing)模式位为主动且需 要使用芯片的环状缓冲器。
位3：彩色修正锯齿边缘(anti-aliasing)致动
当颜色向量信道读取(color-swizzling)模式致动时，彩色修正锯齿 边缘(anti-aliasing)模式位也可以设定为1。当二个位都设定时，彩色修 正锯齿边缘(anti-aliasing)模式应为主动。此模式里，依照上述方式进行 颜色向量信道读取(color-swizzling)处理，但是所得的输出值需经过滤 波，以避免彩色修正锯齿边缘(anti-aliasing)。该滤波处理通过合并像素 坐标(V，H)的目前像素的色彩值与位于目前像素的(V-1，H)上、(V+1，H) 下、(V，H-1)左及(V，H+1)右像素的对应色域的方式进行。
此包括将上述对应色域值加到四个相邻像素的对应色域值。将所 得的结果向右移3个位，及将该结果加到目前像素值向右移一个位。 所得输出结果，删减至六个位，为当彩色修正锯齿边缘(anti-aliasing) 无法致动时颜色向量信道读取(color-swizzling)处理经滤波的等同值。 6-位值储存于目前像素的画面缓冲器206。
尤其重要的是，强调当彩色修正锯齿边缘(anti-aliasing)无法致动 时，彩色修正锯齿边缘(anti-aliasing)在16-位色彩值下可作用，但不能 在颜色向量信道读取(color-swizzling)处理输出值的6-位色彩值下作用。 上述的数学方式特定针对适合目前像素的色域运算。换言之，如果目 前像素具有红色滤色片，则数学方式为加总及结合相邻像素的红色色 域与目前像素色域。向右的下一个像素在目前及相邻像素等的绿色色 域上执行相同的功能。
为了获得彩色修正锯齿边缘(anti-aliasing)的适当色域，有二个事实 立即变得很明显。其中一个是必须利用二条扫描线长度的缓冲环，用 以执行处理动作。另一个则是缓冲环每个元件必须保有5-6-5输入值彩 色型态，而非6-位输出值型态的彩色数据的16位。
执行细节：输入线缓冲器典型为2x1110-字符长或2x830-字符长， 视其显示内容驱动直式(portrait)或横式(landscape)而定。然而，一旦缓 冲器进行运作，以每个像素环状缓冲器为主进行更新是非常重要的。 否则，需要三条全面扫描线(full scan lines)，用以执行彩色修正锯齿边 缘(anti-aliasing)功能。
实施警告：上述的简化数学计算公式用意在于容易了解，并非实 际的施行。例如，利用左右移(right-shift)操作，其目的在于明确使位对 准不同颜色组成，而非暗示任何位在彩色修正锯齿边缘(anti-aliasing) 处理过程“会遗失”。为了视觉显示品质，必须保持全10-位精准度， 直到输出完全的结果。只有修正锯齿边缘(anti-aliasing)处理的最后输出 值才可以通过放弃四个LSB的方式删减成六位。
在输出删减结果前即放弃彩色修正锯齿边缘(anti-aliasing)运算过 程最不明显位的实施是不被接受的。
位4：单色发光致动
只要颜色向量信道读取(color-swizzling)及彩色修正锯齿边缘 (anti-aliasing)位为0，次要显示控制器106可通过将该位写成1的方 式变成单色发光模式。该模式里，5-6-5RGB型式的16-位输入色彩值 经由下列简单整数约值化成标准NTSC发光率转换公式转换成6-位像 素显示值：
像素值＝(R＞＞2)+(R＞＞4)+(G＞＞1)+(G＞＞4)+(B＞＞3)
请注意，不像在彩色修正锯齿边缘(anti-aliasing)模式，单色发光功 能仅在目前像素色域上发挥功能。结果，芯片上2-线环状缓冲器不用 于该模式。
实施警告：上述的简化数学计算公式用意在于容易了解，并非实 际的施行。例如，利用左右移(right-shift)操作，其目的在于明确使位对 准不同颜色组成，而非暗示任何位在发光率转换过程“会遗失”。为 了视觉显示品质，必须保持全10-位精准度，直到输出完全的结果。只 有发光率转换处理的最后输出值才可以删减成六位。发光率转换处理 期间在输出删减值前即放弃最不明显位的操作不被接受。
位5-7：点时脉分割器
为了支持最小电源汲出，次要显示控制器106支持降低面板接口 点时脉频率的能力。该色域值使石英震荡器分割器减一，产生系统点 时脉频率。所有影像时序从点时脉衍生，如果该色域值包含0，则点时 脉等于石英的时脉频率，然而七个色域值其中一个值产生八分之一石 英频率的点时脉。利用54.06MHz石英，产生50-Hz面板更新率的名 义(nominal)程序化影像时序参数，及单独改变点时脉分割器的方式产 生实际面板更新率50.00Hz，25.00Hz，16.67Hz，12.50Hz，10.00Hz， 8.33Hz，7.14Hz或6.25Hz。
实施细节：利用2X内存时脉PLL作为点时脉分割器的输入时 脉来源为一种以全部分割器简化产生50％工作循环点时脉的可能方 法。
位8：影像Autosync模式
如果设定该位，则次要显示控制器106自动重设其所有内部影像 时序计算器，不论何时显示负荷(Display Load)序列被起始，亦即，一 遇到第一VsyncIn时脉的尾端。该模式用于当VsyncIn及VsyncOut频 率为程序化成完全相同。如果不是，则该模式应该小心使用。
例如，如果次要显示控制器106的点时脉分割器被程序化支持25 Hz面板更新率，但是系统的主要显示控制器104具有50Hz输出率， 只有面板前二分之一在次要显示控制器106的影像定时器被重设之前 被更新。通过以相同速率执行输入及输出频率，可以避免上述的伪像 (artifact)。然而可以试着利用次要显示控制器106的扫描线中断能力支 持画面显示率的混合运用。
请注意，Video Auto Sync只有在次要显示控制器106遵从输入端 口指示时，亦即当显示负荷(Display Load)序列正在处理时发挥作用。 避免可能发生在主要显示控制器104重新起始的输出值受到次要显示 控制器106的影像更新干扰时的显示问题。
位9：显示时间截止(Timeout)致动
当该位设定为1时，次要显示控制器106自动停止显示处理。
当显示时间截止(Timeout)值影像画面已经输出而无发生显示负荷 (Load)序列时，执行显示负荷(Load)的动作会自动重设内部暂停计算器 为显示时间截止(Timeout)值缓存器内的值。当该位设定为0时，次要 显示控制器106连续显示与显示负荷(Load)循环无关的输出更新。
位10：扫描线中断致动
设定该位至1致动次要显示控制器106输出欲在影像扫描线期 间产生的扫描线中断输出值，该值被程序化成扫描线中断值缓存器。 该中断值在被程序化线的开端处变成主动，并在每个画面的一条线时 间内保持主动状态。该序列依此方式继续，只要扫描线中断值致动位 为1。
位11-14：保留
保留这些只读位并在读取时回归到0值。
位15：自行测试模式
当启动电源时，次要显示控制器106采样BIST0接脚，以决定是 否应该进入正常操作、BIST0低位准、自行测试操作或BIST0高位准。 一旦离开重设，BIST接脚的状态即复制给自行测试模式接脚。软件也 可以通过将该位写成1的方式开启进入BIST模式，及可以通过将该位 写成0的方式恢复正常操作。
本发明的各具体实施例确认当显示次系统还在驱动时电源消耗减 少。次要显示控制器可以自动更新显示装置，无关于处理器及主要显 示控制器的状态如何，由此免除了连续处理器的介入。主要及次要显 示控制器及显示装置在长时间没有动作时可以关闭电源，达到明显节 省显示系统的电源消耗。
本发明的各具体实施例不需要专用的且昂贵的硬件且不需要提供 理想的系统，因此可以用于成本及电源敏感用途的电子元件内。
本发明所述的系统或其元件可以作为计算机系统型式的实例。计 算机系统例如包括一般用途计算机、经程序化的微处理器、微控制器、 周边集成电路元件及其它可以实质构成本发明方法的步骤的其它装置 或其组合。
计算机系统包括计算机、输入装置、显示单元及网络。计算机包 括连接通讯总线的微处理器。计算机也包括内存，例如包括无序存取 内存(RAM)及只读存储器(ROM)。此外，计算机系统包括储存装置， 例如硬盘或可移动储存装置(如软盘机、光驱等)。储存装置也可以是为 了载负计算机程序或其它指令在计算机系统上的装置。
计算机系统执行一组储存于一或多个储存元件内的指令以处理输 入数据。储存元件或其它资料必要时也可以保留数据，也可以是存在 于处理机器内的资料来源或物理内存元件。
指令组包括各种指示处理机器执行特定任务，例如架构本发明方 法的计算机指令。指令组可以是软件程序的型式。软件可以是各种型 式，例如系统软件或应用程序软件。此外，软件可以是不同程序的集 合，具较大程序的程序模块，或程序模块的一部份。软件也可以包括 以对象导向程序化的模块程序。通过处理机器输入数据响应使用者的 命令，响应先前处理的结果，或响应另一处理机器的请求。
以上所述，仅为本发明最佳之一的具体实施例的详细说明与附图， 但是本发明的特征并不局限于此，并非用以限制本发明，本发明的所 有范围应以权利要求书的范围为准，凡合于本发明权利要求书的精神 与其类似变化的实施例，皆应包含于本发明的范畴中，任何本领域技 术人员在本发明的领域内，可轻易思及的变化或修饰皆可涵盖在本发 明的专利范围内。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 多次迭代运动矢量细化 | 2020-05-08 | 617 |
| 一种便于定位与导航的列车广播系统 | 2020-05-08 | 57 |
| 摄像模组夜景摄像处理方法、装置、电子设备及存储介质 | 2020-05-08 | 965 |
| 基于低秩张量和层次化字典学习的高分辨率图像重构方法 | 2020-05-08 | 406 |
| 摄像模式的切换方法及装置、计算机装置及可读存储介质 | 2020-05-11 | 780 |
| 信号采集装置、虚拟现实设备及其控制方法 | 2020-05-08 | 342 |
| 可调整聚焦深度的高能超音波探头及其调整方法 | 2020-05-08 | 482 |
| 一种基于多特征融合的运动阴影去除方法 | 2020-05-08 | 525 |
| 一种无需外接控制器的WIFI音乐灯带 | 2020-05-08 | 711 |
| 一种可折叠台灯 | 2020-05-08 | 417 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
亮度模式热门专利
QQ群二维码
意见反馈
意见反馈