首页 / 专利库 / 广播 / 数字电视 / 디지털 티브이의 엠펙 데이터 입/출력 장치

디지털 티브이의 엠펙 데이터 입/출력 장치

阅读:47发布:2024-01-25

专利汇可以提供디지털 티브이의 엠펙 데이터 입/출력 장치专利检索,专利查询,专利分析的服务。并且PURPOSE: A device for inputting/outputting MPEG(Moving Picture Experts Group) data of digital TV is provided to reduce an irregularity of data output period by making a rate of output data constant. CONSTITUTION: An asynchronous buffer unit(10) records MPEG packet data of constant bit unit and a start signal. An input/output control unit(20) controls an input/output rate according to the record degree of data recorded in the asynchronous buffer unit(10). The asynchronous buffer unit(10) selects a cell of a corresponding address in input/output, and reads/writes data according to an enable signal and a clock signal. The input/output control unit(20) generates the input/output address and the enable signal for controlling the asynchronous buffer unit(10).,下面是디지털 티브이의 엠펙 데이터 입/출력 장치专利的具体信息内容。

  • 일정 비트 단위의 엠펙 패킷 데이터 및 그 시작신호를 저장하는 비동기 버퍼부와; 상기 비동기 버퍼부에 저장된 데이터의 저장정도에 따라 입/출력 레이트를 조절하는 입/출력 제어부를 포함하여 구성한 것을 특징으로 하는 디지털 티브이의 엠펙 데이터 입/출력 장치.
  • 说明书全文

    디지털 티브이의 엠펙 데이터 입/출력 장치{MPEG DATA INPUT/OUTPUT APPARATUS OF DIGITAL TELEVISION}

    본 발명은 디지털 티브이의 엠펙 데이터 입/출력 장치에 관한 것으로, 특히 출력되는 데이터의 레이트를 일정하게 만들어 주는 디지털 티브이의 엠펙 데이터 입/출력 장치에 관한 것이다.

    최근 디지털 티브이 방송이 예정되면서 여러 가지 수신장치들이 개발되고 있는 상황으로, 이 디지털 방송은 전송 매체에 따라(예를 들어, 공중파에서는 ATSC VSB 방식, 케이블에서는 ITU-T J.83B QAM 방식) 다른 전송 규약을 사용하고 있다.

    그 중 ITU의 QAM 방식에서는 순방향 오류 정정(FEC : Forward Error Correction)을 위한 각 구성부(비터비 디코더, 싱크 트레일러, 리드 솔로몬 디코더)등의 동작에 있어서 동일한 데이터 레이트를 사용하지 않는다.

    즉, 입력되는 데이터의 클럭과 출력되는 데이터의 클럭이 서로 다르게 되는 것이다.

    이에 따라 수신기의 순방향 오류 정정부(FEC)에서는 최초의 입력 클럭을 마스킹해서 게이티드 클럭으로 만들어 분배하고 각 블록이 이에 맞춰 동작하도록 한다.

    그런데, 이렇게 되면 도1에 도시된 바와 같이 최종 MPEG 데이터의 출력부에서도 이 게이티드 클럭에 맞춰 데이터를 내보내 주게 되어 데이터 레이트가 일정치 않게 되며 데이터 클럭의 주기가 비디오 디코더의 전송(Transport)부에서 인식할 수 있는 주기보다 짧은 구간도 발생하게 되는 문제점이 있었다.

    따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 출력되는 데이터의 레이트를 일정하게 만들어 주어 데이터의 출력 주기가 너무 짧아지지 않도록 조절하여 출력하는 디지털 티브이의 엠펙 데이터 입/출력 장치를 제공함에 그 목적이 있다.

    도1은 종래 엠펙 데이터의 출력 동작을 설명하기 위한 타이밍도.

    도2는 본 발명에 의한 디지털 티브이의 엠펙 데이터 입/출력 장치의 구성을 보인 블록도.

    도3은 상기 도2에서 버퍼부를 구성하는 각 셀의 일실시예를 보인 구성도.

    ***도면의 주요 부분에 대한 부호의 설명***

    10 : 비동기 버퍼부 20 : 입/출력 제어부

    이와 같은 목적을 달성하기 위한 본 발명은, 일정 비트 단위의 엠펙 패킷 데이터 및 그 시작신호를 저장하는 비동기 버퍼부와; 상기 비동기 버퍼부에 저장된 데이터의 저장정도에 따라 입/출력 레이트를 조절하는 입/출력 제어부를 포함하여 구성한 것을 특징으로 한다.

    이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

    먼저, 도2는 본 발명에 의한 엠펙 데이터 입/출력 장치의 개략적인 구성을 보인 블록도로서, 이에 도시한 바와 같이 일정 비트 단위의 엠펙 패킷 데이터 및 그 시작신호(SOP : Start of Packet)를 저장하는 비동기 버퍼부(10)와; 상기 비동기 버퍼(10)부에 저장된 데이터의 저장정도에 따라 입/출력 레이트를 조절하는 입/출력 제어부(20)를 포함하여 구성한 것으로, 이하 상기와 같이 구성한 본 발명의 동작 및 작용을 설명한다.

    일단, 상기 비동기 버퍼부(10)는 원래의 데이터 8비트와 패킷의 시작 위치를 나타내는 SOP를 더하여 9비트 단위로 32개의 셀을 이루고, 입/출력 어드레스와 제어신호에의해 해당 주소의 셀에 데이터를 라이트하거나 리드하게 된다.

    즉, 도3에 도시된 바와 같이 입/출력시 각각 해당 어드레스의 셀이 선택(select)되어 인에이블 신호와 클럭(Write clk, Read clk)에 따라 데이터를 라이트 또는 리드하게 된다.

    다음, 상기 입/출력 제어부(20)는 비동기 버퍼부(10)를 제어하기 위한 인에이블 신호와 입/출력 어드레스를 발생하여 버퍼부(10)의 일정 정도가 데이터로 차면 출력하고, 일정 정도 이하로 떨어지면 출력을 멈추도록 제어한다.

    다시 말해, 상기 입/출력 제어부(20)는 데이터가 입력되기 시작하면 입력 어드레스를 증가시키고, 출력 어드레스와 어느정도 차이가 생기면 즉, 버퍼가 반 이상 차게 되면 출력 어드레스를 증가시킨다.

    이때, 상기 비동기 버퍼부(10)가 32×9 비트셀로 되어 있을 경우 어드레스가 '31'이 되면 다시 '0'으로 돌아와 링 버퍼처럼 동작시킨다.

    데이터는 보통 어느 정도 긴 구간, 버퍼가 차 있는 구간에서 끊어짐 없이 연속적으로 출력되는데, 이때 유효한 데이터 구간을 나타내는 신호(Valid) 및 SOP도 데이터와 함께 출력되고 에러 신호(Error)도 패킷 단위로 딜레이를 맞춰서 나오도록 한다.

    이상에서 설명한 바와 같이 본 발명 디지털 티브이의 엠펙 데이터 입/출력 장치는 출력되는 데이터의 레이트를 일정하게 만들어 주어 데이터의 출력 주기의 불규칙성을 완화시킬 수 있는 효과가 있다.

    高效检索全球专利

    专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

    我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

    申请试用

    分析报告

    专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

    申请试用

    QQ群二维码
    意见反馈