一种微小型机载记录系统专利检索-航空电子航空电子专利检索查询-专利查询网

一种微小型机载记录系统

阅读：903发布：2020-05-08

专利汇可以提供一种微小型机载记录系统专利检索，专利查询，专利分析的服务。并且本发明属于航空电子技术领域，具体涉及一种高可靠的微小型机载记录系统，包含中央处理模块 (101)、以太网收发模块(104)、FPGA加解密模块(103)、文件管理模块(106)、NVRAM缓存模块(107)、NAND存储模块(108)，中央处理模块(101)包含主处理器和RAM。本发明使用NVRAM缓存即避免NAND介质频繁写入延长其使用寿命又实现掉电缓存数据不丢失，同时有利于突发情况时快速破坏文件数据。，下面是一种微小型机载记录系统专利的具体信息内容。

权利要求

1.一种微小型机载记录系统，包含中央处理模块(101)、FPGA加解密模块(103)、文件管理模块(106)、NVRAM缓存模块(107)、NAND存储模块(108)，中央处理模块(101)包含主处理器和RAM，其特征在于：在微小型机载记录系统工作于记录记录数据状态时，主处理器用于接收原始的记录数据并写入RAM，启动FPGA加解密模块；
FPGA加解密模块(103)用于从RAM中读出原始的记录数据，对记录数据进行加密，将加密后的记录数据写入RAM；
NVRAM缓存模块(107)包含4KB的记录数据缓存区和记录数据元数据区；
文件管理模块(106)用于对记录数据进行管理并记录，记录数据时对记录数据缓存区的剩余空间进行判断，若记录数据缓存区为非空，则从RAM中取加密的记录数据补足记录数据缓存区中的记录数据至4KB，然后将记录数据缓存区中的记录数据写入NAND存储模块(108)，RAM中余下的记录数据大小为4KB倍数部分直接写入NAND存储模块(108)，最后RAM中剩下不足4KB部分的记录数据写入记录数据缓存区，更新记录数据元数据区中的元数据，返回写完成；若记录数据缓存区为空，则RAM中加密的记录数据从头开始，大小为4KB倍数部分直接写入NAND存储模块(108)，最后RAM中剩下不足4KB部分写入记录数据缓存区，更新记录数据元数据区中的元数据，返回写完成；
其中，记录数据为其它机载设备产生的需卸载到地面计算机设备上的数据。
2.根据权利要求1所述的一种微小型机载记录系统，其特征在于所述文件管理模块(106)用于判定NAND存储模块(108)的剩余存储空间是否充足，若剩余存储空间不足则更新记录数据元数据区中的元数据，从逻辑存储区域起始位置写入记录数据。
3.根据权利要求1所述的一种微小型机载记录系统，其特征在于所述FPGA加解密模块(103)采用128位AES 算法进行加解密。
4.根据权利要求1所述的一种微小型机载记录系统，其特征在于所述NVRAM缓存模块(107)还包含1KB的密钥存放区，密钥存放区用于存储密钥，供FPGA加解密模块(103)加解密使用。
5.根据权利要求4所述的一种微小型机载记录系统，其特征在于还包含以太网控制器(104)，所述以太网控制器(104)用于从地面计算机设备接收密钥并写入加解密密钥存放区。
6.根据权利要求1所述的一种微小型机载记录系统，其特征在于还包含以太网控制器(104)，在微小型机载记录系统工作于卸载记录数据状态时，
主处理器用于接收记录数据卸载指令，并对记录数据卸载指令进行解析，启动文件管理模块(106)；
文件管理模块(106)用于根据记录数据元数据区中的元数据读取NAND存储模块(108)中加密的记录数据写入中央处理模块(101)的RAM中；
以太网控制器(104)用于将RAM中的加密后的记录数据卸载到地面计算机设备。
7.根据权利要求1所述的一种微小型机载记录系统，其特征在于还包含以太网控制器(104)，在微小型机载记录系统工作于记录加载数据状态时：
以太网控制器(104)用于从地面计算机设备接收加密的加载数据并传输给主处理器；
主处理器用于将接收到的加密的加载数据写入RAM；
NVRAM缓存模块(107)包含4KB的加载数据缓存区和加载数据元数据区文件管理模块(106)用于对加载数据进行管理和记录，记录加载数据时对加载数据缓存区的剩余空间进行判断，若加载数据缓存区为非空，则从RAM中取加密的加载数据补足加载数据缓存区中的加载数据至4KB，然后将加载数据缓存区中的加载数据写入NAND存储模块(108)，RAM中余下的加载数据大小为4KB倍数部分直接写入NAND存储模块(108)，最后RAM中剩下不足4KB部分的加载数据写入加载数据缓存区，更新加载数据元数据区中的元数据，返回写完成；若加载数据缓存区为空，则RAM中加密的加载数据从头开始，大小为4KB倍数部分直接写入NAND存储模块(108)，最后RAM中剩下不足4KB部分写入加载数据缓存区，更新加载数据元数据区中的元数据，返回写完成；
其中，加载数据为地面计算机设备发送的需记录在微小型机载记录系统中供其它机载设备读取的数据。
8.根据权利要求7所述的一种微小型机载记录系统，其特征在于所述文件管理模块(106)用于判定NAND存储模块(108)的剩余存储空间是否充足，若剩余存储空间不足则更新加载数据元数据区中的存储位置信息，从逻辑存储区域起始位置写入加载数据。
9.根据权利要求1所述的一种微小型机载记录系统，其特征在于所述在微小型机载记录系统工作于读取加载数据状态时，
主处理器用于接收读取加载数据指令，并对读取加载数据指令进行解析，启动文件管理模块(106)；
文件管理模块(106)用于根据加载数据元数据区中的元数据，读取NAND存储模块(108)中加密的加载数据写入中央处理模块(101)的RAM中；
FPGA加解密模块还用于从RAM中读取加密的加载数据进行解密，将原始的加载数据写入RAM中；
主处理将原始的加载数据发送给相应的机载设备。
10.根据权利要求1所述的一种微小型机载记录系统，其特征在于还包含：毁钥模块(105)，所述毁钥模块(105)用于在接收到毁钥信号时，判定毁钥信号是否有效，确认有效后停止文件管理模块(106)的操作，然后擦除NVRAM缓存模块(107)中的数据并写入随机值。

说明书全文

一种微小型机载记录系统

技术领域

[0001] 本发明涉及数据传输和存储系统，具体是一种微小型机载记录系统背景技术

[0002] 机载记录系统是整个机载航电系统的关键系统之一，承担着数据记录传输的重要任务。机载数据如座舱语音、航路点等数据，数据量小，机上传输速率不高，但极为关键，有较高的可靠性需求。传统的微小型机载记录系统，只具备记录数据能力，缺乏对数据安全性的保护和突发情况下(如掉电、毁钥)数据处理的能力，亦或者通过增加大容量电容维持突发掉电后电量的供应而实现掉电的保护，增加硬件设计的复杂度和成本。因此研制一套通用高可靠性的微小型机载记录系统有重要意义。

发明内容

[0003] 本发明的目的在于提供一种微小型机载记录系统，用以提供一种高可靠性的、支持数据加密、快速毁钥和掉电数据保护的记录系统。

[0004] 本发明的发明目的通过以下技术方案实现：

[0005] 一种微小型机载记录系统，包含中央处理模块101、FPGA加解密模块103、文件管理模块106、NVRAM缓存模块107、NAND存储模块108，中央处理模块101包含主处理器和RAM，在微小型机载记录系统工作于记录记录数据状态时，

[0006] 主处理器用于接收原始的记录数据并写入RAM，启动FPGA加解密模块；

[0007] FPGA加解密模块103用于从RAM中读出原始的记录数据，对记录数据进行加密，将加密后的记录数据写入RAM；

[0008] NVRAM缓存模块107包含4KB的记录数据缓存区和记录数据元数据区[0009] 文件管理模块106用于对记录数据进行管理和记录，记录数据时对记录数据缓存区的剩余空间进行判断，若记录数据缓存区为非空，则从RAM中取加密的记录数据补足记录数据缓存区中的记录数据至4KB，然后将记录数据缓存区中的记录数据写入NAND存储模块108，RAM中余下的记录数据大小为4KB倍数部分直接写入NAND存储模块108，最后RAM中剩下不足4KB部分的记录数据写入记录数据缓存区，更新记录数据元数据区中的元数据，返回写完成；若记录数据缓存区为空，则RAM中加密的记录数据从头开始，大小为4KB倍数部分直接写入NAND存储模块108，最后RAM中剩下不足4KB部分写入记录数据缓存区，更新记录数据元数据区中的元数据，返回写完成；

[0010] 其中，记录数据为其它机载设备产生的需卸载到地面计算机设备上的数据。

[0011] 进一步，文件管理模块106用于判定NAND存储模块108的剩余存储空间是否充足，若剩余存储空间不足则更新记录数据元数据区中的存储位置信息，从逻辑存储区域起始位置写入记录数据。

[0012] 进一步，FPGA加解密模块103采用128位AES 算法进行加解密。

[0013] 进一步，NVRAM缓存模块107还包含1KB的密钥存放区，密钥存放区用于存储密钥，供FPGA加解密模块103加解密使用。

[0014] 进一步，微小型机载记录系统还包含以太网控制器104，以太网控制器104用于从地面计算机设备接收密钥并写入加解密密钥存放区。

[0015] 进一步，在微小型机载记录系统工作于卸载记录数据状态时，

[0016] 主处理器用于接收记录数据卸载指令，并对记录数据卸载指令进行解析，启动文件管理模块106；

[0017] 文件管理模块106用于根据记录数据元数据区中的元数据读取NAND存储模块108中加密的记录数据写入中央处理模块101的RAM中；

[0018] 以太网控制器104用于将RAM中的加密的记录数据卸载到地面计算机设备。

[0019] 进一步，在微小型机载记录系统工作于记录加载数据状态时：

[0020] 以太网控制器104用于从地面计算机设备接收加密的加载数据并传输给主处理器；

[0021] 主处理器用于将接收到的加密的加载数据写入RAM；

[0022] NVRAM缓存模块107包含4KB的加载数据缓存区和加载数据元数据区[0023] 文件管理模块106用于对加载数据进行管理和记录，记录加载数据时对加载数据缓存区的剩余空间进行判断，若加载数据缓存区为非空，则从RAM中取加密的加载数据补足加载数据缓存区中的加载数据至4KB，然后将加载数据缓存区中的加载数据写入NAND存储模块108，RAM中余下的加载数据大小为4KB倍数部分直接写入NAND存储模块108，最后RAM中剩下不足4KB部分的加载数据写入加载数据缓存区，更新加载数据元数据区中的元数据，返回写完成；若加载数据缓存区为空，则RAM中加密的加载数据从头开始，大小为4KB倍数部分直接写入NAND存储模块108，最后RAM中剩下不足4KB部分写入加载数据缓存区，更新加载数据元数据区中的元数据，返回写完成；

[0024] 其中，加载数据为地面计算机设备发送的需记录在微小型机载记录系统中供其它机载设备读取的数据。

[0025] 进一步，文件管理模块106用于判定NAND存储模块108的剩余存储空间是否充足，若剩余存储空间不足则更新加载数据元数据区中的存储位置信息，从逻辑存储区域起始位置写入加载数据。

[0026] 进一步，微小型机载记录系统工作于读取加载数据状态时，

[0027] 主处理器用于接收读取加载数据指令，并对读取加载数据指令进行解析，启动文件管理模块106；

[0028] 文件管理模块106用于根据加载数据元数据区中的元数据，读取NAND存储模块108中加密的加载数据写入中央处理模块101的RAM中；

[0029] FPGA加解密模块还用于从RAM中读取加密的加载数据进行解密，将原始的加载数据写入RAM中；

[0030] 主处理将原始的加载数据发送给相应的机载设备。

[0031] 进一步，微小型机载记录系统还包含毁钥模块105，毁钥模块105用于在接收到毁钥信号时，判定毁钥信号是否有效，确认有效后停止文件管理模块106的操作，然后擦除NVRAM缓存模块107中的数据并写入随机值。

[0032] 与现有技术相比，本发明的优点和积极效果是：本发明创新性的提出一种高可靠性、高安全性的微小型机载记录系统；采用FPGA加解密模块执行128位AES加密算法加密数据，效率高；加密密钥可在每次加载数据时任意改变，数据在机载记录系统中以密文的形式存在，安全性高；采用NVRAM作为NAND存储模块的缓存，保障突发掉电时数据的完整性，可靠性高，降低掉电保护成本，同时减少NAND介质写入频率，延长其使用寿命，支持任意长度数据的读写；毁钥时迅速破坏文件元数据信息和密钥信息，实现极快的数据破坏任务。附图说明

[0033] 图1是本发明微小型机载记录系统的组成框图；

[0034] 图2是本发明的NAND存储模块和NVRAM缓存模块数据存储逻辑示意图；

[0035] 图3是本发明数据传输层次图；

[0036] 图4是本发明毁钥任务执行流程图。

具体实施方式

[0037] 下面结合附图和实施例对本发明作进一步的详细说明。

[0038] 以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功能。本发明还可以通过另外不同的具体实施方式加发实施或应用，本说明书中的各项细节也可以基于不同的观点与应用，以没有背离本发明的精神下进行各种修饰或改变。

[0039] 需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。

[0040] 本发明提供一种微小型机载记录系统。所述微小型机载记录系统用于机载数据尤其是随机小数据流的记录和卸载。

[0041] 如图1所示。微小型机载记录系统包括：中央处理模块101、以太网控制器104、FPGA加解密模块103、文件管理模块106、NVRAM缓存模块107、NAND存储模块108和毁钥模块105。

[0042] 中央处理模块101，硬件上使用MPC8377作主处理器，包含最小系统相关电路，如RAM，nor flash等，软件上运行VxWorks 操作系统及相关应用程序，其可控制至少一片NAND FLASH，在微小型机载记录系统中处于核心地位。MPC8377自带UART 接口和以太网接口，采用RS485数据线将UART接口与其它机载设备连接，实现微小型机载记录系统与其它机载设备的数据传输，数据长度1字节，数据传输速率、校验方式均可配置。以太网接口与以太网控制器104连接，实现微小型机载记录系统与地面计算机设备的数据传输

[0043] FPGA加解密模块103，是由FPGA电路组成，其与中央处理模块101通过总线连接，采用128位AES加密算法进行加解密操作，密钥存放于NVRAM缓存模块107中，记录数据在记录过程中经过FPGA加解密模块103加密，机载环境下读取加载数据时加密的加载数据被FPGA加解密模块103解密并通过主处理器的UART接口发送。

[0044] NVRAM缓存模块107，包含一个4KB大小的加载数据缓存区、一个4KB大小的记录数据缓存区、一个2KB大小的加载数据元数据区、一个2KB大小的记录数据元数据区和一个1KB大小的密钥存放区。加载数据缓存区用于对加载数据的缓存，对应于加载区LUN1。记录数据缓存区用于记录数据缓存，对应于记录区LUN2。图2为NAND存储模块108和NVRAM缓存模块107数据存储逻辑示意图。

[0045] NAND存储模块108为NAND FLASH存储芯片，芯片类型和容量可根据设计要求更改。NAND FLASH存储介质在逻辑上划分为加载区LUN1和记录区LUN2，每个区大小为总容量二分之一。加载区用于存储加载数据，记录区用于存储记录数据，加载数据和记录数据均为密文。

[0046] 文件管理模块106用于管理加载区LUN1或记录区LUN2数据及其对应的元数据；加载数据或记录数据以数据流的形式连续存放，每一包数据相互独立，无逻辑关联性；数据以文件的方式进行管理，文件管理模块106负责生成并维护加载数据和记录数据的元数据。元数据包括文件的逻辑起始地址、逻辑终止地址、文件大小、当前读文件和写文件地址。

[0047] 所述毁钥模块105与中央处理模块101连接，用于执行毁钥任务，毁钥执行流程如图4所示，接收到毁钥信号时，判定其是否有效，防止误解发，确认有效后立即停止文件管理模块106的操作，然后擦除密钥并在该区域写入随机值，再擦除两个文件元数据区并写在对应区域写入随机值。

[0048] 下面结合图3，完整描述本机载记录系统记录数据和加载数据的记录流程：

[0049] 记录数据的记录流程为：

[0050] 步骤101：主处理器通过UART接口接收记录数据(明文数据，待写入记录区)，并存入RAM中；

[0051] 步骤102：FPGA加解密模块103从RAM中读出原始的记录数据，根据NVRAM缓存模块107中的密钥key_data对记录数据进行加密，将加密后的记录数据写入RAM；

[0052] 步骤103：文件管理模块106判定记录区LUN2上的剩余存储空间是否充足，若存储空间不足则由文件管理模块106更新NVRAM缓存模块107中对应的记录数据元数据信息，从逻辑存储区域起始位置记录数据；

[0053] 步骤104：文件管理模块106对记录数据缓存区的剩余空间进行判断，若记录数据缓存区为非空，则从RAM中取加密的记录数据补足记录数据缓存区中的记录数据至4KB，然后将记录数据缓存区中的记录数据写入NAND存储模块108的记录区LUN2，RAM中余下的记录数据大小为4KB倍数部分直接写入NAND存储模块108的记录区LUN2，最后RAM中剩下不足4KB部分的记录数据写入记录数据缓存区，更新记录数据元数据区中的元数据，返回写完成；若记录数据缓存区为空，则RAM中加密的记录数据从头开始，大小为4KB倍数部分直接写入NAND存储模块108的记录区LUN2，最后RAM中剩下不足4KB部分写入记录数据缓存区，更新记录数据元数据区中的元数据，返回写完成。

[0054] 加载数据的记录流程为

[0055] 步骤201：主处理器通过以太网控制器104接收加载数据(密文数据，待写入加载区)，并写入RAM中；

[0056] 步骤202：文件管理模块106判定加载区LUN1上的剩余存储空间是否充足，若存储空间不足则由文件管理模块106更新NVRAM缓存模块107中对应的文件元数据信息，从逻辑存储区域起始位置记录数据；

[0057] 步骤203：文件管理模块106对加载数据缓存区的剩余空间进行判断，若加载数据缓存区为非空，则从RAM中取加密的加载数据补足加载数据缓存区中的加载数据至4KB，然后将加载数据缓存区中的加载数据写入NAND存储模块108的加载区LUN1，RAM中余下的加载数据大小为4KB倍数部分直接写入NAND存储模块108的加载区LUN1，最后RAM中剩下不足4KB部分的加载数据写入加载数据缓存区，更新加载数据元数据区中的元数据，返回写完成；若加载数据缓存区为空，则RAM中加密的加载数据从头开始，大小为4KB倍数部分直接写入NAND存储模块108的加载区LUN1，最后RAM中剩下不足4KB部分写入加载数据缓存区，更新加载数据元数据区中的元数据，返回写完成。

[0058] 卸载记录数据的流程为：

[0059] 步骤301、主处理器接收记录数据卸载指令，并对记录数据卸载指令进行解析，启动文件管理模块106；

[0060] 步骤302、文件管理模块106根据记录数据元数据区中的信息，读取NAND存储模块108中加密的记录数据写入中央处理模块101的RAM中；

[0061] 步骤303、以太网控制器将RAM中的加密的记录数据卸载到地面计算机设备。

[0062] 读取加载数据的流程为：

[0063] 步骤401、主处理器接收读取加载数据指令，并对读取加载数据指令进行解析，启动文件管理模块106；

[0064] 步骤402、文件管理模块106根据加载数据元数据区中的信息，读取NAND存储模块108中加密的加载数据写入中央处理模块101的RAM中；

[0065] 步骤403、FPGA加解密模块从RAM中读取加密的加载数据进行解密，将原始的加载数据写入RAM中；

[0066] 步骤404、主处理将原始的加载数据发送给相应的机载设备。

[0067] 本发明提供了一种高可靠性、高安全性的微小型机载记录系统，使用128位AES加密保护数据安全，密钥可根据需要更新；使用NVRAM缓存即避免NAND介质频繁写入延长其使用寿命又实现掉电缓存数据不丢失；以文件方式管理数据有利于毁钥时极快删除数据关键信息，即使数据仍存于NAND介质中亦不会被破解(密钥和元数据均已破坏)。

标题	发布/更新时间	阅读量
一种蜂窝铝板航空箱以及制作方法	2020-05-08	489
连接器及连接器结构	2020-05-11	418
一种基于无人机的桃树果园监测管理系统	2020-05-08	513
用热塑性聚合物浸渍的纤维质材料的制造方法	2020-05-11	674
一种机载发动机健康管理系统及方法	2020-05-08	152
一种设备控制的方法、装置、电子设备及可读存储介质	2020-05-08	1038
基于FPGA的多功能航空总线接口卡	2020-05-08	49
通讯导航设备测试系统、方法、设备和可读存储介质	2020-05-08	196
在基于处理器的系统中使用矩阵处理器提供高效浮点运算	2020-05-11	520
索道行车稳定器	2020-05-11	191

一种微小型机载记录系统

一种微小型机载记录系统

技术领域

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：