다매체 디지털 방송 수신기의 락 디텍트(Ｌｏｃｋ ｄｅｔｅｃｔ)장치{apparatus for lock detect in plural medium of digital broadcasting receiver}

본 발명은 다매체 디지털 방송 수신기에 관한 것으로, 특히 다매체 디지털 방송 수신기의 락 디텍트(Ｌｏｃｋ ｄｅｔｅｃｔ)장치에 관한 것이다.

디지털 티브이의 케이블 채널의 전송 방식의 표준으로 선정된 QAM(Quadrature Ampitude Modulation) 수신기의 반송파 복구(carrier recovery)부와 채널 등화(channel equalizer)부의 주된 목적은 해당 노이즈(주파수 오프셋, 위상 오프셋, 고스트 등)를 제거하면서, MSE(Mean-Squared Error)를 최소화하는데 있다.

따라서 상기 반송파 복구(carrier recovery)부와 채널 등화(channel equalizer)부가 해당 노이즈를 정확히 제거했는지에 대한 판단 기준이 필요하게 되고, 이에 준하는 판단 도구로 락 디텍터(Lock detector)가 요구된다.

반송파 복구(carrier recovery)는 일반적으로 해당 노이즈를 풀-인(pull-in)후 시스템의 BER(Bit Error Rate) 성능을 향상시키기 위해 첫째 위상 에러 디텍션(phase error detection) 알고리즘을 블라인드 모드(blind mode)에서 디시젼-다이렉트 모드(decision-directed mode)로의 전환 및 루프 필터의 노이즈 밴드위스(noise bandwidth)를 점진적으로 좁혀 나가는 방법(이러한 방법을 기어 시프팅(Gear Shifting)이라 한다)을 사용한다.

이러한 모드 전환 방법은 수동(manual) 방식과 자동(auto) 방식으로 나눌 수 있다.

상기 수동 방식은 자동 방식에 비해 채널 환경 및 시스템의 임의성(randomness)에 효과적으로 대응하기가 쉽지 않아, 일반적으로 통신 복조(VSB, QAM, QPSK etc)에서는 사용되기가 어렵다.

따라서 대부분의 시스템에서는 자동 방식을 채택하고 있으며, 이러한 기능을 가능하게 해주는 것이 락 디텍터(Lock detector)이다.

이하, 종래 기술에 따른 다매체 디지털 방송 수신기의 락 디텍트(Ｌｏｃｋ ｄｅｔｅｃｔ)장치에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.

도 1 은 종래 기술에 따른 다매체 디지털 방송 수신기의 락 디텍트(Ｌｏｃｋ ｄｅｔｅｃｔ)장치의 일예를 나타낸 도면으로, 아날로그/디지털 변환부(1)와, 제 1 혼합기(2)와, 제 1 필터(3)와, 제 2 혼합기(4)와, 제 2 필터(5)와, 채널 등화부(6)와, 제 1 락 디텍트(lock detect)부(7)와, 위상/주파수 에러 검출부(8)와, 디시젼 디바이스(decision device)(9)와, 제 2 락 디텍트부(10)와, 루프 필터(11)와, 뉴머리컬리 컨트롤 오실레이터(Numerically Control Oscillator)(12)로 구성된다.

도 2 는 도 1 의 제 2 락 디텍트부의 상세 구성을 나타낸 도면으로, 제 1 내지 제 3 비교부(10a~10c)와, 제 4 내지 제 6 비교부(10d~10f)와, 제 1 연산부(10g)와, 제 2 연산부(10h)와, 제 3 연산부(10i)와, 제 4 연산부(10j)와, 논리 연산부(10k)와, 신뢰도 카운트부(10l)로 구성된다.

도 3 은 256-QAM에서의 주파수 오프셋(Frequency Offset)에 의한 성상(Constellation)의 회전 현상을 나타낸 도면이다.

이와 같이 구성된 종래 기술에 따른 다매체 디지털 방송 수신기의 락 디텍트(Ｌｏｃｋ ｄｅｔｅｃｔ)장치의 동작을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

먼저, 아날로그/디지털 변환부(1)는 수신되는 4체배된 QAM신호를 그에 상응하는 디지털 신호로 변환하여 그 결과신호를 출력한다.

그러면 제 1 혼합기(2)는 상기 아날로그/디지털 변환부(1)에서 변환된 IF QAM신호와 COS( PHI {})를 혼합하여 그 결과신호를 출력한다.

이어 제 1 필터(3)는 상기 제 1 혼합기(2)에서 혼합된 신호에 포함된 노이즈 제거 및 소정 대역으로 필터링하여 그 결과신호를 출력한다.

또한, 제 2 혼합기(4)는 상기 아날로그/디지털 변환기(1)에서 변환된 IF QAM신호와 SIN( PHI {})를 혼합하여 그 결과신호를 출력한다.

그러면 제 2 필터(5)는 상기 제 2 혼합기(4)에서 혼합된 신호에 포함된 노이즈 제거 및 소정 대역으로 필터링하여 그 결과신호를 출력한다.

상기 제 1 및 제 2 필터(3)(5)는 저대역 스퀘어 루트 알씨 필터(Square Root RC filer)이다.

이어 채널 등화부(6)는 상기 제 1 및 제 2 필터(3)(5)에서 필터링된 신호에 포함된 해당 노이즈(고스트)를 제거한 후 시스템의 BER 성능을 향상시키기 위해, 계수 갱신(Coefficients Update) 방식을 블라인드 모드에서 디시젼-다이렉트 모드로의 전환 및 필터 구조의 전환을 수행한다.

아울러 제 1 락 디텍트부(7)는 상기 채널 등화부(6)의 신호를 디텍트하여 자동으로 모드 전환을 수행하도록 제어한다.

이에 따라 위상/주파수 에러 검출부(8)는 상기 채널 등화부(6)에서 출력된 신호의 위상/주파수 에러를 검출하여 복조된 신호 성상(received Constellation)을 출력한다.

이어 디시젼 디바이스(9)는 상기 위상/주파수 에러 검출부(8)에서 복조된 신호 성상(received Constellation)에 따라 결정 신호 성상(decision constellation)을 검출하여 그 결과신호를 출력한다.

그러면 제 2 락 디텍트부(10)는 상기 위상/주파수 에러 검출기(8)에서 복조된 신호 성상(received Constellation)과 디시젼 디바이스(9)의 결정 신호 성상(decision constellation)의 변화(variance)를 검출하여 그 결과신호를 출력한다.

즉 도 2 에 도시된 바와 같은 제 2 락 디텍트부(10)내 제 1 내지 제 3 비교부(10a~10c)는 도 3 에 도시된 바와 같이, 상기 위상/주파수 에러 검출부(8)에서 복조된 회전중인 성상 신호(I_Constellation)의 위치를 In-Phase축의 소정 크기의 양축과, 0, 상기 양축에 상응하는 음축의 위치와 각각 비교하여 그 결과신호를 출력한다.

상기 회전중인 성상(Constellation)들의 에너지(E) 띠의 궤적은 하기한 수학식 1에 의해 검출된다.

아울러 제 4 내지 제 6 비교부(10d~10f)는 상기 위상/주파수 에러 검출부(8)에서 복조된 회전중인 성상 신호(Q_Constellation)의 위치를 Quadrature-Phase축의 소정 크기의 양축과, 0, 상기 양축에 상응하는 음축의 위치와 각각 비교하여 그 결과신호를 출력한다.

그러면 제 1 연산부(10g)는 상기 제 1 비교부(10a)와 제 5 비교부(10e)의 신호를 연산하여 그 결과신호를 출력한다.

즉 제 1 연산부(10g)는 곱셉기로, 상기 제 1 비교부(10a)와 제 5 비교부(10e)의 신호를 곱셈하여 그 결과신호(Window_1)를 출력한다.

그리고 제 2 연산부(10h)는 상기 제 2 비교부(10b)와 제 4 비교부(10d)의 신호를 연산하여 그 결과신호를 출력한다.

즉 제 2 연산부(10h)는 곱셈기로, 상기 제 2 비교부(10b)와 제 4 비교부(10d)의 신호를 곱셈하여 그 결과신호(Window_2)를 출력한다.

아울러 제 3 연산부(10i)는 상기 제 3 비교부(10c)와 제 5 비교부(10e)의 신호를 연산하여 그 결과신호를 출력한다.

즉 제 3 연산부(10i)는 곱셈기로, 상기 제 3 비교부(10c)와 제 5 비교부(10e)의 신호를 곱셈하여 그 결과신호(Window_3)를 출력한다.

그리고 제 4 연산부(10j)는 상기 제 2 비교부(10b)와 제 6 비교부(10f)의 신호를 연산하여 그 결과신호를 출력한다.

즉 제 4 연산부(10j)는 곱셈기로, 상기 제 2 비교부(10b)와 제 6 비교부(10f)의 신호를 곱셈하여 그 결과신호(Window_4)를 출력한다.

또한, 상기 제 1 내지 제 6 비교부(10a~10f)와 제 1 내지 제 4 연산부(10g~10j)는 4-QAM부터 256-QAM까지 대응하는 윈도우 크기의 정량적 값들을 프로그램할 수 있도록 구성된다.

이어 논리 연산부(10k)는 상기 제 1 내지 제 4 연산부(10g~10j)의 신호를 논리 연산하여 그 결과신호를 출력한다.

즉 논리 연산부(10k)는 오어 게이트로, 상기 제 1 내지 제 4 연산부(10g~10j)의 신호(Window_1~Window_4)를 논리합하여 어느 1개의 Window에라도 상기 회전중인 복조된 성상 신호(constellation)가 들어오게 되면 "로지컬 1"을, 그렇지 않으면 "로지컬 0"을 출력한다.

이에 따라 신뢰도 카운트부(10l)는 상기 논리 연산부(10k)의 신호를 심볼 클럭(Symbol_clock)에 따라 소정 시간동안 카운트하여 그 결과신호를 출력한다.

즉 신뢰도 카운트부(10l)는 상기 논리 연산부(10k)의 신호를 심볼 클럭(Symbol_clock)에 따라 소정 시간동안 카운트하여 "로지컬 0"이 발생하면 락 디텍션(lock_detection)을 발생한다.

아울러 신뢰도 카운트부(10l)는 상기 논리 연산부(10k)의 신호를 심볼 클럭(Symbol_clock)에 따라 소정 시간동안 카운트하여 "로지컬 1"이 발생하면 락 디텍션(lock_detection)을 해제한다.

상기 신뢰도 카운트부(10l)에서 "로지컬 1"을 출력한다는 것은 반송파 복구 블록에서 아직도 노이즈를 풀-인(pull-in)하고 있다는 것을 의미하며, 루프 필터(11)의 풀-인(pull-in) 노이즈 밴드위스를 스위칭할 시간이 아님을 알 수 있다.

이어 어느 정도의 시간이 경과한 후 상기 반송파 복구 블록에서 노이즈를 풀-인(pull-in)하게 되면 에너지 띠의 궤적은 더 이상 회전하지 않게 되어 성상(Constellations)도는 거의 정사각형의 형태를 취하여 상기 신뢰도 카운트부(10l)에서 "로지컬 0"을 출력하게 되어 반송파 복구 블록은 이때 락 디텍션(lock detection)을 이루고 RMS 지터를 줄이기 위해 상기 루프 필터(11)의 풀-인(pull-in) 노이즈 밴드위스를 락킹 노이즈 밴드위스(locking noses bandwidth)로 기어 시프팅(gear shifting)하게 된다.

그러면 루프 필터(11)는 상기 락 디텍트(lock detect)부(10)에서 출력된 신호에 따라 상기 위상/주파수 에러 검출부(8)에서 출력된 신호의 루프 밴드위스(loop bandwidth)를 필터링하여 그 결과신호를 출력한다.

즉 루프 필터(11)는 상기 락 디텍트(lock detect)부(10)에서 출력된 락 디텍션(lock_detection)에 따라 상기 위상/주파수 에러 검출부(8)에서 출력된 신호의 루프 밴드위스(loop bandwidth)를 필터링하여 기어 시프팅(gear shifting)한다.

이에 따라 뉴머니컬리 컨트롤 오실레이터(12)는 상기 루프 필터(11)에서 기어 시프팅(gear shifting)된 신호에 따라 소정 주파수를 발생한다.

그러면 아날로그/디지털 변환부(1)는 상기 뉴머니컬리 컨트롤 오실레이터(12)의 소정 주파수에 따라 수신되는 4체배의 QAM신호를 그에 상응하는 디지털 신호로 변환하여 출력하며 이후의 과정을 전술한 바와 동일함으로써 이에 대한 설명은 생략한다.

그러나 종래 기술에 따른 다매체 디지털 방송 수신기의 락 디텍트(Ｌｏｃｋ ｄｅｔｅｃｔ)장치는 다음과 같은 문제점이 있다.

첫째, 반송파 복구(carrier detector)부 전용의 락 디텍터(Lock detector)로서는 매우 효과적인 방법인 반면에 채널 등화부에는 적용이 불가능한 문제점이 있다.

둘째, 풀-인(pull-in) 단계에서부터 락킹(locking) 단계까지 단일 락 드레스홀드(lock threshold)값만을 사용하기 때문에 신뢰도가 떨어지는 문제점도 있다.

따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 반송파 복구(carrier recovery)부뿐만 아니라 채널 등화부에서도 적용 가능한 범용 락 디텍터를 구현하여 신뢰도의 성능을 개선하도록 한 다매체 디지털 방송 수신기의 락 디텍트(Ｌｏｃｋ ｄｅｔｅｃｔ)장치를 제공하는데 그 목적이 있다.

도 1 은 종래 기술에 따른 다매체 디지털 방송 수신기의 락 디텍트(Ｌｏｃｋ ｄｅｔｅｃｔ)장치의 일예를 나타낸 도면

도 2 는 도 1 의 제 2 락 디텍터의 상세 구성을 나타낸 도면

도 3 은 256-QAM에서의 주파수 오프셋(Frequency Offset)에 의한 성상(Constellation)의 회전 현상을 나타낸 도면

도 4 는 본 발명에 따른 다매체 디지털 방송 수신기의 QAM 수신기를 나타낸 도면

도 5 는 도 4 의 락 디텍트부의 상세 구성을 나타낸 도면

도 6 은 MSE 롬(ROM)값을 계산하기 위한 일실시예를 나타낸 도면

도 7 은 도 4 의 락 디텍트부의 동작 상태를 설명하기 위한 플로우 챠트

도 8 은 도 4 의 락 디텍트부의 타이밍 다이아그램(timing diagram) 및 MSE 파형을 나타낸 도면

도면의 주요부분에 대한 부호의 설명

101 : 전처리(pre-processing)부 102 : 믹서

103 : 채널 등화부 104 : 반송파 복구부

105 : 심볼 결정부 106 : 락 디텍트부

106a : MSE 계산부 106a-1 : 제 1 감산기

106a-2 : 제 1 제곱기 106a-3 : 제 2 감산기

106a-4 : 제 2 제곱기 106a-5 : 혼합기

106a-6 : 사인 확장 비트 제거기 106b : 드레스홀드 계산부

106b-1 : MSE 롬(ROM) 테이블 106b-2, 106b-3 : 제 1 및 제 2 비교기

106b-4 : 먹스 106c : 신뢰도 카운트 계산부

106c-1 : 신뢰도 카운터 107 : 후처리(post-processing)부

상기와 같은 목적을 달성하기 위한 본 발명에 따른 다매체 디지털 방송 수신기의 락 디텍트(Ｌｏｃｋ ｄｅｔｅｃｔ)장치의 특징은, 채널 등화부와 반송파 복구부를 구비한 다매체 디지털 방송 수신기의 락 디텍트(Ｌｏｃｋ ｄｅｔｅｃｔ)장치에 있어서, 상기 반송파 복구부에서 출력된 기저대역 디지털 신호(R_I, R_Q)에 따라 결정 심볼(D_I, D_Q)을 생성하는 심볼 결정부와, 상기 반송파 복구부에서 출력된 기저대역 디지털 신호(R_I, R_Q)와 상기 심볼 결정부에서 출력된 결정 심볼(D_I, D_Q)에 따라 락 제어신호(LD0, LD1, LD2)를 결정하여 상기 채널 등화부와 반송파 복구부로 출력하는 락 디텍트부를 포함하여 구성되는데 있다.

상기 락 디텍트부는 상기 디로테이터에서 기저대역 디지털 신호(R_I, R_Q)과 심볼 결정부에서 출력된 결정 심볼(D_I, D_Q)로부터 심볼 단위의 MSE(Mean Squared Error)를 계산하는 MSE 계산부와, 상기 MSE 계산부에서 계산된 심볼 단위의 MSE와 기 계산된 MSE를 비교하여 락킹(locking) 조건의 만족여부를 검색한 후 그에 따른 제어신호를 출력하는 드레스홀드 계산부와, 상기 드레스홀드 계산부에서 출력된 제어신호를 기 설정된 시간동안 카운트한 후 그 결과에 따른 락 제어신호(LD0, LD1, LD2)에 상응하는 신호를 출력하는 신뢰도 카운트 계산부를 포함하여 구성된 것을 다른 특징으로 하는데 있다.

상기 락 제어신호(LD0, LD1, LD2)는 블라인드 모드와 디시젼-다이렉티드 모드에 따라 결정됨을 또다른 특징으로 하는데 있다.

상기 MSE 계산부는 상기 디로테이터에서 출력된 기저대역 디지털 신호(R_I)와 심볼 결정부에서 출력된 결정 심볼(D_I)을 감산하는 제 1 감산기와, 상기 제 1 감산기에서 감산된 신호를 제곱하는 제 1 제곱기와, 상기 디로테이터에서 출력된 기저대역 디지털 신호(R_Q)과 심볼 결정부에서 출력된 결정 심볼(D_Q)을 감산하는 제 2 감산기와, 상기 제 2 감산기에서 감산된 신호를 제곱하는 제 2 제곱기와, 상기 제 1 및 제 2 제곱기에서 각각 제곱된 신호를 혼합하는 혼합기와, 상기 혼합기에서 혼합된 신호의 사인 확장 비트를 제거한 후 그 결과신호를 출력하는 사인 확장 비트 제거기를 포함하여 구성되는데 또다른 특징이 있다.

상기 드레스홀드 계산부는 4/16/64/256QAM에 대해 기 계산된 MSE를 저장하는 MSE 롬(ROM) 테이블과, 상기 MSE 계산부에서 계산된 MSE와 MSE 롬(ROM) 테이블에 기 저장된 MSE를 각각 비교하는 제 1 및 제 2 비교기와, 상기 신뢰도 카운트 계산부에서 출력된 제어신호에 따라 상기 제 1 및 제 2 비교기에서 각각 비교된 신호중 어느 하나를 선택하는 먹스를 포함하여 구성되는데 또다른 특징이 있다.

상기 신뢰도 카운트 계산부는 상기 드레스홀드 계산부에서 출력된 제어신호를 기 설정된 소정 시간동안 카운트하여 신뢰도를 판단하는 신뢰도 카운터로 구성되는데 또다른 특징이 있다.

상가 락 디텍트부는 풀-인(pull-in)단계, 제 1 락-인(1st lock-in)단계, 제 2 락-인(2nd lock-in)단계, 락키드-인(locked-in)단계로 진행하는데 또다른 특징이 있다.

상기 풀-인(pull-in)단계에서 제 1 락-인(1st lock-in)단계로의 진행은 락 제어신호(LD0, LD1, LD2)에 따라 결정되고, 상기 제 1 락-인(1st lock-in)단계에서 제 2 락-인(2nd lock-in)단계, 및 제 2 락-인(2nd lock-in)단계에서 락키드-인(locked-in)단계로의 진행은 내부 타이머 및 락 제어신호(LD0, LD1, LD2)에 따라 결정되는 것을 또다른 특징으로 하는데 있다.

본 발명은 두 개의 드레스홀드값 즉 블라인드 모드 및 디시젼-다이렉티드 모드시의 드레스홀드값들을 이용하여 채널 등화부와 반송파 복구부를 동시에 제어함으로써 락 디텍트부의 신뢰도를 향상시킬 수 있다.

본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.

이하, 본 발명에 따른 다매체 디지털 방송 수신기의 락 디텍트(Ｌｏｃｋ ｄｅｔｅｃｔ)장치의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.

도 4 는 본 발명에 따른 다매체 디지털 방송 수신기의 QAM 수신기를 나타낸 도면으로, 입력되는 IF 아날로그 신호로부터 대역통과(Paseband) 디지털 신호를 생성하는 전처리(pre-processing)부(101)와, 상기 전처리부(101)에서 출력된 대역통과 디지털 신호와 락 제어신호(LD0, LD1, LD2)에 따라 출력된 신호를 믹싱하여 기저대역(Baseband) 디지털신호를 생성하는 믹서(102)와, 상기 믹서(102)에서 출력된 ISI(Inter-Symbol Interference)를 갖는 기저대역(Baseband) 디지털신호를 락 제어신호(LD0, LD1, LD2)에 따라 ISI를 제거하여 기저대역(Baseband) 디지털 신호를 생성하는 채널 등화부(103)와, 상기 락 제어신호(LD0, LD1, LD2)에 따라 상기 채널 등화부(103)에서 출력된 기저대역(Baseband) 디지털 신호로부터 주파수 오프셋을 제거하여 기저대역 디지털 신호(R_I, R_Q)를 생성하는 반송파 복구부(104)와, 상 기 반송파 복구부(104)에서 출력된 기저대역 디지털 신호(R_I, R_Q)에 따라 결정 심볼(D_I, D_Q)을 생성하는 심볼 결정부(105)와, 상기 반송파 복구부(104)에서 출력된 기저대역 디지털 신호(R_I, R_Q)와 상기 심볼 결정부(105)에서 출력된 결정 심볼(D_I, D_Q)에 따라 락 제어신호(LD0, LD1, LD2)를 결정하여 상기 채널 등화부(103)와 반송파 복구부(104)로 출력하는 락 디텍트부(106)와, 상기 반송파 복구부(104)에서 출력된 기저대역 디지털 신호(R_I, R_Q)에 따라 기저대역 디지털 처리를 수행하는 후처리(post-processing)부(107)로 구성된다.

상기 채널 등화부(103)는 상기 락 디텍트부(106)에서 출력된 락 제어신호(LD0, LD1, LD2)에 따라 계수 갱신을 위한 알고리즘을 선택하는 알고리즘 선택부(103a)와, 상기 알고리즘 선택부(103a)에서 선택된 알고리즘에 따라 상기 믹서(102)에서 출력된 ISI를 갖는 기저대역(Baseband) 디지털신호로부터 ISI를 제거하여 기저대역 디지털신호를 생성하는 컴플렉스 이퀄라이저(complex equalizer)(103b)로 구성된다.

상기 반송파 복구부(104)는 상기 채널 등화부(103)에서 출력된 신호의 위상을 보상하여 기저대역 디지털 신호(R_I, R_Q)를 출력하는 디로테이터(derotator)(104a)와, 상기 락 디텍트부(106)에서 출력된 락 제어신호(LD0, LD1, LD2)에 따라 상기 디로테이터(103a)에서 출력된 기저대역 디지털 신호(R_I, R_Q)의 위상 에러를 검출하는 위상 에러 디텍터(103b)와, 상기 위상 에러 디텍터(103b)의 신호에 따라 위상을 기어 시프팅하는 제 1 루프 필터(103c)와, 상기 제 1 루프 필터(103c)에서 기어 시프팅된 위상을 저장하는 위상 롬(Phase ROM)(103d)과, 상기 위상 에러 디텍터(103b)의 신호에 따라 주파수를 기어 시프팅하는 제 2 루프 필터(103e)와, 상기 제 2 루프 필터(103e)에서 기어 시프팅된 주파수에 따라 소정 주파수를 발생하는 뉴머리컬리 컨트롤 오실레이터(NCO)(103f)로 구성된다.

도 5 는 도 4 의 락 디텍트부의 상세 구성을 나타낸 도면으로, 상기 디로테이터(104a)에서 기저대역 디지털 신호(R_I, R_Q)과 심볼 결정부(105)에서 출력된 결정 심볼(D_I, D_Q)로부터 심볼 단위의 MSE(Mean Squared Error)를 계산하는 MSE 계산부(106a)와, 상기 MSE 계산부(106a)에서 계산된 심볼 단위의 MSE와 기 계산된 MSE를 비교하여 락킹(locking) 조건의 만족여부를 검색한 후 그에 따른 제어신호를 출력하는 드레스홀드 계산부(106b)와, 상기 드레스홀드 계산부(106b)에서 출력된 제어신호를 기 설정된 시간동안 카운트한 후 그 결과에 따른 락 제어신호(LD0, LD1, LD2)에 상응하는 신호를 출력하는 신뢰도 카운트 계산부(106c)로 구성된다.

상기 MSE 계산부(106a)는 상기 디로테이터(104a)에서 출력된 기저대역 디지털 신호(R_I)와 심볼 결정부(105)에서 출력된 결정 심볼(D_I)을 감산하는 제 1 감산기(106a-1)와, 상기 제 1 감산기(106a-1)에서 감산된 신호를 제곱하는 제 1 제곱기(106a-2)와, 상기 디로테이터(104a)에서 출력된 기저대역 디지털 신호(R_Q)과 심볼 결정부(105)에서 출력된 결정 심볼(D_Q)을 감산하는 제 2 감산기(106a-3)와, 상기 제 2 감산기(106a-3)에서 감산된 신호를 제곱하는 제 2 제곱기(106a-4)와, 상기 제 1 및 제 2 제곱기(106a-2)(106a-4)에서 각각 제곱된 신호를 혼합하는 혼합기(106a-5)와, 상기 혼합기(106a-5)에서 혼합된 신호의 사인 확장 비트를 제거한 후 그 결과신호를 출력하는 사인 확장 비트 제거기(106a-6)로 구성된다.

상기 드레스홀드 계산부(106b)는 4/16/64/256QAM에 대해 기 계산된 MSE를 저장하는 MSE 롬(ROM) 테이블(106b-1)과, 상기 MSE 계산부(106a)에서 계산된 MSE와 MSE 롬(ROM) 테이블(106b-1)에 기 저장된 MSE를 각각 비교하는 제 1 및 제 2 비교기(106b-2)(106b-3)와, 상기 신뢰도 카운트 계산부(106c)에서 출력된 제어신호에 따라 상기 제 1 및 제 2 비교기(106b-2)(106b-3)에서 각각 비교된 신호중 어느 하나를 선택하는 먹스(106b-4)로 구성된다.

상기 신뢰도 카운트 계산부(106c)는 상기 드레스홀드 계산부(106b)에서 출력된 제어신호를 기 설정된 소정 시간동안 카운트하여 신뢰도를 판단하는 신뢰도 카운터(106c-1)로 구성된다.

도 6 은 MSE 롬(ROM)값을 계산하기 위한 일실시예를 나타낸 도면이고, 도 7 은 도 4 의 락 디텍트부의 동작 상태를 설명하기 위한 플로우 챠트이고, 도 8 은 도 4 의 락 디텍트부의 타이밍 다이아그램(timing diagram) 및 MSE 파형을 나타낸 도면이다.

이와 같이 구성된 본 발명에 따른 다매체 디지털 방송 수신기의 락 디텍트(Ｌｏｃｋ ｄｅｔｅｃｔ)장치의 동작을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

먼저, 전처리(pre-processing)부(101)는 입력되는 IF 아날로그 신호로부터 대역통과(Paseband) 디지털 신호를 생성한다.

그러면 믹서(102)는 상기 전처리부(101)에서 출력된 대역통과 디지털 신호와 락 제어신호(LD0, LD1, LD2)에 따라 출력된 신호를 믹싱하여 기저대역(Baseband) 디지털신호를 생성한다.

이에 따라 채널 등화부(103)는 상기 믹서(102)에서 출력된 ISI(Inter-Symbol Interference)를 갖는 기저대역(Baseband) 디지털신호를 락 제어신호(LD0, LD1, LD2)에 따라 ISI를 제거하여 기저대역(Baseband) 디지털 신호를 생성한다.

그러면 반송파 복구부(104)는 상기 락 제어신호(LD0, LD1, LD2)에 따라 상기 채널 등화부(103)에서 출력된 기저대역(Baseband) 디지털 신호로부터 주파수 오프셋을 제거하여 기저대역 디지털 신호(R_I, R_Q)를 생성한다.

즉 반송파 복구부(104)내 디로테이터(derotator)(106a)는 상기 채널 등화부(103)에서 출력된 기저대역(Baseband) 디지털 신호의 위상을 보상하여 출력한다.

이에 따라 심볼 결정부(105)는 상기 반송파 복구부(104)에서 출력된 기저대역 디지털 신호(R_I, R_Q)에 따라 결정 심볼(D_I, D_Q)을 생성한다.

그러면 락 디텍트부(106)는 상기 반송파 복구부(104)에서 출력된 기저대역 디지털 신호(R_I, R_Q)와 상기 심볼 결정부(105)에서 출력된 결정 심볼(D_I, D_Q)에 따라 락 제어신호(LD0, LD1, LD2)를 결정하여 상기 채널 등화부(103)와 반송파 복구부(104)로 출력한다.

즉 도 5 에 도시된 바와 같이, 락 디텍트부(106)내 MSE 계산부(106a)는 상기 반송파 복구부(104)내 디로테이터(104a)에서 출력된 기저대역 디지털 신호(R_I, R_Q)(R_I, R_Q)과 심볼 결정부(105)에서 출력된 신호 성상(D_I, D_Q)으로부터 심볼 단위의 MSE(Mean Squared Error)를 계산하여 그 결과신호를 출력한다.

즉 MSE 계산부(106a)내 제 1 감산기(106a-1)는 상기 디로테이터(106a)에서 복조된 신호 성상(R_I)과 심볼 결정부(105)에서 출력된 결정 심볼(D_I)을 감산하여 그 결과신호를 출력한다.

이어 제 1 제곱기(106a-2)는 상기 제 1 감산기(108a-1)에서 감산된 신호를 제곱하여 그 결과신호를 출력한다.

또한 제 2 감산기(106a-3)는 상기 디로테이터(106a)에서 복조된 신호 성상(R_Q)과 심볼 결정부(107)에서 출력된 신호 성상(D_Q)을 감산하여 그 결과신호를 출력한다.

이어 제 2 제곱기(106a-4)는 상기 제 2 감산기(106a-3)에서 감산된 신호를 제곱하여 그 결과신호를 출력한다.

그러면 혼합기(106a-5)는 상기 제 1 및 제 2 제곱기(106a-2)(106a-4)에서 각각 제곱된 신호를 혼합하여 그 결과신호를 출력한다.

이에 따라 사인 확장 비트 제거기(106a-6)는 상기 혼합기(106a-5)에서 혼합된 신호의 사인 확장 비트를 제거한 후 그 결과신호를 출력한다.

그러면 드레스홀드 계산부(106b)는 상기 MSE 계산부(106a)에서 계산된 심볼 단위의 MSE와 기 계산된 MSE를 비교하여 락킹(locking) 조건의 만족여부를 검색한 후 그에 따른 제어신호를 출력한다.

즉 드레스홀드 계산부(106b)내 제 1 및 제 2 비교기(106b-2)(106b-3)는 상기 MSE 계산부(106a)에서 계산된 MSE와 MSE 롬(ROM) 테이블(106b-1)에 기 저장된 MSE를 각각 비교하여 그 결과신호를 출력한다.

상기 제 1 비교기(106b-2)는 상기 MSE 계산부(106a)에서 계산된 MSE와 상기 MSE 롬(ROM) 테이블(106b-1)에 기 저장된 블라인드 모드를 위한 드레스홀드값을, 제 2 비교기(106b-3)는 상기 MSE 계산부(106a)에서 계산된 MSE와 상기 MSE 롬(ROM) 테이블(106b-1)에 기 저장된 디시젼-다이렉티드 모드를 위한 드레스홀드값을 각각 비교하여 그 결과신호를 출력한다.

상기 MSE 롬(ROM) 테이블(106b-1)에는 도 6 에 도시된 바와 같은 실시예를 통해 하기한 수학식 2와 같이 계산되어 하기한 표 1과 같이 4/16/64/256QAM에 대한 블라인드 모드 및 디시젼-다이렉티드 모드시의 MSE(Mean Squared Error)가 기 저장된다.

여기서

그러면 먹스(106b-4)는 상기 신뢰도 카운트 계산부(106c)에서 출력된 제어신호에 따라 상기 제 1 및 제 2 비교기(106b-2)(106b-3)에서 각각 비교된 신호중 어느 하나를 선택하여 출력한다.

이에 따라 신뢰도 카운트 계산부(106c)는 상기 드레스홀드 계산부(106b)에서 출력된 제어신호를 기 설정된 시간동안 카운트한 후 그 결과에 따른 락 제어신호(LD0, LD1, LD2)에 상응하는 신호를 출력한다.

즉 신뢰도 카운트 계산부(106c)내 신뢰도 카운터(106c-1)는 상기 드레스홀드 계산부(106b)에서 출력된 제어신호를 기 설정된 소정 시간동안 "0"을 유지하면 노이즈를 풀-인(pull-in)중이라는 3비트의 제어신호(LD(2:0))를, "1"을 유지하면 상기 노이즈를 풀-인(pull-in)후 락킹(locking)과정을 진행중이라는 3비트의 제어신호(LD(2:0))를 출력한다.

여기서 상기 락 디텍터(106)는 도 7 에 도시된 바와 같이 풀-인(pull-in)단계에서 제 1 락-인(1st lock-in)단계, 제 2 락-인(2nd lock-in)단계 및 락키드-인(locked-in)단계로 진행하며, 각각 제어신호로 LD[2:0]로 "000", "001", "011", "111"을 출력한다.

상기 풀-인(pull-in)단계에서 제 1 락-인(1st lock-in)단계로의 진행한 전술한 바와 같이 락 제어신호(LD0, LD1, LD2)에 따라 진행하며, 제 1 락-인(1st lock-in)단계에서 제 2 락-인(2nd lock-in)단계로, 및 제 2 락-인(2nd lock-in)단계에서 락키드-인(locked-in)단계로의 진행은 내부 타이머(100㎳)와 락 제어신호(LD0, LD1, LD2)에 따라 이루어지게 된다.

또한, 도 8 에 도시된 바와 같이, 상기 신뢰도 카운트 계산부(106c)내 신뢰도 카운터(106c-1)로부터 출력된 3비트의 제어신호(LD(2:0))의 타이밍에 따라 MSE 파형이 변화되며, 상기 제어신호중 두 번째 신호 LD1이 "로직 1"을 나타내면 드레스홀드 계산부(106b)내 MSE 롬(ROM) 테이블(108b-1)에 기 계산되어 저장된 MSE 롬(ROM)값이 블라인드 모드에서 디시젼-다이렉티드 모드로 변화된다.

아울러 채널 왜곡(abrupt)이 발생하면 락 디텍트부(106)는 자동적으로 풀-인(pull-in)단계로 이동되며, 모든 내부 타이머들도 모두 리셋(reset)상태로 되돌아간다.

그러면 채널 등화부(103)는 상기 믹서(102)에서 출력된 기저대역(Baseband) 디지털 신호를 상기 락 디텍트부(106)에서 출력된 락 제어신호(LD0, LD1, LD2)에 따라 ISI를 제거하여 기저대역(Baseband) 디지털 신호를 생성한다.

즉 채널 등화부(103)내 알고리즘 선택부(103a)는 상기 락 디텍트부(106)에서 출력된 락 제어신호(LD0, LD1, LD2)에 따라 계수 갱신을 위한 알고리즘을 선택한다.

상기 락 제어신호(LD0, LD1, LD2)는 상기 락 드텍트부(106)의 상태가 풀-인(pull-in)단계, 제 1 락-인(lock-in)단계 및 제 2 락-인(lock-in)단계일 경우 블라인드(Blind) 모드이고, 락키드-인(locked-in)단계일 경우 디시젼-다이렉트(DD) 모드이고, 상기 채널 등화부(103)의 상태는 풀-인(pull-in)단계와 제 1 락-인(lock-in)단계일 경우 FIR이고, 제 2 락-인(lock-in)단계와 락키드-인(locked-in)단계일 경우 FIR과 IIR이다.

상기 알고리즘은 락 제어신호(LD0, LD1, LD2)가 블라인드 모드일 경우 CMA(Constant Modulus Algorithm)를, 디시젼-다이렉티드 모드일 경우 LMS(Least Mean Squared) 알고리즘이 선택된다.

이어 컴플렉스 이퀄라이저(complex equalizer)(103b)는 상기 알고리즘 선택부(103a)에서 선택된 알고리즘에 따라 상기 믹서(102)에서 출력된 신호의 ISI를 제거하여 기저대역(Baseband) 디지털 신호를 생성한다.

아울러 반송파 복구부(104)는 상기 락 제어신호(LD0, LD1, LD2)에 따라 상기 채널 등화부(103)에서 출력된 기저대역(Baseband) 디지털 신호로부터 주파수 오프셋을 제거하여 기저대역 디지털 신호(R_I, R_Q)를 생성한다..

즉 반송파 복구부(104)내 위상 에러 디텍터(104b)는 상기 락 디텍트부(106)에서 출력된 락 제어신호(LD0, LD1, LD2)에 따라 상기 심볼 결정부(105)와 락 디텍트부(106)에서 출력된 신호의 위상 에러를 검출하여 그 결과신호를 출력한다.

상기 락 제어신호(LD0, LD1, LD2)는 상기 락 드텍트부(106)의 상태가 풀-인(pull-in)단계와 제 1 락-인(lock-in)단계일 경우 블라인드 모드이고, 제 2 락-인(lock-in)단계와 락키드-인(locked-in)단계일 경우 디시젼-다이렉트 모드이다.

이어 제 1 루프 필터(104c)는 상기 위상 에러 디텍터(104b)의 신호에 따라 위상을 기어 시프팅한 후 그 결과신호를 출력한다.

상기 제 1 루프 필터(104c)는 위상을 제어하기 위한 루프 필터이다.

그러면 위상 롬(Phase ROM)(104d)은 상기 제 1 루프 필터(104c)에서 기어 시프팅된 위상을 저장한다.

이에 따라 디로테이터(derotator)(104a)는 상기 채널 등화부(104)에서 출력된 신호의 위상을 상기 위상 롬(Phase ROM)(106d)에 저장된 위상 데이터를 인출한 후 이를 이용하여 복원한 후 그 결과신호를 출력한다.

그러면 심볼 결정부(105)는 상기 반송파 복구부(104)내 디로테이터(derotator)(104a)에서 복원된 반송파를 소정 대역으로 슬라이싱하여 결정 신호 성상을 출력하다.

이후의 과정은 전술한 바와 동일하므로 생략한다.

또한, 제 2 루프 필터(104e)는 상기 위상 에러 디텍터(104b)의 신호에 따라 주파수를 기어 시프팅하여 그 결과신호를 출력한다.

상기 제 2 루프 필터(104e)는 주파수를 제어하기 위한 루프 필터이다.

그러면 뉴머리컬리 컨트롤 오실레이터(NCO)(104f)는 상기 제 2 루프 필터(104e)에서 기어 시프팅된 주파수에 따라 소정 주파수를 발생한다.

이에 따라 믹서(102)는 상기 뉴머리컬리 컨트롤 오실레이터(104f)에서 출력된 주파수에 따라 상기 전처리부(101)에서 출력된 대역통과(Passband) 디지털 신호와 락 제어신호(LD0, LD1, LD2)에 따라 상기 반송파 복구부(104)에서 출력된 신호를 믹싱하여 기저대역(Baseband) 디지털신호를 생성한다.

한편, 후처리(post-processing)부(107)는 상기 반송파 복구부(104)에서 출력된 기저대역 디지털 신호(R_I, R_Q)에 따라 기저대역 디지털 처리를 수행한다.

이후의 과정은 전술한 바와 같으므로 생략한다.

이상에서 설명한 바와 같이 본 발명에 따른 다매체 디지털 방송 수신기의 락 디텍트(Ｌｏｃｋ ｄｅｔｅｃｔ)장치는 하는 효과가 있다.

첫째, 최소한의 하드웨어 자원으로 범용 락 디텍터를 구현함으로써 반송파 복구(carrier recovery)뿐만 아니라 채널 등화부에서도 적용 가능하여 별도의 회로 구성없이도 4/16/64/256QAM의 확장성이 용이한 효과가 있다.

둘째, 풀-인(pull-in) 단계에서부터 락킹(locking) 단계까지 이중 락 드레스홀드(lock threshold)값을 사용함으로써 폴스-락(false-lock)에 대한 락 디텍터의 신뢰도를 개선할 수 있는 효과도 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.