数据处理装置以及相关数据处理方法 |
|||||||
| 申请号 | CN201410369089.9 | 申请日 | 2014-07-30 | 公开(公告)号 | CN104378615A | 公开(公告)日 | 2015-02-25 |
| 申请人 | 联发科技股份有限公司; | 发明人 | 朱启诚; 刘子明; | ||||
| 摘要 | 本 发明 提供一种 数据处理 装置和数据处理方法。数据处理装置，包含压缩 电路 、率 控制器 以及输出 接口 。压缩电路，配置为生成多个压缩后的 像素 数据组，多个压缩后的像素数据组的每个从将压缩操作应用到像素组的像素数据来获得，其中像素组包含图片中的多个像素的部分；率控制器，配置为将比特率控制应用到每个压缩操作，其中率控制器根据不同的像素组之间的每个像素界限的 位置 ，调整比特率控制；以及输出接口，配置为经由显示接口的多个显示端口分别输出多个压缩后的像素数据组。通过以上方案，可以有效地降低显示接口的功耗。 | ||||||
| 权利要求 | 1.一种数据处理装置，其特征在于，包含： |
||||||
| 说明书全文 | 数据处理装置以及相关数据处理方法【技术领域】 [0002] 显示接口位于第一芯片和第二芯片之间，以从第一芯片发送显示数据到第二芯片用于进一步处理。例如，第一芯片可以是主应用处理器，以及第二芯片可以是驱动集成电路(Integrated Circuit，简称IC)。显示数据可以是用于二维(2D)显示的单视图数据或用于三维(3D)显示的多视图数据。当显示面板支持更高显示分辨率时，可以实现具有更高分辨率的2D/3D显示。因此，通过显示接口发送的显示数据会具有更大的数据大小/数据率，这样必然会增加显示接口的功耗。如果主应用处理器和驱动IC均位于由电池装置供电的便携式装置(例如，智能手机)，则由于显示接口的增加的功耗，电池寿命会缩短。因此，需要可有效地降低显示接口的功耗的新颖的设计。【发明内容】 [0003] 有鉴于此，本发明特提供以下技术方案： [0004] 本发明提供一种数据处理装置，包含： [0005] 压缩电路，配置为生成多个压缩后的像素数据组，多个压缩后的像素数据组的每个从将压缩操作应用到像素组的像素数据来获得，其中像素组包含图片中的多个像素的部分； [0007] 输出接口，配置为经由显示接口的多个显示端口分别输出多个压缩后的像素数据组。 [0008] 本发明还提供一种数据处理装置，包含： [0009] 压缩电路，配置为生成多个压缩后的像素数据组，多个压缩后的像素数据组的每个根据压缩顺序从将压缩操作应用到像素组的像素数据来获得，其中像素组包含图片中的多个像素的部分，以及压缩顺序是根据像素组和相邻像素组之间的像素界限的位置来设定；以及 [0010] 输出接口，配置为经由显示接口的多个显示端口分别输出压缩后的像素数据组。 [0011] 本发明还提供一种数据处理装置，包含： [0012] 压缩电路，配置为生成多个压缩后的像素数据组，多个压缩后的像素数据组的每个从将压缩操作应用到像素组的像素数据来获得，其中像素组包含图片中的多个像素的部分，以及至少两个像素组具有重叠像素；以及 [0013] 输出接口，配置为经由显示接口的多个显示端口分别输出压缩后的像素数据组。 [0014] 本发明还提供一种数据处理装置，包含： [0015] 输入接口，配置为从显示接口的显示端口接收输入比特流，以及将输入比特流解包装为图片的压缩后的像素数据组；以及 [0016] 解压缩器，配置为解压缩压缩后的像素数据组以生成初步解压缩后的像素数据组，且丢弃对应于超越由数据处理装置驱动的目标显示区域的像素的初步解压缩后的像素数据组的部分，其中目标显示区域对应于图片的部分。 [0017] 本发明还提供一种数据处理方法，包含： [0018] 生成多个压缩后的像素数据组，多个压缩后的像素数据组的每个从将压缩操作应用到像素组的像素数据来获得，其中像素组包含图片中的多个像素的部分； [0019] 执行比特率控制，比特率控制是根据不同的像素组之间每个像素界限的位置来调整；以及 [0020] 经由显示接口的多个显示端口分别输出多个压缩后的像素数据组。 [0021] 本发明还提供一种数据处理方法，包含： [0022] 生成多个压缩后的像素数据组，多个压缩后的像素数据组的每个根据压缩顺序从将压缩操作应用到像素组的像素数据来获得，其中像素组包含图片中的多个像素的部分，以及压缩顺序是根据像素组和相邻像素组之间的像素界限的位置来设定；以及[0023] 经由显示接口的多个显示端口分别输出压缩后的像素数据组。 [0024] 本发明还提供一种数据处理方法，包含： [0025] 生成多个压缩后的像素数据组，多个压缩后的像素数据组的每个从将压缩操作应用于像素组的像素数据来获得，其中像素组包含图片的多个像素的部分，以及至少两个像素组具有重叠像素；以及 [0026] 经由显示接口的多个显示端口分别输出压缩后的像素数据组。 [0027] 本发明还提供一种数据处理方法，包含： [0028] 从显示接口的显示端口接收输入比特流，将输入比特流解包装为图片的压缩后的像素数据组；以及 [0029] 解压缩压缩后的像素数据组以生成初步解压缩后的像素数据组，以及丢弃对应于超越即将被驱动的目标显示区域的像素的初步解压缩后的像素数据组的部分，其中目标显示区域对应于所述图片的部分。 [0032] 图2是根据本发明的实施例的显示于图1中的应用处理器的示意图。 [0033] 图3是图示根据本发明的实施例的显示于图1的驱动IC中的一个的示意图。 [0034] 图4是图示根据本发明的实施例的率控制机制的示意图。 [0035] 图5是图示根据本发明的实施例的位置感知率控制机制的示意图。 [0036] 图6是图示根据本发明的实施例的显示于图1中的数据处理系统的控制和数据流的流程图。 [0038] 图8是图示根据本发明的实施例的显示于图1中的数据处理系统的另一控制和数据流的流程图。 [0039] 图9是图示基于另一像素数据分组设计由映射器执行的像素数据拆分操作的示意图。 [0040] 图10是图示根据本发明的实施例的显示于图1中的数据处理系统的又一控制和数据流的流程图。【具体实施方式】 [0041] 遍及整篇描述和下文的权利要求的某些术语用于指代特定部件。如本领域的技术人员意识到的，制造商可用不同的名称指代部件。此文档不打算区别名称不同但功能相同的部件。在下文的描述和权利要求中，术语“包括”和“包含”用于开放样式，且因此应该解释为意思是“包含，但不限于”。而且，术语“耦合”意于表示间接或直接电连接。因此，如果一个装置耦合到另一装置，那个连接可以通过直接电连接，或通过经由其它装置和连接的间接电连接。 [0042] 本发明提出将数据压缩应用到显示数据以及然后通过显示接口发送压缩后的显示数据。由于压缩后的显示数据的数据大小/数据率小于原始未压缩后的显示数据的数据大小/数据率，因此，显示接口的功耗相应地降低。当显示接口用于使用多个显示端口用于压缩后的数据传送时，一个图片的像素数据可以拆分为多个像素数据组，像素数据组可以压缩为多个压缩后的像素数据组，以及压缩后的像素数据组可以分别经由显示端口发送。本发明还提出图像质量改进方案，其能够使重建的图片在解压缩后的像素数据组的每个像素界限上具有更好的图像质量，其中每个解压缩后的像素数据组是基于经由一个显示端口发送的一个压缩后的像素数据组的解压缩结果获得的。进一步的细节将描述于以下。 [0043] 图1是图示根据本发明的实施例的数据处理系统的框图。数据处理系统100包含多个数据处理装置，例如，一个应用处理器(AP)102和多个驱动IC104_1-104_N。驱动IC104_1-104_N用作显示面板106的显示驱动器，其中驱动IC104_1-104_N的数量取决于显示面板106的实际驱动要求。例如，显示面板106可以是高清晰度(HD)面板(例如，1080P面板)或超高清晰度(UHD)面板(例如，4K2K面板)。为了减轻显示驱动器与显示面板之间的带宽和扇出(fan-out)要求，显示面板106的显示屏幕107可以分割为多个显示区域R1-RN，以及每个显示区域R1-RN由驱动IC104_1-104_N的一个来驱动。换句话说，驱动IC104_1-104_N的每个仅仅负责驱动显示屏幕107的部分，以及因此不需要发送全部图片的所有显示数据到显示面板106。 [0044] 应用处理器102和驱动IC104_1-104_N可以实施于不同的芯片，且应用处理器102可经由显示接口103的多个显示端口P1-PN分别与驱动IC104_1-104_N通信。在本实施例中，显示接口103可以是由移动产业处理器接口(Mobile Industry Processor Interface，简称MIPI)标准化的显示串行接口(Display Serial Interface，简称DSI)或由视频电子标准协会(Video Electronics Standards Association，简称VESA)标准化的嵌入式显示端口(Embedded Display Port，简称eDP)。每个驱动IC104_1-104_N从应用处理器102接收一个图片IMG的部分压缩后的显示数据，并生成部分解压缩后的显示数据到显示屏幕107的一个显示区域。 [0045] 应用处理器102耦合于外部数据源(未显示)与显示接口103之间，并支持压缩后的数据传送。应用处理器102从外部数据源(例如，照相机传感器、存储器卡或无线接收器)接收输入显示数据，生成多个部分压缩后的显示数据，并将部分压缩后的显示数据经由显示接口103的显示端口P1-PN发送到驱动IC104_1-104_N，其中输入显示数据可以是包含即将显示于显示面板106的一个图片IMG的多个像素的像素数据DI的图像数据或视频数据。 [0046] 请参考图2，图2是根据本发明的实施例的显示于图1中的应用处理器102的示意图。应用处理器102包含显示控制器111、输出接口112和处理电路113。处理电路113包含用于处理图片IMG的像素数据DI以生成多个压缩后的像素数据组D1’-DN’的电路元件。例如，处理电路113包含压缩电路114、率控制器115和其它电路116。处理电路113包含映射器114和多个压缩器118_1-118_N。其它电路116可包含显示处理器、附加的图像处理元件等。显示处理器可执行图像处理操作，包含缩放、旋转等。例如，由外部数据源(未显示)提供的输入显示数据可以由位于显示处理器之前的附加的图像处理元件旁路或处理以生成源显示数据，以及显示处理器然后可处理源显示数据以生成像素数据DI到映射器117。换句话说，即将由映射器117处理的像素数据DI可以从数据源直接提供或从由数据源提供的输入显示数据间接获得。本发明对像素数据DI的来源没有限制。 [0047] 映射器114用作拆分器，且配置为接收一个图片IMG的像素数据DI，并根据像素数据组设定DGSET将一个图片IMG的像素数据DI拆分为多个像素数据组D1-DN。显示控制器111配置为控制处理电路113的操作。如从图1中可以看见的，有N个驱动IC104_1-104_N耦合到相同的应用处理器102；以及有分别由N个驱动IC104_1-104_N驱动的N个显示区域R1-RN。如图1所示，图片IMG的宽度是W，以及图片IMG的高度是H。假设显示区域R1-RN具有相同的大小，每个图像分区A1-AN可具有分辨率(W/N)xH。应该注意到，此仅仅是用于说明性的目的。在备选设计中，显示区域R1-RN可具有不同的大小，且图像分区A1-AN可具有不同的分辨率。此外，应用到显示屏幕107的水平显示区域分区以及应用到图片IMG的水平图像分区不是本发明的限制。在备选设计中，垂直显示区域分区可以应用到显示屏幕107，因此，导致多个显示区域垂直地分布于显示屏幕107中；以及垂直图像分区可以应用于图片IMG，因此，导致多个图像分区垂直地分布于图片IMG中。因为，显示区域R1-RN将用于分别显示相同图片中的多个图像分区的图像内容，对应于图1中显示的图像分区A1-AN的示范性分布的像素数据分组设定DGSET可以由显示控制器111决定。 [0048] 在示范性像素数据分组设计中，像素数据分组设定DGSET定义非重叠像素的选择用于生成每个像素数据组。因此，包含于一个像素组中的任何像素排除于其它像素组。例如，基于像素数据分组设定DGSET，映射器117认为属于一个图像分区的所有像素是一个像素组，且仅仅聚集此像素组的像素数据为一个像素数据组。因此，像素数据组D1仅仅包含一个像素组的像素数据，此像素组包含属于图像分区A1的所有像素，以及像素数据组DN仅仅包含另一像素组的像素数据，此另一像素组包含属于图像分区AN的所有像素。 [0049] 压缩器118_1-118_N分别压缩像素数据组D1-DN以生成压缩后的像素数据组D1’-DN’。率控制器115配置为将比特率控制应用到每个压缩器118_1-118_N，用于控制每个压缩单元的位预算分配(bit budget allocation)。以此方式，每个压缩后的像素数据组D1’-DN’以所希望的比特率生成。在本实施例中，由压缩器118_1-118_N执行的压缩操作彼此独立，因此，以数据平行使能率控制。 [0050] 输出接口112配置为参考显示接口103的传送协议，以将压缩后的像素数据组D1’-DN’分别包装/分组为多个输出比特流BS1-BSN；并经由显示接口103的多个显示端口P1-PN分别将输出比特流BS1-BSN发送到驱动IC104_1-104_N。 [0051] 当应用处理器102发送一个部分压缩后的显示数据(例如，压缩后的像素数据组D1’-DN’的一个)到一个驱动IC时，驱动IC从显示接口103的一个显示端口接收部分压缩后的显示数据，并将部分压缩后的显示数据解压缩以生成一个部分解压缩后的显示数据(例如，解压缩后的像素数据组D1”-DN”的一个)，用于驱动显示屏幕107的部分。每个驱动IC104_1-104_N经由显示接口103与应用处理器102通信，且可具有相同的电路配置。为了简明清楚起见，驱动IC104_1-104_N中的仅仅一个详细描述于以下。 [0052] 请参考图3，图3是图示根据本发明的实施例的显示于图1的驱动IC104_1的示意图。驱动IC104_1耦合于显示接口103与显示面板106的显示端口P1之间，且支持压缩后的数据接收。在本实施例中，驱动IC104_1包含驱动IC控制器121、输入接口122和处理电路123。输入接口122配置为接收输入比特流(即，经由显示端口P1发送的比特流BS1)，且将输入比特流解包装/解分组为一个图片的压缩后的像素数据组(例如，包装于比特流BS1中的压缩后的像素数据组D1’)。应该注意到，如果在数据传送过程中没有引入错误，从输入接口122解包装/解分组的压缩后的像素数据组应该与由输出接口112接收的压缩后的像素数据组D1’相同。 [0053] 驱动IC控制器121配置为控制处理电路123的操作。处理电路123可包含用于驱动显示面板106的一个显示区域R1的电路元件。例如，处理电路123包含一个解压缩器124和其它电路125。其它电路125可包含显示缓冲器、附加的图像处理元件等。解压缩器 124基于从输入接口122解包装/解分组后的压缩后的像素数据组的解压缩结果，生成解压缩后的像素数据组D1”，其中即将显示于显示屏幕107的显示区域R1的部分显示数据是从解压缩后的像素数据组D1”获得的。当上述像素数据分组设计由应用处理器102采用时，解压缩器124通过解压缩从输入接口122解包装/解分组后的压缩后的像素数据组，直接获得解压缩后的像素数据组D1”。 [0054] 由显示于图2中的映射器117执行的像素数据拆分操作是生成多个像素数据组，多个像素数据组将独立地经历率控制压缩，用于通过显示接口103的多个显示端口P1-PN的压缩后的数据传送。然而，原始图片中相邻像素线(例如，像素行或像素列)的像素数据可能分类为不同的像素数据组。率控制通常依据像素上下文而不是像素位置来最佳化比特率。像素界限可引入伪影，因为率控制不知道界限位置。 [0055] 考虑像素数据分组设定DGSET定义非重叠像素的选择用于生成每个像素数据组的情况。因此，映射器117仅仅聚集属于一个图像分区的所有像素的像素数据为一个像素数据组。应用于图像分区A1的像素数据组的率控制独立于应用于图像分区A2的像素数据组的率控制，以及应用于图像分区AN-1的像素数据组的率控制独立于应用于图像分区AN的像素数据组的率控制。请参考图4，图4是图示根据本发明的实施例的率控制机制的示意图。基于像素数据分组设定DGSET，映射器117将由像素P1-PW组成的一个像素线(例如，显示于图4的此示例中的一个像素行)拆分为每个包含多个像素的多个像素段S1-SN。像素段S1-SN分别对应于图像分区A1-AN。像素段S1以从P1到PI的顺序来压缩，其中I＝W/N；像素段S2是以从PI+1到PJ的顺序来压缩，其中J＝2x(W/N)；像素段SN-1是以从PK+1到PL的顺序来压缩，其中K＝(N-2)x(W/N)以及L＝(N-1)x(W/N)；以及像素段SN是以从PL+1到PW的顺序来压缩。就像素段S1和S2之间的像素界限的相对侧的像素PI和PI+1而言，像素PI可以是具有一个位预算分配的压缩单元的部分，以及像素PI+1可以是具有不同的位预算分配的另一压缩单元的部分。类似地，就像素段SN-1和SN之间的像素界限的相对侧的像素PL和PL+1而言，像素PL可以是具有一个位预算分配的压缩单元的部分，以及像素PL+1可以是具有不同的位预算分配的另一压缩单元的部分。像素界限的相对的压缩单元的位预算分配之间的差别可以很大。其结果是，率控制器115可在像素界限上不平均地分配比特率，因此导致重建的图片中像素界限上劣化的图像质量。为了避免或减轻由像素界限上的伪影导致的图像质量劣化，本发明因此提出位置感知(position-aware)率控制机制，其依据像素位置最佳化位预算分配。 [0056] 图5是图示根据本发明的实施例的位置感知率控制机制的示意图。如图5所示，压缩单元CU1和CU2在像素界限一侧以及压缩单元CU3和CU4在像素界限的另一侧。压缩单元CU1和CU2属于一个像素组PG1，以及压缩单元CU1比压缩单元CU2更靠近像素界限。压缩单元CU3和CU4属于另一像素组PG2，以及压缩单元CU3比压缩单元CU4更靠近像素界限。例如，像素组PG1中的像素的像素数据可以压缩为一个压缩后的像素数据组D1’(或DN-1’)，以及像素组PG2中的像素的像素数据可以压缩为另一压缩后的像素数据组D2’(或DN’)。在一个示范性实施例中，每个压缩单元CU1-CU4可包含4x2个像素，以及压缩单元CU1-CU4在一个图片中水平地或垂直地相邻。当启动位置感知率控制机制时，率控制器115可以配置为根据不同的像素组之间的每个像素界限的位置，调整比特率控制(即，位预算分配)。例如，率控制器115将分配给压缩单元CU1的原始位预算BBori_CU1增加调整值Δ1(Δ1>0)，以由此确定最终位预算BBtar_CU1，以及将分配给压缩单元CU2的原始位预算BBori_CU2减少调整值Δ1，以由此确定最终位预算BBtar_CU2。此外，率控制器115将分配给压缩单元CU3的原始位预算BBori_CU3增加调整值Δ2(Δ2>0)，以由此确定最终位预算BBtar_CU3，以及将分配给压缩单元CU4的原始位预算BBori_CU4减少调整值Δ2，以由此确定最终位预算BBtar_CU4。调整值Δ2可以等于或不同于调整值Δ1，取决于实际设计考虑。因为，提出的位置感知率控制趋于在靠近像素界限设定更大的位预算，像素界限上的伪影可减小。以此方式，重建的图片中像素界限附近的图像质量可改善。 [0057] 图6是图示根据本发明的实施例的显示于图1中的数据处理系统的控制和数据流的流程图。假设结果基本相同的，步骤不要求以显示于图6的顺序来执行。示范性控制和数据流可以简短地由下文的步骤概括。 [0058] 步骤602：将一个图片的多个像素的像素数据拆分为多个像素数据组。 [0059] 步骤604：根据像素界限位置，将率控制应用到多个压缩器的每个。 [0060] 步骤606：通过压缩器以分别压缩像素数据组，生成多个压缩后的像素数据组。 [0061] 步骤608：将压缩后的像素数据组分别包装/分组为多个输出比特流。 [0062] 步骤610：经由显示接口的多个显示端口分别发送输出比特流。 [0063] 步骤612：从显示接口接收输入比特流。 [0064] 步骤614：将输入比特流解包装/解分组为压缩后的数据组。 [0065] 步骤616：通过使用解压缩器以解压缩压缩后的像素数据组，生成解压缩后的像素数据组。 [0066] 应该注意到步骤602-610是由应用处理器(AP)102执行，以及步骤612-616是由驱动IC104_1-104_N的一个来执行。由于本领域的技术人员在阅读以上段落后可容易理解图6中显示的每个步骤的细节，所以为了简明起见，此处省略进一步的描述。 [0067] 如可以从图4中看见的，应用于像素线(例如，像素行或像素列)的像素段S1的率控制独立于应用于相同像素线的像素段S2的率控制。像素段S1是以从P1到PI的顺序来压缩，以及像素段S2是以从PI+1到PJ的顺序来压缩。像素段SN-1是以从PK+1到PL的顺序来压缩，以及像素段SN是以从PL+1到PW的顺序来压缩。换句话说，位于相同像素线的每个像素段是以相同的压缩顺序来压缩的，如图4所示。其结果是，像素PI(其是像素段S1中最后压缩后的像素)的位预算分配条件可以不同于像素PI+1(其是像素段S2中首先压缩的像素)的位预算分配条件；以及像素PL(其是像素段SN-1中最后压缩后的像素)的位预算分配条件可以不同于像素PL+1(其是像素段SN中首先压缩的像素)的位预算分配条件。为了避免或减少像素界限上的伪影，本发明还提出具有基于像素界限位置设定的压缩顺序的修改的压缩机制。 [0068] 请参考图7，图7是图示根据本发明的实施例的修改的压缩机制的示意图。如图7所示，压缩单元CU1和CU2在像素界限的一侧以及压缩单元CU3和CU4在像素界限的另一侧。压缩单元CU1和CU2属于一个像素组PG1，且压缩单元CU1比压缩单元CU2更靠近像素界限。 压缩单元CU3和CU4属于另一像素组PG2，且压缩单元CU3比压缩单元CU4更靠近像素界限。 例如，像素组PG1中的像素的像素数据可以压缩为一个压缩后的像素数据组D1’(或DN-1’)，以及像素组PG2中的像素的像素数据可以压缩为另一压缩后的像素数据组D2’(或DN’)。 [0069] 在一个示范性实施例中，每个压缩单元CU1-CU4可包含4x2个像素，且压缩单元CU1-CU4可以在图片中水平地或垂直地相邻。当启动修改的压缩机制时，每个压缩器115_1和115_2可以配置为根据不同的像素组之间的每个像素界限的位置来设定压缩顺序。例如，压缩器118_1在压缩压缩单元CU2之前压缩压缩单元CU1，以及压缩器118_2在压缩压缩单元CU4之前压缩压缩单元CU3。换句话说，位于相同像素线的两个相邻像素段以相反的压缩顺序来压缩。因为，修改的压缩方案从靠近相邻像素组之间的像素界限的压缩单元开始压缩，所以，靠近像素界限的位预算分配条件可以更类似。以此方式，重建的图片中的像素界限附近的图像质量可改善。 [0070] 图8是图示根据本发明的实施例的显示于图1中的数据处理系统的另一控制和数据流的流程图。假设结果基本相同的，步骤不要求以显示于图8的顺序来执行。示范性控制和数据流可以简短地由下文的步骤概括。 [0071] 步骤802：将一个图片的多个像素的像素数据拆分为多个像素数据组。 [0072] 步骤804：将率控制应用到多个压缩器的每个。 [0073] 步骤806：根据基于像素界限位置设定的压缩顺序，通过使用压缩器以压缩像素数据组，生成多个压缩后的像素数据组。 [0074] 步骤808：将压缩后的像素数据组分别包装/分组为多个输出比特流。 [0075] 步骤810：经由显示接口的多个显示端口分别发送输出比特流。 [0076] 步骤812：从显示接口接收输入比特流。 [0077] 步骤814：将输入比特流解压缩/解分组为压缩后的数据组。 [0078] 步骤816：通过使用解压缩器以解压缩压缩后的像素数据组，生成解压缩后的像素数据组。 [0079] 应该注意到步骤802-810是由应用处理器(AP)102执行，以及步骤812-816是由驱动IC104_1-104_N的一个来执行。由于本领域的技术人员在阅读以上段落后可容易理解图8中显示的每个步骤的细节，所以为了简明起见，此处省略进一步的描述。 [0080] 在上述实施例中，像素数据分组设定DGSET定义非重叠像素的选择，用于生成每个像素数据组。在另一像素数据分组设计中，像素数据分组设定DGSET可定义重叠像素的选择，用于生成每个像素数据组。因此，包含于一个像素组的一些像素也包含于另一像素组。请参考图9，图9是图示基于另一像素数据分组设计由映射器执行的像素数据拆分操作的示意图。在本实施例中，基于支持重叠像素的选择的像素数据分组设定DGSET，映射器117聚集像素组的像素数据为一个像素数据组，其中此像素组包含属于一个图像分区的所有像素以及属于相邻图像分区的一些像素。因此，如图9所示，像素数据组D1是由像素组PG1的像素数据组成，像素组PG1包含属于图像分区A1的所有像素以及属于一个相邻图像分区A2的像素数据的一些像素；像素数据组D2是由像素组PG2的像素数据组成，像素组PG2包含属于图像分区A2的所有像素以及属于两个相邻图像分区A1和A3的一些像素的像素数据组成；像素数据组DN-1是由像素组PGN-1的像素数据组成，像素组PGN-1包含属于图像分区AN-1的所有像素以及属于两个相邻图像分区AN-1和AN的一些像素的像素数据；以及像素数据组DN是由像素组PGN的像素数据组成，数据组DN包含属于图像分区AN的所有像素以及属于一个相邻图像分区AN-1的一些像素的像素数据。 [0081] 如可以从图9中看见的，两个相邻像素组具有重叠像素，其中重叠的像素的数量可以是可编程的。此外，就每个像素组而言，像素组包含即将显示于指定的显示区域上的图像分区内的像素，以及还包含即将显示于指定的显示区域的图像分区外的像素。例如，像素组PG1包含将不显示于显示区域R1上的图像分区A2的部分的像素，以及像素组PG2包含将不显示于显示区域R2上的图像分区A1的部分的像素以及图像分区A3的部分的像素，像素组PGN-1包含将不显示于显示区域RN-1上的图像分区AN-2的部分的像素以及图像分区AN的部分的像素，以及像素组PGN包含将不显示于显示区域RN上的图像分区AN-1的部分的像素。 [0082] 压缩器118_1-118_N压缩对应于具有重叠像素的像素组PG1-PGN的像素数据组D1-DN，且因此生成压缩后的像素数据组D1’-DN’。在本实施例中，像素数据组D1-DN的每个以相同的压缩顺序(例如，从像素线的像素段中的最左边的像素到相同像素段中的最右边的像素的顺序)压缩。像素组中所希望的像素(即，需要显示的像素)在像素界限的一侧，以及像素组中的额外的像素(即，重叠的像素)在像素界限的另一侧。因此，应用于像素组的压缩的比特率控制可从重叠像素借用位预算以分配更大的位预算到靠近像素界限的所希望的像素。以此方式，当重建的图像分区显示于显示区域R1-RN时，像素界限上的伪影可减小。 [0083] 当支持重叠像素的选择的前述像素数据分组设计由应用处理器102采用时，显示于图3中的解压缩器124配置为通过解压缩从输入接口122解包装的压缩后的像素数据组，获得初步的解压缩后的像素数据组，以及丢弃初步解压缩后的像素数据组的部分，该部分对应于超出即将由驱动IC(例如，104_1)驱动的目标显示区域(例如，R1)的像素，以生成解压缩后的像素数据组(例如，D1”)。 [0084] 图10是图示根据本发明的实施例的显示于图1中的数据处理系统的又一控制和数据流的流程图。假设结果基本相同的，步骤不要求以显示于图10的顺序来执行。示范性控制和数据流可以简短地由下文的步骤概括。 [0085] 步骤1002：将一个图片的多个像素拆分为具有重叠像素的多个像素组。 [0086] 步骤1004：将率控制应用到多个压缩器的每个。 [0087] 步骤1006：通过使用压缩器以压缩对应于像素组的多个像素数据组，生成多个压缩后的像素数据组。 [0088] 步骤1008：将压缩后的像素数据组分别包装/分组为多个输出比特流。 [0089] 步骤1010：经由显示接口的多个显示端口分别发送输出比特流。 [0090] 步骤1012：从显示接口接收输入比特流。 [0091] 步骤1014：将输入比特流解包装/解分组为压缩后的数据组。 [0092] 步骤1016：通过使用解压缩器以解压缩压缩后的像素数据组，生成初步的解压缩后的像素数据组。 [0093] 步骤1018：丢弃初步解压缩后的像素数据的部分，初步解压缩后的像素数据的部分对应于超出即将由驱动IC驱动的目标显示区域的像素。 [0094] 应该注意到步骤1002-1010是由应用处理器(AP)102执行，以及步骤1012-1018是由驱动IC104_1-104_N的一个来执行。假设结果基本相同的，步骤不要求以显示于图10的顺序来执行。示范性控制和数据流可以简短地由下文的步骤概括。 [0095] 本领域技术人员将轻易地看出在保留本发明的教导时，可以对装置和方法作出许多修改和替换。因此，以上揭露应该解释为仅仅由所附的权利要求的范围和界限来限制。 |
||||||
QQ群二维码
意见反馈
意见反馈