显示器、显示系统和数据处理方法 |
|||||||
| 申请号 | CN201410160613.1 | 申请日 | 2014-04-21 | 公开(公告)号 | CN103956149B | 公开(公告)日 | 2016-03-23 |
| 申请人 | 合肥鑫晟光电科技有限公司; 京东方科技集团股份有限公司; | 发明人 | 张大宇; | ||||
| 摘要 | 本 发明 公开了一种显示器、显示系统和 数据处理 方法。该显示器包括：数据处理单元和显示装置，所述显示装置具有设定的刷新 频率 ；所述数据处理单元用于将原始数据 信号 转换为显示数据信号，并将所述显示数据信号输出至所述显示装置，所述原始数据信号的 帧 频为原始频率，所述显示数据信号的帧频为所述刷新频率；所述显示装置用于对所述显示数据信号进行显示。本发明提供的技术方案中，将原始数据信号转换为显示数据信号的操作由显示器中的数据处理单元执行，显卡仅需将原始数据 信号传输 给显示器，因此极大的降低了显卡的数据传输量，从而降低了显卡的功耗，进而降低了显示系统的功耗。 | ||||||
| 权利要求 | 1.一种显示器，其特征在于，包括：数据处理单元和显示装置，所述显示装置具有设定的刷新频率； |
||||||
| 说明书全文 | 显示器、显示系统和数据处理方法技术领域[0001] 本发明涉及显示技术领域，特别涉及一种显示器、显示系统和数据处理方法。 背景技术[0002] 视频的帧率(Frame rate)是用于测量显示帧数的量度，其测量单位为每秒显示帧数(Frames per Second，简称：FPS)或赫兹(Hz)。目前的视频信号的帧率如下表1所示： [0003] 表1 [0004] [0005] 表1中，电影类视频信号的帧率为23.976fps，电视类视频信号可包括：逐行倒相(Phase Alternating Line，简称：PAL)制式视频信号或者国家电视标准委员会(National Television Standards Committee，简称：NTSC)制式视频信号，其中，PAL制式视频信号的帧率为25fps，NTSC制式视频信号为29.97fps。 [0006] 不同类型的显示器具有不同的刷新频率，刷新频率指的是屏幕刷新的速度。刷新频率越低，图像闪烁、停顿和抖动的就越厉害，眼睛疲劳得就越快。目前，不同类型的显示器的刷新频率如下表2所示： [0007] 表2 [0009] 表2中，显示器可包括：阴极射线管(Cathode Ray Tube，简称：CRT)显示器、液晶显示器或者3D显示器。其中，CRT显示器的刷新频率为60Hz-85Hz，液晶显示器的刷新频率为60Hz-75Hz，3D显示器的刷新频率为120Hz。 [0010] 显示器接收显卡发送的视频信号，并对接收到的视频信号进行播放。表1所示为显卡接收到的视频信号的帧频，表2所示为显示器屏幕的刷新频率，从表1和表2可以看出，显卡接收到的视频信号的帧频都明显低于显示器屏幕的刷新频率，因此显卡在将视频信号发送给显示器之前需要将视频信号转换为帧频与显示器屏幕的刷新频率一致的视频信号。以帧频为30Hz的视频信号、刷新率为60Hz以及分辨率为1366*768的显示器为例进行说明，显卡在接收到30Hz的视频信号后将30Hz的视频信号转换为60Hz的视频信号以供显示器播放，并向显示器传输60Hz的视频信号，则显卡向显示器每秒传输的像素数据量为1366*768*60＝62945280。 [0011] 综上所述，现有技术中，由于显卡的数据传输量较大，因此极大的增加了显卡的功耗，从而提高了显示系统的功耗。 发明内容[0012] 本发明提供一种显示器、显示系统和数据处理方法，用于降低显示系统的功耗。 [0013] 为实现上述目的，本发明提供了一种显示器，包括：数据处理单元和显示装置，所述显示装置具有设定的刷新频率； [0014] 所述数据处理单元用于将原始数据信号转换为显示数据信号，并将所述显示数据信号输出至所述显示装置，所述原始数据信号的帧频为原始频率，所述显示数据信号的帧频为所述刷新频率； [0015] 所述显示装置用于对所述显示数据信号进行显示。 [0016] 可选地，所述数据处理单元包括：传输模块、存储模块和数据处理模块，所述传输模块分别与所述存储模块和所述数据处理模块连接，所述传输模块还与所述数据处理模块连接，所述数据处理模块还与所述显示装置连接； [0017] 所述传输模块用于接收所述原始数据信号中的任一帧数据并将所述原始数据信号中的该帧数据分别输出至所述存储模块和所述数据处理模块； [0018] 所述存储模块用于对所述原始数据信号中的该帧数据进行存储并将所述原始数据信号中的该帧数据输出至所述数据处理模块； [0019] 所述数据处理模块用于根据所述存储模块输出的原始数据信号中的该帧数据生成设定数量个该帧数据，并将所述传输模块输出的原始数据信号中的该帧数据和得出的设定数量个该帧数据输出至所述显示装置，所述显示数据信号包括所述传输模块输出的原始数据信号中的该帧数据和得出的设定数量个该帧数据。 [0020] 可选地，所述设定数量个为一个或者多个。 [0021] 可选地，所述传输模块为行缓冲器，所述存储模块为只读内存。 [0022] 可选地，还包括：时序控制器，所述数据处理单元集成于所述时序控制器中； [0023] 所述时序控制器用于对所述显示装置的显示过程进行控制。 [0025] 所述栅极驱动器用于向所述显示面板输出栅极扫描信号； [0026] 所述源极驱动器用于接收所述数据处理单元输出的显示数据信号，并向所述显示面板输出所述显示数据信号； [0027] 所述显示面板用于在所述栅极扫描信号的控制下对所述显示数据信号进行显示。 [0028] 为实现上述目的，本发明提供了一种显示系统，包括：显卡和上述显示器； [0029] 所述显卡用于向所述显示器输出所述原始数据信号。 [0030] 为实现上述目的，本发明提供了一种数据处理方法，包括： [0031] 数据处理单元将原始数据信号转换为显示数据信号，并将所述显示数据信号输出至所述显示装置，所述显示装置具有设定的刷新频率，所述原始数据信号的帧频为原始频率，所述显示数据信号的帧频为所述刷新频率； [0032] 所述显示装置对所述显示数据信号进行显示。 [0033] 可选地，所述数据处理单元包括：传输模块、存储模块和数据处理模块，所述传输模块分别与所述存储模块和所述数据处理模块连接，所述传输模块还与所述数据处理模块连接，所述数据处理模块还与所述显示装置连接； [0034] 所述传输模块接收所述原始数据信号中的任一帧数据并将所述原始数据信号中的该帧数据分别输出至所述存储模块和所述数据处理模块； [0035] 所述存储模块对所述原始数据信号中的该帧数据进行存储并将所述原始数据信号中的该帧数据输出至所述数据处理模块； [0036] 所述数据处理模块根据所述存储模块输出的原始数据信号中的该帧数据生成设定数量个该帧数据，并将所述传输模块输出的原始数据信号中的该帧数据和得出的设定数量个该帧数据输出至所述显示装置，所述显示数据信号包括所述传输模块输出的原始数据信号中的该帧数据和得出的设定数量个该帧数据。 [0037] 可选地，所述设定数量个为一个或者多个。 [0038] 本发明具有以下有益效果： [0039] 本发明提供的显示器、显示系统和数据处理方法的技术方案中，显示器中的数据处理单元可将原始数据信号转换为显示数据信号，该原始数据信号的帧频为原始频率，该显示数据信号的帧频为显示装置的刷新频率，本发明中将原始数据信号转换为显示数据信号的操作由显示器中的数据处理单元执行，显卡仅需将原始数据信号传输给显示器，因此极大的降低了显卡的数据传输量，从而降低了显卡的功耗，进而降低了显示系统的功耗。附图说明 [0040] 图1为本发明实施例一提供的一种显示器的结构示意图； [0041] 图2为实施例一中数据传输的示意图； [0042] 图3为实施例一中显示器的应用示意图； [0043] 图4为本发明实施例三提供的一种数据处理方法的流程图。 具体实施方式[0044] 为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的显示器、显示系统和数据处理方法进行详细描述。 [0045] 图1为本发明实施例一提供的一种显示器的结构示意图，如图1所示，该显示器包括：数据处理单元11和显示装置12，显示装置12具有设定的刷新频率。数据处理单元11用于将原始数据信号转换为显示数据信号，并将显示数据信号输出至显示装置12，原始数据信号的帧频为原始频率，显示数据信号的帧频为刷新频率，其中，所述原始数据信号是可以由所述显示装置12以原始频率直接进行显示的信号。显示装置12用于对显示数据信号进行显示。 [0046] 原始数据信号可包括若干帧数据，显示数据信号可包括若干帧数据。例如：若原始频率为30Hz，则对于原始数据信号来说，每秒可显示30帧数据；若刷新频率为60Hz，则对于显示数据信号来说，每秒可显示60帧数据。由于显示装置12具有设定的刷新频率，例如：该刷新频率为60Hz，则为了使原始数据信号能够在显示装置12上显示，数据处理单元11会将帧频为原始频率的原始数据信号转换为帧频为刷新频率的显示数据信号，例如：数据处理单元11将帧频为30Hz的原始数据信号转换为帧频为60Hz的显示数据信号。 [0047] 本实施例中，数据处理单元11包括：传输模块111、存储模块112和数据处理模块113，传输模块111分别与存储模块112和数据处理模块113连接，传输模块111还与数据处理模块113连接，数据处理模块113还与显示装置12连接。传输模块111用于接收原始数据信号中的任一帧数据并将原始数据信号中的该帧数据分别输出至存储模块112和数据处理模块113。所述存储模块112用于对原始数据信号中的该帧数据进行存储并将原始数据信号中的该帧数据输出至数据处理模块113。数据处理模块113用于根据存储模块112输出的原始数据信号中的该帧数据生成设定数量个该帧数据，并将传输模块111输出的原始数据信号中的该帧数据和得出的设定数量个该帧数据输出至显示装置12，显示数据信号包括传输模块111输出的原始数据信号中的该帧数据和生成的设定数量个该帧数据。 [0048] 优选地，设定数量个为一个或者多个。其中，数据处理模块113可通过预先设定的数据处理规则，根据存储模块112输出的原始数据信号中的该帧数据生成设定数量个该帧数据。数据处理规则为在传输模块111输出的原始数据信号中的该帧数据之后插入设定数量个该帧数据。具体地，若数据处理规则为在传输模块111输出的原始数据信号中的该帧数据之后插入一个该帧数据，则数据处理模块113根据存储模块112输出的原始数据信号中的该帧数据生成一个该帧数据；若数据处理规则为在传输模块111输出的原始数据信号中的该帧数据之后插入多个该帧数据，则数据处理模块113根据存储模块112输出的原始数据信号中的该帧数据生成多个该帧数据。当设定数量个为多个时，数据处理模块113生成设定数量个该帧数据具体可包括：数据处理模块113复制出设定数量个该帧数据。 [0049] 下面通过一个具体的例子对数据处理单元11的工作过程进行详细描述，具体地，以原始频率为30Hz以及刷新频率为60Hz为例进行描述。图2为实施例一中数据传输的示意图，结合图1和图2所示，在显示帧频为30Hz的原始数据信号时，显卡会首先接收帧频为30Hz的原始数据信号。原始数据信号可包括若干帧数据，假设将帧频为30Hz的原始数据信号中的每一帧数据定义为：F1、F2、……、F29、F30；显示数据信号可包括若干帧数据，假设将帧频为60Hz的显示数据信号中的每一帧数据定义为：f1、f2、f3、f4、……、f57、f58、f59、f60。则显卡在接收到帧频为30Hz的原始数据信号时，不对原始数据信号中的各帧数据进行处理，而是将帧频为30Hz的原始数据信号直接输出给传输模块111，具体地，显卡向传输模块111依次输出原始数据信号中的F1、F2、……、F29、F30。传输模块111接收到F1之后，将F1分别输出至存储模块112和数据处理模块113。存储模块112对F1进行存储并将F1输出至数据处理模块113。数据处理模块113根据存储模块112的输出的F1生成一个F1，此时，显示数据信号中的f1可以为传输模块111输出的F1，显示数据信号中的f2可以为数据处理模块113得出的F1。数据处理模块113将显示数据信号中的f1和f2依次输出至显示装置12。而后，传输模块111接收到F2之后，将F2分别输出至存储模块112和数据处理模块113。存储模块112对F2进行存储并将F2输出至数据处理模块113。数据处理模块113根据存储模块112的输出的F2生成一个F2，此时，显示数据信号中的f3可以为传输模块111输出的F2，显示数据信号中的f4可以为数据处理模块113得出的F2。数据处理模块113将显示数据信号中的f3和f4依次输出至显示装置12。数据处理模块113按照上述对F1和F2的数据处理方式，依次处理F3至F30，以得出f5至f60，从而使得数据处理单元11将帧频为30Hz的原始数据信号转换为帧频为60Hz的显示数据信号。在上述过程中，由于显卡在接收到原始数据信号后直接将原始数据信号输出至显示器的数据处理单元11，因此显卡向显示器的数据处理单元11每秒传输的像素数据量为1366*768*30＝ 31472640。与现有技术相比，显卡向显示器每秒传输的像素数据量降低了一半，从而降低了显卡的数据传输量。 [0050] 本实施例中，原始数据信号可以为视频信号或者操作指令信号。例如：操作指令信号可以为打开WORD文档的指令信号。在实际应用中，原始数据信号还可以为其它类型的数据信号，此处不再一一列举。 [0051] 优选地，传输模块111为行缓冲器(Line Buffer)，存储模块112为只读内存(Read-Only Memory，简称：ROM)。 [0052] 数据处理单元11可单独设置。或者，该显示器还包括：时序控制器(Timing Controller，简称：Tcon)，该数据处理单元11集成于时序控制器中。本实施例中，优选地，该数据处理单元11集成于时序控制器中。时序控制器可用于对显示装置的显示过程进行控制。本实施例中，时序控制器可采用传统的时序控制器，此处对时序控制器不再具体描述。 [0053] 图3为实施例一中显示器的应用示意图，如图3所示，该显示器包括：时序控制器1和显示装置12，时序控制器1分别与显卡2和显示装置12连接。该时序控制器包括数据处理单元11。该显示装置12可包括：栅极驱动器121、源极驱动器122和分别与栅极驱动器121和源极驱动器122连接的显示面板123，源极驱动器122与数据处理单元11连接。 栅极驱动器121用于向显示面板123输出栅极扫描信号；源极驱动器122用于接收数据处理单元11输出的显示数据信号，并向显示面板123输出该显示数据信号；显示面板123用于在栅极扫描信号的控制下对显示数据信号进行显示。 [0054] 本实施例提供的显示器包括数据处理单元和显示装置，数据处理单元可将原始数据信号转换为显示数据信号，该原始数据信号的帧频为原始频率，该显示数据信号的帧频为显示装置的刷新频率，本实施例中将原始数据信号转换为显示数据信号的操作由显示器中的数据处理单元执行，显卡仅需将原始数据信号传输给显示器，因此极大的降低了显卡的数据传输量，从而降低了显卡的功耗，进而降低了显示系统的功耗。本实施例中，显卡无需执行将原始数据信号转换为显示数据信号的操作，降低了显卡的数据处理量，从而降低了显卡的功耗。本实施例中，显示器中的数据处理单元将原始数据信号转换为显示数据信号，从而增强了显示器的数据处理能力。 [0055] 本发明实施例二提供了一种显示系统，该显示系统可包括：显卡和显示器。显卡用于向显示器输出原始数据信号。其中，显示器可采用上述实施例一提供的显示器，具体描述可参见上述实施例一，此处不再赘述。 [0056] 本实施例提供的显示系统中，显示器包括数据处理单元和显示装置，数据处理单元可将原始数据信号转换为显示数据信号，该原始数据信号的帧频为原始频率，该显示数据信号的帧频为显示装置的刷新频率，本实施例中将原始数据信号转换为显示数据信号的操作由显示器中的数据处理单元执行，显卡仅需将原始数据信号传输给显示器，因此极大的降低了显卡的数据传输量，从而降低了显卡的功耗，进而降低了显示系统的功耗。本实施例中，显卡无需执行将原始数据信号转换为显示数据信号的操作，降低了显卡的数据处理量，从而降低了显卡的功耗。本实施例中，显示器中的数据处理单元将原始数据信号转换为显示数据信号，从而增强了显示器的数据处理能力。 [0057] 图4为本发明实施例三提供的一种数据处理方法的流程图，如图4所示，该方法包括： [0058] 步骤101、数据处理单元将原始数据信号转换为显示数据信号，并将显示数据信号输出至显示装置，显示装置具有设定的刷新频率，原始数据信号的帧频为原始频率，显示数据信号的帧频为刷新频率。 [0059] 本实施例中，数据处理单元包括：传输模块、存储模块和数据处理模块，传输模块分别与存储模块和数据处理模块连接，传输模块还与数据处理模块连接，数据处理模块还与显示装置连接。 [0060] 则步骤101具体可包括： [0061] 步骤1011、传输模块接收原始数据信号中的任一帧数据并将原始数据信号中的该帧数据分别输出至存储模块和数据处理模块。 [0062] 步骤1012、存储模块对原始数据信号中的该帧数据进行存储并将原始数据信号中的该帧数据输出至数据处理模块。 [0063] 步骤1013、数据处理模块根据存储模块输出的原始数据信号中的该帧数据生成设定数量个该帧数据，并将传输模块输出的原始数据信号中的该帧数据和得出的设定数量个该帧数据输出至显示装置，显示数据信号包括传输模块输出的原始数据信号中的该帧数据和得出的设定数量个该帧数据。 [0064] 其中，设定数量个为一个或者多个。 [0065] 步骤102、显示装置对显示数据信号进行显示。 [0066] 本实施例提供的数据处理方法可通过上述实施例一提供的显示器实现，对显示器的具体描述可参见上述实施例一，此处不再赘述。 [0067] 本实施例提供的数据处理方法的技术方案中，显示器中的数据处理单元可将原始数据信号转换为显示数据信号，该原始数据信号的帧频为原始频率，该显示数据信号的帧频为显示装置的刷新频率，本实施例中将原始数据信号转换为显示数据信号的操作由显示器中的数据处理单元执行，显卡仅需将原始数据信号传输给显示器，因此极大的降低了显卡的数据传输量，从而降低了显卡的功耗，进而降低了显示系统的功耗。本实施例中，显卡无需执行将原始数据信号转换为显示数据信号的操作，降低了显卡的数据处理量，从而降低了显卡的功耗。本实施例中，显示器中的数据处理单元将原始数据信号转换为显示数据信号，从而增强了显示器的数据处理能力。 [0068] 可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。 |
||||||
QQ群二维码
意见反馈
意见反馈