一种液晶面板驱动电路、液晶显示装置及一种驱动方法专利检索- 在显示系统中解决带宽问题专利检索查询-专利查询网

一种液晶面板驱动电路、液晶显示装置及一种驱动方法
申请号	CN201210487345.5	申请日	2012-11-27	公开(公告)号	CN102968972B	公开(公告)日	2016-03-02
申请人	深圳市华星光电技术有限公司;			发明人	谭小平; 秦杰辉; 张勇;
摘要	本发明公开一种液晶面板驱动电路、液晶显示装置及一种驱动方法。一种液晶面板的驱动电路，包括至少两个信号输入接口、时序控制模块，所述驱动电路还包括存储模块和数据处理模块；当所述存储模块接收到所有信号输入接口的同一显示画面的画面数据以后，所述数据处理模块从存储模块读取画面数据后发往时序控制模块，时序控制模块对液晶面板进行驱动。本发明解决了现有技术画面不同步的问题，提升了显示品质。
权利要求	1.一种液晶面板的驱动电路，包括至少两个信号输入接口、时序控制模块，其特征在于，所述驱动电路还包括存储模块和数据处理模块；当所述存储模块接收到所有信号输入接口的同一显示画面的画面数据以后，所述数据处理模块从存储模块读取画面数据后发往时序控制模块，时序控制模块对液晶面板进行驱动；所述时序控制模块至少有两个，数据处理模块从存储模块读取画面数据进行处理后，同时发给所有的时序控制模块；所述存储模块包括至少两个存储空间，每个存储空间存储一个信号输入接口的画面数据，当所有存储空间都有画面数据存入的时候，所述数据处理模块同时读取每个存储空间的画面数据，然后发往所述时序控制模块。 2.如权利要求1所述的一种液晶面板的驱动电路，其特征在于，所述数据处理模块包括将画面数据转换成时序控制模块可读的数据格式的转换单元。 3.如权利要求2所述的一种液晶面板的驱动电路，其特征在于，所述时序控制模块至少有两个，通过转换单元将所述画面数据转换成时序控制模块可读的数据格式后，同时发给所有的时序控制模块。 4.如权利要求1所述的一种液晶面板的驱动电路，其特征在于，所述存储空间的画面数据采用逐行传送的方式传送给所述数据处理模块。 5.如权利要求1～4任一所述的一种液晶面板的驱动电路，其特征在于，所述信号输入接口为数字视频接口、高清晰度多媒体接口或高清数字显示接口中的任意一种；所述数据处理模块为可编程逻辑阵列。 6.一种液晶显示装置，包括如权利要求1～5任一所述的一种液晶面板的驱动电路。 7.一种多路信号输入的液晶面板的驱动方法，包括步骤： A、等待每个输入接口输入的画面数据，并存储到存储模块； B、当所有的输入接口在存储模块中都有同一画面数据存储的时候，转步骤C；否则返回步骤A； C、将所有的当前画面数据同步发往时序控制模块对面板进行驱动；其特征在于，所述时序控制模块至少有两个，所述步骤A中包括：在存储模块内建立两个存储空间，其与输入接口数量相同，将两个输入接口的画面数据分别写入对应的存储空间；所述步骤B检测每个存储空间的内容，如果两个存储空间内容都不为空，转步骤C，否则返回步骤A；所述步骤C包括：采用数据处理模块从存储模块读取画面数据，并将画面数据转换成时序控制模块可读的数据格式，然后同时发往所有的时序控制模块。
说明书全文	一种液晶面板驱动电路、液晶显示装置及一种驱动方法技术领域 [0001] 本发明涉及液晶显示领域，更具体的说，涉及一种液晶面板驱动电路、液晶显示装置及一种驱动方法。背景技术 [0002] 目前市场常规液晶电视的接口有HDMI、DVI、Display Port等，但对于解析度为3840X2160及以上的超高清解析度液晶面板(LCD Panel)，由于带宽限制目前单路输入能支援到如此高解析度的接口只有30HzHDMI输入信号，但人眼易观察到闪烁。因此常用架构为双路信号输入，如图1所示，以DVI输入为例，将图像信号分割为1/2，然后分别通过两路输入信号从DVI接口输入到可编程逻辑阵列(FPGA)，FPGA再将两路接口的信号进行合并处理，将两个1/2图像信号合并，然后进行误差处理、行间移位补偿等算法运算后再分割为 1/2显示信号分别输出给各TCON。但此方案常常出现左右两边画面并不同步的情形，影响画面正常显示。发明内容 [0003] 本发明所要解决的技术问题是提供一种提升液晶面板画面同步性能的液晶面板驱动电路、液晶显示装置及一种驱动方法。 [0004] 本发明的目的是通过以下技术方案来实现的： [0005] 一种液晶面板的驱动电路，包括至少两个信号输入接口、时序控制模块，所述驱动电路还包括存储模块和数据处理模块； [0006] 当所述存储模块接收到所有信号输入接口的同一显示画面的画面数据以后，所述数据处理模块从存储模块读取画面数据后发往时序控制模块，时序控制模块对液晶面板进行驱动。 [0007] 进一步的，所述时序控制模块至少有两个，数据处理模块从存储模块读取画面数据进行处理后，同时发给所有的时序控制模块。通过不同的存储空间来存储不同的接口的画面数据，每个接口的数据相互不影响，这样通过检测每个存储空间的数据是否为空来判断对应接口的画面数据是否写入，方法简单可靠，有利于简化设计，降低设计成本。 [0008] 进一步的，所述数据处理模块包括将画面数据转换成时序控制模块可读的数据格式的转换单元。由于输入的视频信号格式多种多样，因此可以增加转换单元来进行数据处理，无须改变时序控制模块，这样可以减轻时序控制模块的负担，并增强时序控制模块的通用性。 [0009] 进一步的，所述存储模块包括至少两个存储空间，所述每个存储空间存储一个信号输入接口的画面数据，当所有存储空间都有画面数据存入的时候，所述数据处理模块同时读取每个存储空间的画面数据，然后发往所述时序控制模块。通过不同的存储空间来存储不同的接口的画面数据，每个接口的数据相互不影响，这样通过检测每个存储空间的数据是否为空来判断对应接口的画面数据是否写入，方法简单可靠，有利于简化设计，降低设计成本。 [0010] 进一步的，所述时序控制模块至少有两个，所述数据处理模块包括将画面数据转换成时序控制模块可读的数据格式的转换单元，所述存储模块包括至少两个存储空间，所述每个存储空间存储一个信号输入接口的画面数据，当所有存储空间都有画面数据存入的时候，所述数据处理模块同时读取每个存储空间的画面数据，通过转换单元将画面数据转换成时序控制模块可读的数据格式后，同时发给所有的时序控制模块。此为一种具体的液晶面板驱动电路。 [0011] 进一步的，所述信号输入接口有两个，所述存储模块的存储空间也有两个，其中一个存储空间先输入画面数据，当另一个存储空间写入第一行数据后，所述两个存储空间同时开始逐行传送画面数据给所述数据处理模块，所述数据处理模块将画面数据转换成时序控制模块可读的数据格式，然后同时发往所有的时序控制模块。此为一个双接口的技术方案，可以采用主流的双通道存储模块(如DDR)来存储画面数据。 [0012] 进一步的，所述存储空间的画面数据采用逐行传送的方式传送给所述数据处理模块。此为一种逐行传送的方式，存储模块可以一边从接口模块接收画面数据，一边将画面数据发往数据处理模块，运行效率高，可以提升驱动电路的数据处理能力。 [0013] 进一步的，所述信号输入接口为数字视频接口(DVI：Digital Visual Interface)、高清晰度多媒体接口(HDMI：High Definition Multimedia Interface)或高清数字显示接口(DisplayPort)中的任意一种；所述数据处理模块为可编程逻辑阵列(FPGA：Field－Programmable Gate Array)。本发明适用于现有的多种数据接口，适用范围广。 [0014] 一种液晶显示装置，包括上述任意一种液晶面板的驱动电路。 [0015] 一种多路信号输入的液晶面板的驱动方法，包括步骤： [0016] A、等待每个输入接口输入的画面数据，并存储到存储模块； [0017] B、当所有的输入接口在存储模块中都有同一画面数据存储的时候，转步骤C；否则返回步骤A； [0018] C、将所有的当前画面数据同步发往时序控制模块对面板进行驱动。 [0019] 进一步的，所述时序控制模块至少有两个，所述步骤A中包括：在存储模块内建立两个存储空间，其与输入接口数量相同，将两个输入接口的画面数据分别写入对应的存储空间；所述步骤B检测每个存储空间的内容，如果两个存储空间内容都不为空，转步骤C，否则返回步骤A。 [0020] 所述步骤C包括：采用数据处理模块从存储模块读取画面数据，并将画面数据转换成时序控制模块可读的数据格式，然后同时发往所有的时序控制模块。 [0021] 通过不同的存储空间来存储不同的接口的画面数据，每个接口的数据相互不影响，这样通过检测每个存储空间的数据是否为空来判断对应接口的画面数据是否写入，方法简单可靠，有利于简化设计，降低设计成本。 [0022] 进一步的，所述步骤C包括：采用数据处理模块从存储模块逐行读取画面数据，并将画面数据转换成时序控制模块可读的数据格式，然后同时发往所有的时序控制模块。此为一种逐行传送的方式，存储模块可以一边从接口模块接收画面数据，一边将画面数据发往数据处理模块，运行效率高，可以提升驱动电路的数据处理能力。 [0023] 发明人研究发现，左右两边画面不同步的现象主要是由于显示卡或其他显示装置在接受多路输入可能因为信道速度原因造成个别数据延迟，画面数据存在一定的时间差，时间差异大小也不定(一行数据或者更多)，则FPGA则会对不同帧的数据当做同一帧的数据进行同时处理，造成左右两边画面不能准确同步，从而影响画面正常显示。而本发明由于采用了存储模块，先将每一路输入接口的画面数据先存储起来，等每一路接口都有同一显示画面的画面数据存储以后，然后同时发往所有的时序控制模块，这样每个时序控制模块就可以在同一时间接收到同一显示画面的画面数据，并同步驱动现有的数据线进行显示，这样每个时序控制模块对应的显示区域就在同一时间显示对应的画面，形成完整的画面，解决了现有技术画面不同步的问题，提升显示品质。附图说明 [0024] 图1是现有的一种液晶面板的驱动示意图； [0025] 图2是本发明原理示意图； [0026] 图3是本发明实施例采用两路信号输入的原理示意图； [0027] 图4是本发明实施例DDR内存模块刚开始存储数据时，两个存储空间的数据结构示意图； [0028] 图5是本发明实施例的DDR内存模块刚存储数据后，两个存储空间的数据结构示意图； [0029] 图6是本发明实施例的方法示意图。具体实施方式 [0030] 本发明公开了一种液晶显示装置，液晶显示装置包括一种液晶面板的驱动电路。如图2所示，该液晶面板的驱动电路包括至少两个信号输入接口、时序控制模块，驱动电路还包括存储模块和数据处理模块； [0031] 当所述存储模块接收到所有信号输入接口的同一显示画面的画面数据以后，数据处理模块从存储模块读取画面数据后发往时序控制模块，时序控制模块对液晶面板进行驱动。 [0032] 发明人研究发现，由于显示卡或其他显示装置在接受多路输入画面数据存在一定的时间差，时间差异大小也不定(一行数据或者更多)，造成左右两边画面不同步，从而影响画面正常显示。本发明由于采用了存储模块，先将每一路输入接口的画面数据先存储起来，等每一路接口都有同一显示画面的画面数据存储以后，然后同时发往所有的时序控制模块，这样每个时序控制模块就可以在同一时间接收到同一显示画面的画面数据，并同步驱动现有的数据线进行显示，这样每个时序控制模块对应的显示区域就在同一时间显示对应的画面，形成完整的画面，解决了现有技术画面不同步的问题，提升显示品质。 [0033] 数据处理模块还可以包括将画面数据转换成时序控制模块可读的数据格式的转换单元。由于输入的视频信号格式多种多样，因此可以增加转换单元来进行数据处理，无须改变时序控制模块，这样可以减轻时序控制模块的负担，并增强时序控制模块的通用性。 [0034] 下面以两路DVI输入为例，结合附图和较佳的实施例对本发明作进一步说明。 [0035] 图3所示为一个38402160超高清解析度液晶面板的驱动电路，其包括两个DVI信号输入接口、每个DVI接收19202160的数据流，即同一显示画面的1/2画面数据，其对应的画面数据输入到DDR内存模块中，DDR内存模块包括两个存储空间(地址1和地址2)，每个存储空间存储一个DVI信号输入接口的画面数据。 [0036] 数据处理模块可以选用可编程逻辑阵列(FPGA：Field－Programmable Gate Array)，当所有存储空间都有画面数据存入的时候，可编程逻辑阵列(FPGA：Field－Programmable Gate Array)同时读取每个存储空间的画面数据并转换成时序控制模块可读的数据格式，然后同时发往所有的时序控制模块。通过不同的存储空间来存储不同的接口的画面数据，每个接口的数据相互不影响，这样通过检测每个存储空间的数据是否为空来判断对应接口的画面数据是否写入，方法简单可靠，有利于简化设计，降低设计成本。 [0037] 存储空间的画面数据采用逐行传送的方式传送给所述数据处理模块。此为一种逐行传送的方式，DDR内存模块可以一边从接口模块接收画面数据，一边将画面数据发往数据处理模块，运行效率高，可以提升驱动电路的数据处理能力。 [0038] 本实施例是一个双接口的技术方案，可以采用主流的双通道存储模块(如DDR)来存储画面数据。当然，本发明还仅适用于数字视频接口(DVI：Digital Visual Interface)，还可以应用于高清晰度多媒体接口(HDMI：High Definition Multimedia Interface)、高清数字显示接口(DisplayPort)等其他高清数据接口。 [0039] 数据处理模块除了可编程逻辑阵列，还可以采用其他可进行数据格式转换及同步输出的电路。当然，数据处理模块也可以不带转换单元的功能。 [0040] 在DVI RX和FPGA之间增加一颗DDR，用来存储DVI RX丢出的左右两边画面数据。DDR接收和丢出数据均为先进先出架构(FIFO：First In First Out)，DDR两个不同存储空间分别存储两路DVI数据(即左右画面数据)。 [0041] 如图4、5所示，假设数据1和数据2分别代表RX两路输出信号，因数据传输时间差，数据1和数据2到DDR也存在时间差，利用FPGA来侦测两个存储空间存储画面数据是否为空，当侦测到两组数据均有存储时开始将DDR数据传输至FPGA。例如数据1比数据2先传输到DDR，则DDR一直存储数据1的数据，到第N行时，FPGA侦测到数据2传输完第一条数据后，将数据1和数据2数据逐行传送到FPGA，再经由FPGA处理后到时序控制模块(TCON)，再由TCON传送给液晶面板(LCD Panel)，与此同时，数据1和数据2仍在传送存储到DDR中，亦即后续数据DDR存储数据1比数据2多存储(N-1)行数据，则可以实现画面正常显示以及同步。 [0042] 本发明还公开了一种超高清解析度液晶面板的驱动方法，包括步骤： [0043] A、将每个输入接口输入的画面数据先存储到存储模块； [0044] A、等待每个输入接口输入的画面数据，并存储到存储模块； [0045] B、当所有的输入接口在存储模块中都有同一画面数据存储的时候，转步骤C；否则返回步骤A； [0046] C、将所有的当前画面数据同步发往时序控制模块对面板进行驱动。图6中，输入接口有两个，所述步骤A中包括：在DDR内存模块内建立两个存储空间，将两个输入接口的画面数据分别写入两个存储空间；所述步骤B检测两个存储空间的内容，如果两个存储空间内容都不为空，FPGA将画面数据转换成时序控制模块可读的数据格式，然后通过差分画面数据线(LVDSTX)同时发往所有的时序控制模块(TCON)。如果判断其中任何一个存储空间为空，则返回步骤A继续存储数据。通过不同的存储空间来存储不同的接口的画面数据，每个接口的数据相互不影响，这样通过检测每个存储空间的数据是否为空来判断对应接口的画面数据是否写入，方法简单可靠，有利于简化设计，降低设计成本。 [0047] 采用FPGA从DDR内存模块逐行读取画面数据，并将画面数据转换成时序控制模块可读的数据格式，然后同时发往所有的时序控制模块，这样DDR内存模块可以一边从接口模块接收画面数据，一边将画面数据发往FPGA，运行效率高，可以提升驱动电路的数据处理能力。 [0048] 以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

意见反馈