首页 / 国际专利分类库 / 物理 / 教育;密码术;显示;广告;印鉴 / 对用静态方法显示可变信息的指示装置进行控制的装置或电路 / 在显示系统中解决带宽问题 / 可对帧速率转换的输出执行预定数据处理操作且可减少存储装置的带宽使用的视频处理方法与视频处理设备

可对速率转换的输出执行预定数据处理操作且可减少存储装置的带宽使用的视频处理方法与视频处理设备

申请号 CN201080054260.7 申请日 2010-08-27 公开(公告)号 CN102640484A 公开(公告)日 2012-08-15
申请人 联发科技股份有限公司; 发明人 张德浩;
摘要 一种视频处理方法,用于处理多个输入 帧 ,该视频处理方法包含:依次存储多个输入帧;通过使用 帧速率 转换 电路 ,对依次存储的多个输入帧执行帧速率转换,以及对帧速率转换的输出执行预定 数据处理 操作。该执行帧速率转换的步骤包含通过参考至少一个输入帧的影像数据,同时产生并输出多个第一输出帧。该执行预定数据处理操作的步骤包含同时接收多个第一输出帧的影像数据,其中多个第一输出帧包含预定数据处理操作所需的多个时间上相邻的输出帧的影像数据;以及对同时接收的多个第一输出帧的影像数据执行预定数据处理操作。
权利要求

1.一种视频处理方法,用于处理多个输入,该视频处理方法包含:
依次存储该多个输入帧;
通过使用帧速率转换电路,对依次存储的该多个输入帧执行帧速率转换,包含:
通过参考至少一个输入帧的影像数据,同时产生并输出多个第一输出帧;以及对该帧速率转换的输出执行预定数据处理操作,包含:
同时接收该多个第一输出帧的影像数据,其中该多个第一输出帧包含该预定数据处理操作所需的多个时间上相邻的输出帧的影像数据;以及
对同时接收的该多个第一输出帧的影像数据执行该预定数据处理操作。
2.根据权利要求1所述的视频处理方法,其特征在于,该对同时接收的该多个第一输出帧的影像数据执行该预定数据处理操作的步骤包含:
在同时接收由该帧速率转换电路产生的该多个第一输出帧之后,直接对同时接收的该多个第一输出帧的影像数据执行该预定数据处理操作。
3.根据权利要求1所述的视频处理方法,其特征在于,该预定数据处理操作是用于决定像素的超速电压的超速处理操作。
4.根据权利要求1所述的视频处理方法,其特征在于:
该同时产生并输出该多个第一输出帧的步骤包含:
通过参考多个时间上相邻的输入帧的影像数据,同时产生并输出该多个第一输出帧;
该对依次存储的该多个输入帧执行该帧速率转换的步骤更包含:
通过参考多个时间上相邻的输入帧的影像数据,同时产生并输出多个第二输出帧,其中该多个第一输出帧的数量等于该多个第二输出帧的数量,以及该多个第一输出帧中之一者的影像数据与该多个第二输出帧中之一者的影像数据相同。
5.根据权利要求1所述的视频处理方法,其特征在于:
该同时产生并输出该多个第一输出帧的步骤包含:
通过参考多个时间上相邻的输入帧的影像数据,同时产生并输出该多个第一输出帧;
该对依次存储的该多个输入帧执行该帧速率转换的步骤更包含:
通过参考多个时间上相邻的输入帧的影像数据,产生并输出至少一个第二输出帧,其中该多个第一输出帧的数量大于该至少一个第二输出帧的数量。
6.根据权利要求5所述的视频处理方法,其特征在于,该多个第一输出帧中之一者的影像数据与该至少一个第二输出帧中之一者的影像数据相同。
7.根据权利要求5所述的视频处理方法,其特征在于,该对该帧速率转换的该输出执行该预定数据处理操作的步骤更包含:
存储同时接收的该多个第一输出帧中的至少一个第一输出帧的影像数据;
接收该至少一个第二输出帧的影像数据,并读取存储的该至少一个第一输出帧的影像数据;以及
对该至少一个第二输出帧的影像数据与该存储的该至少一个第一输出帧的影像数据执行该预定数据处理操作。
8.一种视频处理设备,用于处理多个输入帧,该视频处理设备包含:
存储装置,依次存储该多个输入帧;
帧速率转换电路,耦接于该存储装置,用于对依次存储的该多个输入帧执行帧速率转换,其中该帧速率转换电路通过参考自该存储装置读取的至少一个输入帧的影像数据,同时产生并输出多个第一输出帧;以及
数据处理电路,耦接于该帧速率转换电路,用于对该帧速率转换电路的输出执行预定数据处理操作,其中该数据处理电路同时接收该多个第一输出帧的影像数据,其中该多个第一输出帧包含该数据处理电路所需的多个时间上相邻的输出帧的影像数据,以及该数据处理电路更对同时接收的该多个第一输出帧的影像数据执行该预定数据处理操作。
9.根据权利要求8所述的视频处理设备,其特征在于,于同时接收由该帧速率转换电路产生的该多个第一输出帧之后,该数据处理电路直接对同时接收的该多个第一输出帧的影像数据执行该预定数据处理操作。
10.根据权利要求8所述的视频处理设备,其特征在于,该数据处理电路是用于决定像素的超速电压的超速处理电路。
11.根据权利要求8所述的视频处理设备,其特征在于,该帧速率转换电路通过参考多个时间上相邻的输入帧的影像数据,同时产生并输出该多个第一输出帧,以及该帧速率转换电路更通过参考多个时间上相邻的输入帧的影像数据,同时产生并输出多个第二输出帧,其中该多个第一输出帧的数量等于该多个第二输出帧的数量,以及该多个第一输出帧中之一者的影像数据与该多个第二输出帧中之一者的影像数据相同。
12.根据权利要求8所述的视频处理设备,其特征在于,该帧速率转换电路通过参考多个时间上相邻的输入帧的影像数据,同时产生并输出该多个第一输出帧,以及该帧速率转换电路更通过参考多个时间上相邻的输入帧的影像数据,同时产生并输出至少一个第二输出帧,其中该多个第一输出帧的数量大于该至少一个第二输出帧的数量。
13.根据权利要求12所述的视频处理设备,其特征在于,该多个第一输出帧中之一者的影像数据与该至少一个第二输出帧中之一者的影像数据相同。
14.根据权利要求12所述的视频处理设备,其特征在于,该数据处理电路更将同时接收的该多个第一输出帧中的至少一个第一输出帧的影像数据存储至该存储装置,该数据处理电路接收该至少一个第二输出帧的影像数据并读取存储于该存储装置的该至少一个第一输出帧的影像数据,以及该数据处理电路对来自该帧速率转换的该至少一个第二输出帧的影像数据与自该存储装置读取的该至少一个第一输出帧的影像数据执行该预定数据处理操作。
15.一种视频处理方法,用于处理多个输入帧,该视频处理方法包含:
依次存储该多个输入帧;
通过使用帧速率转换电路,根据帧重复,对依次存储的该多个输入帧执行帧速率转换,包含:
产生并输出多个输出帧;以及
产生并输出指示信号,该指示信号指示预定数据处理操作以获得该预定数据处理操作所需的第一输出帧的至少一个副本,其中该第一输出帧包含于该多个输出帧之中;以及对该帧速率转换的输出执行该预定数据处理操作,包含:
接收该第一输出帧的影像数据;以及
根据该指示信号,对接收的该第一输出帧的影像数据与根据该指示信号产生的该接收的该第一输出帧的该至少一个副本的影像数据执行该预定数据处理操作。
16.根据权利要求15所述的视频处理方法,其特征在于,该对接收的该第一输出帧的影像数据与接收的该第一输出帧的该至少一副本的影像数据执行该预定数据处理操作的步骤包含:
于接收由该帧速率转换电路产生的该第一输出帧之后,直接对接收的该第一输出帧的影像数据与接收的该第一输出帧的该至少一个副本的影像数据执行该预定数据处理操作。
17.根据权利要求15所述的视频处理方法,其特征在于,该预定数据处理操作是用于决定像素的超速电压的超速处理操作。
18.根据权利要求15所述的视频处理方法,其特征在于,该执行该预定数据处理操作的步骤更包含:
存储接收的该第一输出帧的影像数据;
接收包含于该多个输出帧之中的第二输出帧的影像数据,并读取存储的该第一输出帧的影像数据;以及
对该第二输出帧的影像数据与该存储的该第一输出帧的影像数据执行该预定数据处理操作。
19.一种视频处理设备,用于处理多个输入帧,该视频处理设备包含:
存储装置,依次存储该多个输入帧;
帧速率转换电路,耦接于该存储装置,用于根据帧重复对依次存储的该多个输入帧执行帧速率转换,其中该帧速率转换电路产生并输出多个输出帧与指示信号,该指示信号指示预定数据处理操作以获得该预定数据处理操作所需的第一输出帧的至少一个副本,其中该第一输出帧包含于该多个输出帧之中;以及
数据处理电路,耦接于该帧速率转换电路,用于对该帧速率转换电路的输出执行该预定数据处理操作,其中该数据处理电路接收该第一输出帧的影像数据,以及该数据处理电路对接收的该第一输出帧的影像数据与根据该指示信号产生的该接收的该第一输出帧的该至少一个副本的影像数据执行该预定数据处理操作。
20.根据权利要求19所述的视频处理设备,其特征在于,于接收由该帧速率转换电路产生的该第一输出帧之后,该数据处理电路直接对接收的该第一输出帧的影像数据与接收的该第一输出帧的该至少一个副本的影像数据执行该预定数据处理操作。
21.根据权利要求19所述的视频处理设备,其特征在于,该数据处理电路是用于决定像素的超速电压的超速处理电路。
22.根据权利要求19所述的视频处理设备,其特征在于,该数据处理电路更将该第一输出帧的影像数据存储至该存储装置,该数据处理电路接收包含于该多个输出帧之中的第二输出帧的影像数据,并读取存储的该第一输出帧的影像数据,以及该数据处理电路对该第二输出帧的影像数据与该存储的该第一输出帧的影像数据执行该预定数据处理操作。

说明书全文

可对速率转换的输出执行预定数据处理操作且可减少存

储装置的带宽使用的视频处理方法与视频处理设备

[0001] 相关申请的交叉引用
[0002] 本申请享有2009年11月30日提出的申请号为61/264,953的美国临时申请以及2010年7月16日提出的申请号为12/837,505的美国先前申请的优先权,上述申请的全文作为本申请的引用基础

技术领域

[0003] 本发明有关于视频数据处理,且特别有关于可对帧速率转换的输出执行预定数据处理操作且可减少存储装置的带宽使用的视频处理方法与视频处理设备。

背景技术

[0004] 帧速率转换(frame rate conversion,FRC)是将具有较低帧速率(例如60Hz)的视频输入转换为具有较高帧速率(例如120Hz或240Hz)的视频输出的技术。当前,帧速率转换常常被使用以减少液晶显示器(liquid crystal display,以下简称为LCD)面板的运动模糊(blur)。因LCD面板是维持型(hold-type)显示面板,故每一帧将于一个帧周期内显示并维持。因人类双眼的固有特性,诸如运动模糊的伪影(artifact)将被人类双眼感知。为此,可引入帧速率转换技术以提高帧速率(即每秒的帧数量),从而为消除运动模糊提供一种有效的解决方法。此外,对于某些视频应用而言,LCD面板的电光(electro-optic)响应时间不够快。因此,超速技术被提出并应用至LCD面板,以通过提高用于使液晶细胞改变其状态的驱动电压而人为地加快(boost)响应时间。
[0005] 对于传统的帧速率转换功能而言,其需要帧缓冲器以缓冲依次传输的帧的影像数据。举例而言,以仅执行帧重复的普通帧速率转换操作为例,自帧缓冲器读取的一个帧足以产生重复帧。以执行运动估计运动补偿的另一帧速率转换操作为例,需要至少两个时间上相邻的帧以产生预期的帧。假设采用存储装置(例如动态随机存取内存)以实现帧缓冲器,传统的帧速率转换操作不得不将每一新的输入帧写入存储装置,然后自同一存储装置读取被请求的帧。
[0006] 对于传统的超速功能而言,其也需要帧缓冲器以缓冲每一依次传输的帧。举例而言,当传统超速处理电路接收当前帧时,需要一个自帧缓冲器读取的先前帧。假设采用存储装置(例如动态随机存取内存)以实现帧缓冲器,传统的超速操作不得不将每一新的输入帧写入存储装置,然后自同一存储装置读取被请求的帧。
[0007] 如上文所述,传统的超速操作与帧速率转换操作都需要帧缓冲器以顺利地执行其功能。于帧速率转换功能与超速功能都被使用的状况下(例如将帧速率转换功能与超速功能集成于单一芯片解决方案),因帧速率转换功能与超速功能分别使用同一存储装置,故所需的存储带宽非常高。
[0008] 因此,当同时使用帧速率转换功能与超速功能时,需要减少存储装置的带宽使用。

发明内容

[0009] 依据本发明的示例性实施方式,特提供一种可对帧速率转换的输出执行预定数据处理操作且可减少存储装置的带宽使用的视频处理方法与视频处理设备。
[0010] 本发明第一实施方式提供一种视频处理方法,用于处理多个输入帧,视频处理方法包含:依次存储多个输入帧。通过使用帧速率转换电路,对依次存储的该多个输入帧执行帧速率转换,包含:通过参考至少一个输入帧的影像数据,同时产生并输出多个第一输出帧。以及对帧速率转换的输出执行预定数据处理操作,包含:同时接收多个第一输出帧的影像数据,其中多个第一输出帧包含预定数据处理操作所需的多个时间上相邻的输出帧的影像数据;以及对同时接收的多个第一输出帧的影像数据执行预定数据处理操作。
[0011] 本发明第二实施方式另提供一种视频处理设备,用于处理多个输入帧,视频处理设备包含:存储装置,依次存储多个输入帧;帧速率转换电路,耦接于存储装置,用于对依次存储的多个输入帧执行帧速率转换,其中帧速率转换电路通过参考来自存储装置的至少一个输入帧的影像数据,同时产生并输出多个第一输出帧;以及数据处理电路,耦接于帧速率转换电路,用于对帧速率转换电路的输出执行预定数据处理操作,其中数据处理电路同时接收多个第一输出帧的影像数据,其中多个第一输出帧包含数据处理电路所需的多个时间上相邻的输出帧的影像数据,以及数据处理电路更对同时接收的多个第一输出帧的影像数据执行预定数据处理操作。
[0012] 本发明第三实施方式另提供一种视频处理方法,用于处理多个输入帧,视频处理方法包含:依次存储多个输入帧。通过使用帧速率转换电路,根据帧重复,对依次存储的多个输入帧执行帧速率转换,包含:产生并输出多个输出帧;以及产生并输出指示信号,该指示信号表示用于获得该预定数据处理操作所需的第一输出帧的至少一个副本的预定数据处理操作,其中该第一输出帧包含于该多个输出帧之中。以及对帧速率转换的输出执行预定数据处理操作,包含:接收第一输出帧的影像数据;以及根据指示信号,对接收的第一输出帧的影像数据与接收的第一输出帧的至少一个副本的影像数据执行预定数据处理操作。
[0013] 本发明第四实施方式另提供一种视频处理设备,用于处理多个输入帧,视频处理设备包含:存储装置,依次存储多个输入帧;帧速率转换电路,耦接于存储装置,用于根据帧重复对依次存储的多个输入帧执行帧速率转换,其中帧速率转换电路产生并输出多个输出帧与指示信号,指示信号表示用于获得预定数据处理操作所需的第一输出帧的至少一个副本的预定数据处理操作,其中第一输出帧包含于多个输出帧之中;以及数据处理电路,耦接于帧速率转换电路,用于对帧速率转换电路的输出执行预定数据处理操作,其中数据处理电路接收第一输出帧的影像数据,以及数据处理电路根据指示信号,对接收的第一输出帧的影像数据与接收的第一输出帧的至少一个副本的影像数据执行预定数据处理操作。
[0014] 在详细阅读本发明图示所示的实施方式的具体说明之后,本领域技术人员可了解本申请之上述以及其他目的。附图说明
[0015] 图1是根据本发明第一实施方式的视频处理设备的方图。
[0016] 图2是通过参考多个时间上相邻的输入帧的影像数据以同时产生并输出多个输出帧的帧速率转换电路的操作的示意图。
[0017] 图3是图1所示的帧速率转换电路的输出范例的示意图。
[0018] 图4是根据本发明第二实施方式的视频处理设备的方块图。
[0019] 图5是图4所示的帧速率转换电路的输出范例的示意图。
[0020] 图6是图4所示的帧速率转换电路的另一输出范例的示意图。

具体实施方式

[0021] 在说明书权利要求书当中使用了某些词汇来指称特定的组件。本领域技术人员应可理解,硬件制造商可能会用不同的名词来称呼同样的元件。本说明书及权利要求书并不以名称的差异来作为区分元件的方式,而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求书当中所提及的“包含”为开放式的用语,故应解释成“包含但不限定于”。另外,“耦接”一词在此是包含任何直接及间接的电气连接手段。因此,若文中描述第一装置耦接于第二装置,则代表该第一装置可直接电气连接于该第二装置,或通过其他装置或连接手段间接地电气连接至该第二装置。
[0022] 本发明的立意是提供可同时产生并输出下一处理阶段(例如超速处理电路)所需的多个输出帧的帧速率转换电路。这样,下一处理阶段不需将自帧速率转换电路接收的每一输出帧存储至存储装置中,然后自上述存储装置读取缓冲帧。因此,存储装置的整体带宽使用减少了。更详细的描述如下文所述。
[0023] 图1是根据本发明第一实施方式的视频处理设备的方块图。视频处理设备100用于处理经由输入数据串流D_IN传输的多个输入帧,并且包含,但不限于,帧速率转换(frame rate conversion)电路102、数据处理电路104、以及存储装置106。经由输入数据串流D_IN传输的输入帧被依次存储至存储装置106。举例而言,当输入帧由帧速率转换电路102接收时,其可被存储至存储装置106,或其可被直接存储至存储装置106。此外,存储装置106可通过动态随机存取内存(dynamic random access memory,DRAM)实施,上述动态随机存取内存具有特别分配的存储空间,以作为缓冲输入帧的帧缓冲器。帧速率转换电路102设计为对具有原始帧速率FR_IN的输入帧执行帧速率转换,以产生传输具有帧速率FR_1的帧的预期输出数据串流D1。作为范例,但并非限定,帧速率FR_1可高于原始帧速率FR_IN(即FR_IN<FR_1)。于本实施方式中,帧速率转换电路102更用于产生辅助输出数据串流D2,其传输具有帧速率FR_2的帧。举例而言,帧速率FR_2可与帧速率FR_1相同(即FR_1=FR_2)。请注意,帧速率转换电路102可同时产生并输出多个帧。举例而言,帧速率转换电路102可通过参考自存储装置106读取的多个时间上相邻的输入帧的影像数据,同时产生并输出多个输出帧。数据处理电路104耦接于帧速率转换电路102,用于对帧速率转换电路102的输出执行预定数据处理操作。举例而言,数据处理电路104同时接收输出帧的影像数据,并对同时接收的输出帧的影像数据执行预定数据处理操作。请注意,于图1所示的实施方式的中,存储装置106与数据处理电路104之间不存在数据交换。于接收到前面帧速率转换电路102同时产生的输出帧的时候,数据处理电路104直接对同时接收的输出帧执行预定数据处理操作。作为范例,但并非限定,数据处理电路104可为用于决定像素的超速电压的超速处理电路。于一个实施方式中,超速处理电路可仅通过超速查找表实现。因同时接收的输出帧包含超速处理电路所需的时间上相邻的输出帧(例如先前帧与当前帧)的数据,故超速处理电路可直接决定当前帧中的像素的超速电压,而不必于接收到前面帧速率转换电路102同时产生的输出帧的时候存取存储装置106。
[0024] 图1中所示的帧速率转换电路102执行的帧速率转换操作是基于运动估计与运动补偿。请参考图2,其是通过参考多个时间上相邻的输入帧的影像数据以同时产生并输出多个输出帧的帧速率转换电路102的操作的示意图。运动估计被执行以根据两个时间上相邻的输入帧202_A与202_B找出运动向量,从而决定运动向量平面。两个运动补偿参考同一运动向量平面以分别产生输出帧204_A与204_B。请注意,输出帧204_A与204_B中的至少一者是时间上相邻的输入帧202_A与202_B之间的插值帧。
[0025] 图3是图1所示的帧速率转换电路102的输出范例的示意图。帧速率转换电路102自存储装置106读取时间上相邻的输入帧Z与A,然后通过如图2所示的运动估计与运动补偿同时产生并输出两个输出帧A与ZA2。接下来,帧速率转换电路102自存储装置106读取时间上相邻的输入帧A与B,然后通过如图2中所示的运动估计与运动补偿同时产生并输出两个输出帧AB1与A。使用与帧速率转换电路102采用的帧速率转换方法相同的方法,预期输出数据串流D1包含依次传输的输出帧A、AB1、AB2、B、BC1、BC2、C、等等,以及辅助输出数据串流D2包含依次传输的输出帧ZA2、A、AB1、AB2、B、BC1、BC2、等等。请注意,输出帧Z、A、B、C、等等是经由输入数据串流D_IN传输的原始帧,以及其它输出帧ZA2、AB1、AB2、BC1、BC2、等等是帧速率转换电路102对经由输入数据串流D_IN传输的原始帧执行运动估计与运动补偿而产生的插值帧。更确切而言,输出帧ZA2是根据原始帧Z与A产生的插值帧,输出帧AB1与AB2是根据相同原始帧A与B分别产生的不同插值帧,以及输出帧BC1与BC2是根据相同原始帧B与C分别产生的不同插值帧。
[0026] 如图3所示,由两个时间上相邻的输入帧同时产生的先前输出帧中之一者的影像数据,与由两个时间上相邻的输入帧同时产生的当前输出帧中之一者的影像数据相同。举例而言,于产生输出帧A、并经由预期输出数据串流D1将其传输至下一阶段数据处理电路104之后,再次产生同样的输出帧A、并经由辅助数据串流D2将其传输至下一阶段数据处理电路104。
[0027] 同时产生的输出帧(例如AB2与AB1)是下一数据处理电路(例如超速处理电路)104所需的时间上相邻的输出帧。换言之,预期输出数据串流D1传输数据处理电路104需要的当前帧,辅助输出数据串流D2传输数据处理电路104需要的先前帧。因帧速率转换电路102可为数据处理电路104提供完成预定数据处理操作需要的所有信息,故数据处理电路104不需要存取存储装置106,从而减少存储装置106的带宽使用。
[0028] 假设帧速率转换电路102对原始帧速率FR_IN为60Hz的输入帧执行基于运动估计与运动补偿的帧速率转换,以产生帧速率FR_1为120Hz的帧。对于传统的设计而言,帧速率转换功能需要一个数据写入操作以将输入帧存储至存储装置,并需要两个数据读取操作自存储装置读取时间上相邻的输入帧以产生输出帧,而超速功能需要一个数据写入操作以将自先前帧速率转换功能产生的帧存储至存储装置,并需要一个数据读取操作以自存储装置读取先前缓冲的帧。因此,帧速率转换功能的存储装置带宽使用可表达为:1W(60Hz)+2R(120Hz)=5x60Hz,而超速功能的存储装置带宽使用可表达为:1W(120Hz)+1R(120Hz)=4x60Hz。这样,存储装置的整体带宽使用等于9x60Hz。对于本发明的设计范例而言,帧速率转换功能也需要一个数据写入操作以将输入帧存储至存储装置,并需要两个数据读取操作自存储装置读取时间上相邻的输入帧以产生输出帧,而超速功能既不需要数据写入操作也不需要数据读取操作。因此,帧速率转换功能的存储装置的带宽使用可表达为:1W(60Hz)+2R(120Hz)=5x60Hz,并且超速功能没有存储装置的带宽使用。这样,存储装置的整体带宽使用等于5x60Hz,其仅为传统设计9x60Hz的存储装置的整体带宽使用的55.6%。
[0029] 于上述实施方式之中,无论其是否为自存储装置106读取的时间上相邻的输入帧,帧速率转换电路102总同时产生多个输出帧至数据处理电路104。然而,其仅用于说明的目的,并非作为本发明的限定。于另一可选设计之中,帧速率转换电路102可被修改以通过参考多个时间上相邻的输入帧来同时产生多个第一输出帧、以及通过参考多个时间上相邻的输入帧来产生至少一个第二输出帧,其中第一输出帧的数量大于至少一个第二输出帧的数量。请参考图4,图4是根据本发明第二实施方式的视频处理设备的方块图。类似地,视频处理设备400用于处理经由输入数据串流D_IN传输的多个输入帧。于本典型实施方式中,视频处理设备400包含,但不限于,帧速率转换电路402、数据处理电路(例如超速处理电路)404、以及存储装置(例如DRAM)406。经由输入数据串流D_IN传输的输入帧被依次存储至位于存储装置406中的帧缓冲器。举例而言,当输入帧由帧速率转换电路402接收时,其可被存储至存储装置406,或其可被直接存储至存储装置406。帧速率转换电路402对具有原始帧速率FR_IN的输入帧执行帧速率转换,以产生传输具有帧速率FR_1的帧的预期输出数据串流D1。作为范例,但并非限定,帧速率FR_1可高于原始帧速率FR_IN(即FR_IN<FR_1)。于本实施方式中,帧速率转换电路402更用于产生辅助输出数据串流D2’,其传输具有帧速率FR_2的帧。举例而言,帧速率FR_2可低于帧速率FR_1(即FR_2404需要自存储装置406读取需要的信息的剩余部分。
[0030] 图5是图4所示的帧速率转换电路402的输出范例的示意图。于一个实施方式中,帧速率转换电路402由基于运动估计与运动补偿的帧速率转换电路实施。如图5所示,帧速率转换电路402自存储装置406读取时间上相邻的输入帧A与B,然后通过运动估计与运动补偿产生并输出一个输出帧A。即,帧A根据普通的基于运动估计与运动补偿的帧速率转换操作产生,上述帧速率转换操作根据自存储装置406读取的两个时间上相邻的输入帧输出一个帧。接下来,帧速率转换电路402自存储装置406读取时间上相邻的输入帧A与B,然后通过如图2所示的运动估计与运动补偿同时产生并输出两个输出帧AB与A。因此,预期输出数据串流D1包含依次传输的输出帧A、AB、B、BC、C、等等,以及辅助输出数据串流D2’包含依次传输的输出帧A、B、等等。请注意,输出帧A、B、C、D、等等是经由输入数据串流D_IN传输的原始帧,以及其它输出帧AB、BC、等等是帧速率转换电路402对经由输入数据串流D_IN传输的原始帧执行运动估计与运动补偿而产生的插值帧。更确切而言,输出帧AB是根据原始帧A与B产生的插值帧,以及输出帧BC是根据原始帧B与C产生的插值帧。
[0031] 如图5所示,预期输出数据串流D1传输的输出帧的帧速率高于辅助输出数据串流D2’传输的输出帧的帧速率。于数据处理电路404是超速处理电路的状况下,辅助输出资料串流D2’并非总提供超速功能需要的先前帧。举例而言,当产生的作为当前帧的输出帧A经由预期输出数据串流D1被传输至数据处理电路404之时,先前输出帧ZA2并非经由辅助输出数据串流D2’被同时传输至数据处理电路404。因此,配置数据处理电路404以将先前产生并经由预期输出数据串流D1传输的输出帧ZA2存储至存储装置406,然后当接收经由预期输出数据串流D1传输的输出帧A(即当前帧)之时,自存储装置406读取缓冲的输出帧ZA2(即先前帧)。类似地,数据处理电路404将帧速率转换电路402产生的并经由预期输出数据串流D1传输的输出帧AB存储至存储装置406,然后当接收经由预期输出数据串流D1传输的输出帧B(即当前帧)之时,自存储装置406读取缓冲的输出帧AB(即先前帧)。如上文所述,超速功能需要当前帧与先前帧。因此,数据处理电路404经由预期输出数据串流D1直接接收当前帧,并自辅助输出数据串流D2’或存储装置406获得先前帧。如图5所示,由两个时间上相邻的输入帧同时产生的输出帧中之一者的影像数据,可与由两个时间上相邻的输入帧先前产生的输出帧中之一者的影像数据相同。举例而言,于产生输出帧A并经由预期输出数据串流D1将其传输至下一数据处理电路404之后,再次产生同样的输出帧A并经由辅助数据串流D2将其传输至下一数据处理电路404。请注意,并非所有的先前帧都被存储于存储装置406之中并且自存储装置406读取。这样,同样可达到减少存储装置的带宽使用的目的。
[0032] 与带有基于运动估计与运动补偿帧速率转换电路402的视频处理设备400采用的概念相同的概念可应用至带有普通帧速率转换电路402的视频处理设备400,上述普通帧速率转换电路402通过帧重复而不是运动估计与运动补偿来完成帧速率转换操作。上述可选设计将于下文详细描述。
[0033] 于帧速率转换电路402通过帧重复以实现帧速率转换操作的可选设计中,帧速率转换电路402可被修改以通过参考一个输入帧的影像数据产生输出数据串流(例如图4中所示的D1),并进一步产生指示信号(例如图4中所示的D2’),上述指示信号指示数据处理电路404以获得包含于输出帧之中并由数据处理电路404执行的预定数据处理操作所需要的输出帧的至少一个副本。简言之,于本实施方式中,指示信号D2’用于指示输出数据串流D1中包含的某些输出帧(例如当前帧)应被复制/重复,以形成数据处理电路404也需要的其它帧(例如先前帧)。这样,于指示信号D2’的通知下,数据处理电路404对当前接收的输出帧的影像数据以及当前接收的输出帧的至少一个副本的影像数据执行预定数据处理操作。
[0034] 经由输入数据串流D_IN传输的输入帧被存储于存储装置406之中。作为范例,但并非限定,当输入帧由帧速率转换电路402接收时,其可被存储至存储装置406,或其可被直接存储至存储装置406。帧速率转换电路402对具有原始帧速率FR_IN的输入帧执行帧速率转换(即帧重复),以产生传输具有帧速率FR_1的帧的预期输出数据串流D1。举例而言,帧速率FR_1可高于原始帧速率FR_IN(即FR_IN<FR_1)。而且,于本可选设计中,帧速率转换电路402更用于产生指示信号D2’,以通知数据处理电路404输出数据串流D1中包含的当前输出帧应被复制以获得数据处理电路404也需要的至少一帧。因帧速率转换电路402并非总同时产生并输出多个需要的帧,数据处理电路404可通过简单的帧复制/重复获得需要的帧,或可需要将自前面帧速率转换电路402产生的帧存储至存储装置406,然后自存储装置406读取先前缓冲的帧作为需要的帧。
[0035] 图6是图4所示的帧速率转换电路402的另一输出范例的示意图。如图所示,帧速率转换电路402自存储装置406读取一个输入帧A,然后通过帧重复产生并输出一个输出帧A,其中伴随的指示信号D2’不指示数据处理电路404需要的任一帧应该自当前输出帧A的副本获得。接下来,帧速率转换电路402自存储装置406读取同样的输入帧A,然后通过帧重复产生并输出输出帧A,其中伴随的指示信号D2’指示当前输出帧A与数据处理电路404也需要的某一帧相同。换言之,指示信号D2’指示数据处理电路404也需要的某一帧应自当前输出帧A的副本获得。因此,预期输出数据串流D1包含依次传输的输出帧A、A、B、B、C、等等,以及指示信号D2’正确地指示输出数据串流D1传输的哪个输出帧应被复制以产生数据处理电路404也需要的至少一帧。于数据处理电路404为超速处理电路的状况下,指示信号D2’指示超速功能需要的先前帧可由自输出数据串流D1接收的当前帧的副本直接获得。这样,于接收帧速率转换电路402产生的当前帧之时,超速处理电路可直接处理接收的当前帧的影像数据与接收的当前帧的副本的影像数据(即超速功能需要的先前帧的影像数据)。然而,若指示信号D2’不指示超速功能需要的先前帧可由自输出数据串流D1接收的当前帧的副本直接获得,则需要的先前帧可自先前存储的输出帧获得。
[0036] 举例而言,当产生的作为当前帧的输出帧A经由预期输出数据串流D1被传输至数据处理电路404之时,先前输出帧Z可自存储装置406被读取来作为先前帧。即,配置数据处理电路404以将先前由帧速率转换电路402产生并经由预期输出数据串流D1传输的输出帧Z存储至存储装置406,上述输出帧Z进一步由指示信号D2’指示其与超速处理电路也需要的至少一帧相同,然后当接收经由预期输出数据串流D1传输的输出帧A(即当前帧)之时,自存储装置406读取缓冲的输出帧Z(即先前帧)。类似地,数据处理电路404将帧速率转换电路402产生的并经由预期输出数据串流D1传输的输出帧A存储至存储装置406,上述输出帧A进一步由指示信号D2’指示其与超速处理电路也需要的至少一帧相同,然后当接收经由预期输出数据串流D1传输的输出帧B(即当前帧)之时,自存储装置406读取缓冲的输出帧A(即先前帧)。
[0037] 总而言之,于上述替代设计中,数据处理电路404经由预期输出数据串流D1直接接收当前帧,并自当前帧的副本或存储装置406中的缓冲帧获得先前帧。而且,如图6所示,并非所有的先前帧都被存储于存储装置406之中并且自存储装置406读取。这样,也可达到减少存储装置的带宽使用的目的。
[0038] 以上所述仅为本发明的较佳实施方式,凡依本发明权利要求所做的均等变化与修饰,都应属本发明的涵盖范围。
QQ群二维码
意见反馈