1.一种用于读取区域内存的计算机实施的方法，包括：
通过第一处理单元与第二处理单元之间的总线接口，从所述第一处理单元传送对于储存在所述第二处理单元的区域内存中第一部分数据的第一请求，
其中，所述第一处理单元为中央处理单元(CPU)或制图处理单元(GPU)的其中一个，所述第二处理单元为所述中央处理单元与所述制图处理单元的所述一个的另外一个；
响应所述第一请求，接收所述第二处理单元的所述区域内存的数据的整个区段的副本，所述副本至少包括所述第一部分数据及第二部分数据；
储存接收的所述数据的所述副本于缓冲器；
传送第二请求至所述缓冲器，所述第二请求为对于所述第二部分数据的副本的请求；
以及
撷取来自所述缓冲器的所述第二部分数据的所述副本。
2.如权利要求1的所述计算机实施的方法，其中所述区段包括缓存行。
3.如权利要求1的所述计算机实施的方法，更包括：
在所述接收之前，通过所述总线接口，传送对于储存在所述第二处理单元的所述区域内存的另一区段中数据的副本的另一请求。
4.如权利要求1的所述计算机实施的方法，其中所述第一处理单元与所述第二处理单元之间的所述总线接口包括外设部件互连快捷(PCIE)总线。
5.一种用于读取区域内存的第一处理单元，包括：
总线接口，用于：
传送对于储存在第二处理单元的区域内存中第一部分数据的第一请求，其中，所述第一处理单元为中央处理单元(CPU)或制图处理单元(GPU)的其中一个，所述第二处理单元为所述中央处理单元与所述制图处理单元的所述一个的另外一个；以及响应所述第一请求，接收所述第二处理单元的所述区域内存的数据的整个区段的副本，所述副本至少包括所述第一部分数据及第二部分数据；以及
缓冲器，用于储存接收的所述数据的所述副本；以及
所述第一处理单元更用于：
传送对于所述第二部分数据的副本的请求的第二请求；以及
撷取来自所述缓冲器的所述第二部分数据的所述副本。
6.如权利要求5的所述第一处理单元，其中所述区段包括缓存行。
7.如权利要求5的所述第一处理单元，其中在接收来自所述区段的所述数据的所述副本之前，所述总线接口更用于传送对于所述第二处理单元的所述区域内存的另一区段中一部分数据的副本的后续请求。
8.如权利要求5的所述第一处理单元，其中所述总线接口包括耦合至外设部件互连快捷(PCIE)总线。
9.一种用于读取区域内存的计算系统，包括：
第一处理单元，包括中央处理单元(CPU)或制图处理单元(GPU)的其中一个，其中所述第一处理单元包括缓冲器；
第二处理单元，耦合至区域内存，其中所述第二处理单元包括所述中央处理单元与所述制图处理单元的所述一个的另外一个；
其中所述第一处理单元包括总线接口用于：
传送对于储存在所述第二处理单元的所述区域内存中第一部分数据的第一请求；以及响应所述第一请求，接收所述第二处理单元的所述区域内存的数据的整个区段的副本，所述副本至少包括所述第一部分数据及第二部分数据；以及
所述第一处理单元更用于：
储存接收的所述数据的所述副本于所述缓冲器；
传送对于所述第二部分数据的副本的请求的第二请求；以及
撷取来自所述缓冲器的所述第二部分数据的所述副本。
10.如权利要求9的所述计算系统，其中所述区段包括缓存行。
11.如权利要求9的所述计算系统，其中在接收来自所述区段的所有所述数据的所述副本之前，所述总线接口更用于传送对于所述第二处理单元的所述区域内存的另一区段中一部分数据的副本的后续请求。
12.如权利要求9的所述计算系统，其中所述总线接口包括耦合至外设部件互连快捷(PCIE)总线。
13.一种用于读取区域内存的计算装置，包括第一处理单元与第二处理单元，所述第一处理单元包括：
用于通过所述第一处理单元与所述第二处理单元之间的总线接口，传送对于储存在所述第二处理单元的区域内存中第一部分数据的第一请求的模块，
其中，所述第一处理单元为中央处理单元(CPU)或制图处理单元(GPU)的其中一个，所述第二处理单元为所述中央处理单元与所述制图处理单元的所述一个的另外一个；
用于响应所述第一请求，接收所述第二处理单元的所述区域内存的数据的整个区段的副本的模块，所述副本至少包括所述第一部分数据及第二部分数据；
用于储存接收的所述数据的所述副本于缓冲器的模块；
用于传送第二请求至所述缓冲器，且所述第二请求为对于所述第二部分数据的副本的请求的模块；以及
用于撷取来自所述缓冲器的所述第二部分数据的所述副本的模块。
14.如权利要求13的所述计算装置，其中所述第一处理单元是在硬件描述语言软件实施。
15.如权利要求13的所述计算装置，其中所述第一处理单元是在Verilog硬件描述语言软件、Verilog-A硬件描述语言软件及/或VHDL硬件描述语言软件之一实施。