Driving method for liquid crystal display device

【発明の詳細な説明】

【０００１】

【産業上の利用分野】液晶表示装置に関するものである。

【０００２】

【従来の技術】従来のアクティブマトリックス液晶表示体における走査線の信号は図６に示す矩形波をしていた。 走査線に順次パルス幅分遅延させた走査信号を入力することで走査線にある各画素のトランジスタのゲートをオンさせ、各画素へ信号線より映像信号を書き込む動作をしていた。 ＮＴＳＣ方式のＴＶ信号の場合では水平走査期間分の６３．５μｓｅｃのパルス幅で走査信号を各ゲートラインに与え、その期間ずっと走査線に通ずるトランジスタのゲートはオンした状態である。

【０００３】

【発明が解決しようとする課題】従来の走査線信号では立ち下がり波形も矩形波の状態であるから、高周波成分が高い信号である。 一方図４に示す画素等価回路においてトランジスタ３のドレインとゲートで構成される寄生容量６とトランジスタ３を可変抵抗と見なした場合の抵抗で構成されるハイパスフィルター回路の出口が画素電位である。 つまり走査線の信号は高周波成分を持っため減衰することなく、寄生容量６を介して画素電位に通じる。 このため大きな電位降下ΔＶ（図５のΔＶ）が生じ、フリッカーの原因となっている。 又アクティブマトリックス基板を用いて高密度化が可能ではあるが、この画素電位の電位降下のため特に高密度の仕様ではゲートラインの容量が大きいため面内においてフリッカーのレベルが異なる現象が生じる。

【０００４】これは共通電極電位を画面内のある位置においてフリッカーの最小となる位置に合わせても、別の位置ではフリッカーが生じるという現象が生じ、適正な共通電極電位が存在しない状態になる。 高密度化技術の大きな課題点となっていた。

【０００５】

【課題を解決するための手段】マトリックス状にデータ線と走査線が配置され、その交点部近くに少なくとも１
つ以上のスイッチングトランジスタを有し、該トランジスタのゲートが走査線に接続し又該トランジスタのソースがデータ線に接続され、さらに該トランジスタのドレインが透面画素電極に接続されたアクティブマトリックス基板を有する液晶表示装置において、その走査信号の駆動方法での走査信号の立ち下がり波形がランプ波形又は指数関数波形又は階段状波形であることを特徴とする。

【０００６】

【作用】液晶表示体の中でアクティブマトリックス基板を有する液晶表示体は画素数を増やして、同一画面サイズに高密度に画素を配置させることができる。 これによってキメ細かな高解像度の鮮明な画面を実現できる。 こうした高密度化技術の課題としてゲートラインに帰生する容量が増加し、画面内特に画面の左右で適正な共通電極電位が異なる現象が生じる。 これは面内で直流成分のバラツキが生じることでフリッカーの分布が発生することを意味する。 こうした画像はチラツキが多く大変見づらいものである。

【０００７】このフリッカーの原因として考えられるものに画素の保持状態におけるゲートラインによる電位降下が画面の左右で異なる事が挙げられる。 図４はアクティブマトリックス基板の１画素の等価図であるがトランジスタのドレイン部とゲートライン間の寄生容量６によって、図５に示す画素電位波形中の電位降下ΔＶが生じている。

【０００８】前述のフリッカーの面内分布を防止するためにはこの電位降下ΔＶの効果を小さくすることが考えられる。 電位降下ΔＶはゲートラインの電圧、つまり走査信号と電圧と図４における画素容量と寄生容量の比によって決まる値である。 画素容量と寄生容量はアクティブマトリックス基板の仕様と構造で決ってくるので大きな効果は期待できない。 とすると走査信号の電圧によって電位降下ΔＶの値を小さくするわけであるが、走査信号の電圧のハイレベルの電圧を低く押えることは画素への書き込み能力を下げることになるので当然制約が生じる。 ここで図４におけるトランジスタ３を一種の可変抵抗と考えると画素電位は入力がゲートライン１の走査信号で寄生容量６とトランジスタ（可変抵抗）３を介したハイパスフィルターの出口と考えられる。 つまり走査信号の高周波成分は電圧降下なく通す回路となっている。

【０００９】寄生容量６による電位降下ΔＶを小さくするには走査信号の立ち下がり波形の高周波成分を無くする方法が考えられる。 具体的には立ち下がり波形をランプ状又は指数関数波形にして緩やかな立ち下がりにすることである。 又他には立ち下がり波形を階段状波形にすることでも同様の効果が期待できる。 これらの形状の波形にすることによって、走査信号による電位降下ΔＶはハイパスフィルター回路の効果によって通常に比べ小さく押えることができる。 ひいてはフリッカーのレベルを押えることで面内の分布もめだたない程度に小さくすることが可能となる。

【００１０】

【実施例】本発明における走査信号電位波形を図１、図２、図３に示す。 図２は指数関数立ち下がり波形で、図７に示す用に走査線入力部に抵抗８と容量７を付加することで実現できる。 液晶表示装置が外付けドライバー集積回路を用いる場合は、ドライバーＩＣの最終段に前述の抵抗と容量を入れて実現できるし、又アクティブマトリックス基板上で走査線入力部に抵抗と容量を入れても可能である。 これらの抵抗と容量の値を最適化して水平帰線区間以内の時定数で立ち下げる様にする。 但し立ち上がりも同じ時定数で立ち上がるので、画素容量とデータ線への書き込みは充分速くできる能力は前提として必要になる。 立ち上がりの時定数の影響がない範囲内で走査線の立ち下がり波形を指数関数波形にすることで、走査線波形の高周波成分を無くし画素電位波形の電位降下を緩和することが可能となる。

【００１１】さらに指数関数波形を実現する他の方法として図８に示す様にバッファーとしてのインバーターを入れてそのトランジスタサイズを最適化する方法がある。 ドライバー回路が内蔵されたアクティブマトリックス基板では最終段バッファー回路のインバーターのサイズ及び電流特性を最適化することで同様の効果が得られる。

【００１２】又前述の抵抗の材料としてはポリシリコンＴＦＴでは、ゲート電極材料のドープされたポリシリコンが考えられ、アモルファスシリコンＴＦＴではＮ ⁺アモルファスシリコン等を利用することが考えられる。

【００１３】図１に示すのが本発明の走査信号の立ち下がり波形の中のランプ波形で、図９に示すオペアンプを利用した回路を走査線の入力前に入れることで実現が可能となる。 ランプ波にすることによって図４のハイパスフイルターにおける可変抵抗とみなしたトランジスタ３
を通って逃げる電荷の量が、矩形波に比べ多くなり、振幅が小さくなる。 つまり画素の電位降下の量は小さくなり、フリッカーも押えられることになる。

【００１４】又ランプ波立ち下がりの時間は水平帰線区間内である必要があり、ＮＴＳＣ方式のビデオ信号であれば１０．９μ秒以内ということになる。

【００１５】さらに図３に示すのが本発明の走査信号の立ち下がり波形の中の階段状波形である。 図１０に示すブロック図がこの実施例の回路であり、前述の立ち下がりランプ波形発生回路の後にアナログスイッチ１２を設け、そのゲートパルスとして階段波発生タイミングパルスを入力する。 図１１にそれらの波形を示す。 １３がゲート立ち下がりランプ波電圧波形で、１４が階段波発生用タイミングパルスの電圧波形である。 この時のアナログスイッチ１２の出力である走査信号波形を図１２に示す。 １５が本発明の階段波形で、タイミングパルス１４
のデューティー比を最適化することで図３に示す波形に近付けることが可能となる。 他の方法としては図１３のブロック回路図に示すサンプルホールド回路を利用し階段波を作成する方法がある。 サンプリングスイッチＳを閉じるとランプ波形回路からの出力ランプ波形の振幅値に等しい電圧でコンデンサＣに充電し、次にサンプリングスイッチＳを開くとコンデンサの充電電圧が保持され出力される。 サンプリングスイッチＳのサンプリング時間のタイミングを最適化し所定の階段波を発生させることが可能となる。

【００１６】

【発明の効果】本発明の液晶表示装置の駆動方法において走査信号を図１に示すランプ波、又は図２に示す指数関数波、又は図３に示す階段波の立ち下がり波形にすることによって、走査信号の高周波成分を小さくすることができる。 図４に示すハイパスフィルター出口が画素電位であることから、走査線波形による画素電位降下を小さくすることができ、フリッカーを低く押えることが可能となる。 さらにアクティブ液晶表示装置においては画素の高密度化におけるフリッカー画面内ムラを回避することが可能となり、キメ細かな高解像度の画像を実現することが可能となる。

【図面の簡単な説明】

【図１】 本発明の走査信号ランプ波立ち下がり波形図。

【図２】 本発明の走査信号指数関数波立ち下がり波形図。

【図３】 本発明の走査信号階段波立ち下がり波形図。

【図４】 本発明の１画素等価回路路図。

【図５】 従来の技術の画素電位波形図。

【図６】 従来の技術の走査信号電位波形図。

【図７】 本発明の走査信号指数関数波立ち下がり波発生回路ブロック図。

【図８】 本発明の走査信号指数関数波立ち下がり波発生回路ブロック図。

【図９】 本発明の走査信号ランプ波立ち下がり波形発生回路ブロック図。

【図１０】 本発明の走査信号階段波立ち下がり波形発生回路ブロック図。

【図１１】 本発明の走査信号階段波立ち下がり波形発生回路ブロックの電圧波形図。

【図１２】 本発明の走査信号階段波立ち下がり波形図。

【図１３】 本発明の走査信号階段波発生回路ブロック図。

【符号の説明】

１ 走査線 ２ データ線 ３ トランジスタ ４ 画素容量 ５ 共通電極電位 ６ トランジスタと走査線間の寄生容量 ７ 指数関数立ち下がり波発生容量 ８ 指数関数立ち下がり波発生抵抗 ９ 指数関数立ち下がり波発生インバーター １０ オペアンプ １１ インバーター １２ アナログスイッチ １３ ランプ立ち下がり波形 １４ 階段波発生用タイミングパルス １５ 階段状立ち下がり走査信号波形 １６ サンプルホールド回路中のオペアンプ １７ サンプリングスイッチ