表示装置、その製造方法、および電子機器

本開示は、電流駆動型の表示素子を有する表示装置、およびそのような表示装置の製造方法、ならびにそのような表示装置を備えた電子機器に関する。

近年、画像表示を行う表示装置の分野では、発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機EL(Electro Luminescence)素子を用いた表示装置(有機EL表示装置)が開発され、商品化が進められている。発光素子は、液晶素子などと異なり自発光素子であり、別に光源(バックライト)を設ける必要ない。そのため、有機EL表示装置は、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速いなどの特徴を有する。

このような表示装置において、単位画素は、例えば、画素信号を書き込むべき単位画素を選択するための書込トランジスタと、発光素子に電流を供給する駆動トランジスタとを有するものがある。例えば、特許文献1には、駆動トランジスタの電流駆動能力を書込トランジスタの電流駆動能力よりも低くした表示装置が開示されている。また、例えば、特許文献2には、駆動トランジスタのチャネル長Lを、書込トランジスタのチャネル長Lよりも長くした表示装置が開示されている。また、例えば、特許文献3には、さらに交流用トランジスタを設け、駆動トランジスタのチャネル長Lとチャネル幅Wの比(L/W)を、交流用トランジスタのチャネル長Lとチャネル幅Wの比(L/W)よりも大きくした表示装置が開示されている。

特開2003—308030号公報

特開2008—46427号公報

特開2005—202371号公報

ところで、表示装置においては、一般に画質が高いことが望まれており、さらなる画質の向上が期待されている。

したがって、画質を高めることができる表示装置、表示装置の製造方法、および電子機器を提供することが望ましい。

本開示の一実施形態における表示装置は、発光素子と、駆動トランジスタとを備えている。駆動トランジスタは、接続部と、その接続部を介して直列に接続された複数のチャネル部とを有し、発光素子に駆動電流を供給するものである。上記複数のチャネル部は、互いに異なる層に形成されている。

本開示の一実施形態における電子機器は、上記表示装置を備えたものであり、例えば、テレビジョン装置、デジタルカメラ、パーソナルコンピュータ、ビデオカメラあるいは携帯電話等の携帯端末装置などが該当する。

本開示の一実施形態における表示装置、表示装置の製造方法、および電子機器では、発光素子は、駆動トランジスタから駆動電流が供給される。この駆動トランジスタは、接続部と、その接続部を介して直列に接続された複数のチャネル部とを有する。

本開示の一実施形態における表示装置、表示装置の製造方法、および電子機器によれば、接続部と、その接続部を介して直列に接続された複数のチャネル部とを有する駆動トランジスタを用いるようにしたので、画質を高めることができる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。

本開示の第1の実施の形態に係る表示装置の一構成例を表すブロック図である。

図1に示したサブ画素の一構成例を表す回路図である。

図1に示した表示部の概略断面構造を表す断面図である。

図1に示した画素の一構成例を表す模式図である。

図1に示した画素の一構成例を表す他の模式図である。

図1に示した画素の他の構成例を表す模式図である。

回路領域の一構成例を表す説明図である。

図2に示した駆動トランジスタの一構成例を表す平面図である。

図1に示した表示装置の一動作例を表すタイミング波形図である。

ELA装置による走査を説明するための説明図である。

図2に示した駆動トランジスタの向きの一例を表す説明図である。

図2に示した駆動トランジスタの向きの他の例を表す説明図である。

第1の実施の形態の変形例に係る駆動トランジスタの一構成例を表す平面図である。

第1の実施の形態の他の変形例に係る駆動トランジスタの一構成例を表す平面図である。

第1の実施の形態の他の変形例に係る駆動トランジスタの一構成例を表す概略断面図である。

第1の実施の形態の他の変形例に係る駆動トランジスタの一構成例を表す概略断面図である。

第1の実施の形態の他の変形例に係る駆動トランジスタの一構成例を表す概略断面図である。

第1の実施の形態の他の変形例に係る回路領域の一構成例を表す説明図である。

図13に示した回路領域における駆動トランジスタの一構成例を表す平面図である。

第1の実施の形態の他の変形例に係る画素の一構成例を表す模式図である。

第1の実施の形態の他の変形例に係る画素の一構成例を表す模式図である。

図16Aに示した画素の一構成例を表す他の模式図である。

第1の実施の形態の他の変形例に係る画素の一構成例を表す模式図である。

図17Aに示した画素の一構成例を表す他の模式図である。

第1の実施の形態の他の変形例に係る画素の一構成例を表す模式図である。

第1の実施の形態の他の変形例に係る画素の一構成例を表す模式図である。

第1の実施の形態の他の変形例に係る画素の一構成例を表す模式図である。

図18A〜18Cに示した画素の一構成例を表す他の模式図である。

第1の実施の形態の他の変形例に係る画素の一構成例を表す模式図である。

第1の実施の形態の他の変形例に係る画素の一構成例を表す模式図である。

図19A,19Bに示した画素の一構成例を表す他の模式図である。

第1の実施の形態の他の変形例に係る駆動トランジスタの一構成例を表す平面図である。

第1の実施の形態の他の変形例に係る駆動トランジスタの一構成例を表す平面図である。

第2の実施の形態に係るトランジスタの概略断面構造を表す断面図である。

図21に示したトランジスタの製造工程を表す説明図である。

第2の実施の形態の変形例に係るトランジスタの概略断面構造を表す断面図である。

図23に示したトランジスタの製造工程を表す説明図である。

第2の実施の形態の変形例に係るトランジスタの概略断面構造を表す断面図である。

図25に示したトランジスタの製造工程を表す説明図である。

第2の実施の形態の変形例に係るトランジスタの概略断面構造を表す断面図である。

図27に示したトランジスタの製造工程を表す説明図である。

第3の実施の形態に係るトランジスタのグレインを表す説明図である。

第3の実施の形態に係る表示装置の実装例を表す模式図である。

第3の実施の形態の変形例に係るトランジスタの概略断面構造を表す断面図である。

図31に示した駆動トランジスタの一構成例を表す平面図である。

第3の実施の形態の他の変形例に係る駆動トランジスタの一構成例を表す平面図である。

実施の形態に係る表示装置が適用されたテレビジョン装置の外観構成を表す斜視図である。

変形例に係るサブ画素の一構成例を表す回路図である。

図35に示したサブ画素を有する表示装置の一動作例を表すタイミング波形図である。

他の変形例に係るサブ画素の一構成例を表す回路図である。

参考例に係る駆動トランジスタの一構成例を表す平面図である。

他の参考例に係る駆動トランジスタの一構成例を表す平面図である。

他の参考例に係る駆動トランジスタの一構成例を表す平面図である。

他の参考例に係る駆動トランジスタの一構成例を表す平面図である。

以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。1.第1の実施の形態2.第2の実施の形態3.第3の実施の形態4.適用例

<1.第1の実施の形態> [構成例] 図1は、第1の実施の形態に係る表示装置の一構成例を表すものである。表示装置1は、有機EL素子を用いた、アクティブマトリックス方式の表示装置である。なお、本開示の実施の形態に係る表示装置の製造方法は、本実施の形態により具現化されるので、併せて説明する。

表示装置1は、表示部10と、駆動部20とを備えている。駆動部20は、映像信号処理部21と、タイミング生成部22と、走査線駆動部23と、電源線駆動部26と、データ線駆動部27とを有している。

表示部10は、複数の画素Pixがマトリックス状に配置されたものである。各画素Pixは、赤色(R)、緑色(G)、青色(B)、白色(W)の4つのサブ画素11(11R,11G,11B,11W)を有している。この例では、これらの4つのサブ画素11R,11G,11B,11Wは、画素Pixにおいて2行2列で配置されている。具体的には、画素Pixにおいて、左上に赤色(R)のサブ画素11Rを配置し、右上に緑色(G)のサブ画素11Gを配置し、左下に青色(B)のサブ画素11Bを配置し、右下に白色(W)のサブ画素11Wを配置している。

図2は、サブ画素11の回路構成の一例を表すものである。表示部10は、行方向に延伸する複数の走査線WSLおよび複数の電源線PLと、列方向に延伸する複数のデータ線DTLとを有している。図示していないが、データ線DTLの一端はデータ線駆動部27に接続され、走査線WSLの一端は走査線駆動部23に接続され、電源線PLの一端は電源線駆動部26に接続されている。各サブ画素11は、走査線WSLとデータ線DTLとの交差部に配置されている。

サブ画素11は、書込トランジスタWSTrと、駆動トランジスタDRTrと、発光素子30と、容量素子Csとを備えている。すなわち、この例では、サブ画素11は、2つのトランジスタ(書込トランジスタWSTr、駆動トランジスタDRTr)および1つの容量素子Csを用いて構成される、いわゆる「2Tr1C」の構成を有するものである。

書込トランジスタWSTrおよび駆動トランジスタDRTrは、例えば、NチャネルMOS(Metal Oxide Semiconductor)型のTFT(Thin Film Transistor;薄膜トランジスタ)により構成されるものである。書込トランジスタWSTrは、ゲートが走査線WSLに接続され、ソースがデータ線DTLに接続され、ドレインが駆動トランジスタDRTrのゲートおよび容量素子Csの一端に接続されている。駆動トランジスタDRTrは、ゲートが書込トランジスタWSTrのドレインおよび容量素子Csの一端に接続され、ドレインが電源線PLに接続され、ソースが容量素子Csの他端および発光素子30のアノードに接続されている。

容量素子Csは、一端が駆動トランジスタDRTrのゲート等に接続され、他端は駆動トランジスタDRTrのソース等に接続されている。発光素子30は、有機EL素子を用いて構成された発光素子であり、アノードが駆動トランジスタDRTrのソースおよび容量素子Csの他端に接続され、カソードには、駆動部20により、直流電圧である電圧Vcathが供給されている。この発光素子30は、白色の光を発光するものである。すなわち、この例では、サブ画素11R,11G,11B,11Wは、後述するように、白色の光を発する発光素子30およびカラーフィルタ218(後述)により、赤色(R)、緑色(G)、青色(B)、および白色(W)の光をそれぞれ生成するようになっている。

図3は、表示部10の断面図を表すものである。表示部10は、透明基板200と、ゲート201と、ポリシリコン203と、アノード212と、発光層230と、カソード216と、カラーフィルタ218とを有している。

透明基板200は、表示部10の支持基板であり、例えば、ガラスやプラスチックなどにより構成されている。なお、この例では、透明基板200を用いるようにしたが、これに代えて、例えば金属板などの透明でない基板を用いてもよい。透明基板200上には、ゲート201が選択的に形成されている。このゲート201は、例えばモリブデン(Mo)などにより構成される。透明基板200およびゲート201の上には絶縁層202が形成されている。この絶縁層202は、例えば、酸化シリコン(SiO2)や、窒化シリコン(SiNx)などにより構成される。この絶縁層202の上には、ゲート201に対応する領域を覆うようにポリシリコン203が形成されている。ゲート201およびポリシリコン203は、駆動トランジスタDRTrなどを構成するものである。なお、この例では、ポリシリコン203の下部にゲート201を形成する、いわゆるボトムゲート構造によりトランジスタを構成したが、これに限定されるものではなく、ポリシリコンの上部にゲートを形成する、いわゆるトップゲート構造によりトランジスタを構成してもよい。ポリシリコン203および絶縁層202の上には、絶縁層204が形成されている。この絶縁層204は、例えば絶縁層202と同様の材料により構成される。また、ポリシリコン203が形成された領域の一部には、絶縁層204を貫通するように、コンタクト/配線205が形成されている。配線205は、例えば、チタン(Ti)/アルミニウム(Al)/チタン(Ti)の3層により構成することができる。

絶縁層204の上には、絶縁層211が形成されている。絶縁層211は、例えば、ポリイミドやアクリル樹脂などにより構成される。絶縁層211の上には、アノード212が選択的に形成されている。アノード212は、絶縁層211を貫通して、駆動トランジスタDRTrのソースに係るコンタクト/配線205と接続されている。アノード212は、例えば、ITO/Al合金、Al合金、ITO/Ag、ITO/Ag合金などにより構成されている。すなわち、アノード212は、光を反射する性質を有することが望ましい。アノード212および絶縁層211の上には、絶縁層213が形成されている。絶縁層213は、例えば絶縁層211と同様の材料により構成される。この絶縁層213には、アノード212が形成された領域の一部に開口部WINが設けられている。アノード212および絶縁層213の上部には、黄色発光層214および青色発光層215からなる発光層230が一様に形成されている。黄色発光層214は、黄色(Y)の光を発する有機EL層であり、黄色の光を発する材料により構成されたものである。青色発光層215は、青色(B)の光を発する有機EL層であり、青色の光を発する材料により構成されたものである。なお、この例では、黄色発光層214の上に青色発光層215を積層したが、これに限定されるものではなく、これに代えて、例えば、青色発光層215の上に黄色発光層214を積層してもよい。青色発光層215の上には、カソード216が一様に形成されている。カソード216は、透明または半透明の電極であり、例えば、マグネシウム銀(MgAg)や、IZO(登録商標)により構成することができる。マグネシウム銀で構成した場合には、膜厚を例えば数nm程度にすることにより半透明にすることができる。IZOで構成した場合には、例えば数十nm〜数千nmの膜厚で形成することが望ましい。すなわち、IZOは透明な材料であるため、所望の低いシート抵抗値を実現できるようにやや厚く形成することができる。カソード216の上には、絶縁層217が形成されている。絶縁層217は、例えば窒化シリコン(SiNx)などにより構成される。絶縁層217は、発光層230に水分が侵入し、発光効率などの特性が変化するのを防止するために設けられるものである。なお、この水分の侵入に起因する諸問題が他の技術により解決できる場合、この絶縁層217を省いてもよい。この絶縁層217には、封止用の樹脂である絶縁層221を介して、カラーフィルタ218やブラックマトリクス219が表面に形成された透明基板220が貼り合わせられている。この透明基板220は、後述するように光が射出される面に設けられるため、透明性を有する基板を用いている。赤色(R)のカラーフィルタ218は、サブ画素11Rに対応する部分に配置され、緑色(G)のカラーフィルタ218はサブ画素11Gに対応する部分に配置され、青色(B)のカラーフィルタ218はサブ画素11Bに対応する部分に配置され、白色(W)のカラーフィルタ218はサブ画素11Wに対応する部分に配置されている。

図4Aは、画素Pixの構成を模式的に表すものであり、図4Bは、画素Pixの断面構造を模式的に表すものである。このように、画素Pixでは、黄色発光層214から射出した黄色の光と、青色発光層215から射出した青色の光は、混ざり合って白色光となり、支持基板である透明基板200とは反対の方向に進む。すなわち、発光素子19は、いわゆるトップエミッション型の発光素子である。そして、この白色光は、カラーフィルタ218を介して表示面より出力される。具体的には、サブ画素11R,11G,11Bでは、赤色(R)、緑色(G)、青色(B)のカラーフィルタ218により、白色光から赤色成分、緑色成分、青色成分がそれぞれ分離され出力される。また、サブ画素11Wでは、白色(W)のカラーフィルタ218により白色光の色域が調整される。なお、画質(色域)に対する要求がさほど高くないアプリケーションなどにおいては、白色(W)のカラーフィルタ218を設けなくてもよい。

なお、この例では、黄色発光層214を、黄色(Y)の光を発する材料により構成したが、これに限定されるものではなく、これに代えて、例えば、図4Cに示したように、赤色(R)の光を発光する材料に緑色(G)の光を発光する材料をドープすることにより、もしくは緑色(G)の光を発光する材料に赤色(R)の光を発光する材料をドープすることにより、黄色発光層214Aを構成してもよい。この場合でも、積層する発光層の順番を変更してもよい。

図5は、画素Pixにおけるアノード212の配置を表すものである。画素Pixには、4つの回路領域15R,15G,15B,15Wと、4つのアノード212R,212G,212B,212Wが設けられている。

回路領域15Rは、サブ画素11Rにおける発光素子30以外の素子(書込トランジスタWSTr、駆動トランジスタDRTr、および容量素子Cs)が配置される領域である。同様に、回路領域15Gは、サブ画素11Gにおける発光素子30以外の素子が配置される領域であり、回路領域15Bは、サブ画素11Bにおける発光素子30以外の素子が配置される領域であり、回路領域15Wは、サブ画素11Wにおける発光素子30以外の素子が配置される領域である。これらの回路領域15R,15G,15B,15Wには、書込トランジスタWSTr、駆動トランジスタDRTr、および容量素子Csが同じレイアウトで配置されている。このように、同じレイアウトを流用することにより、レイアウト作業の効率を高めることができる。

アノード212Rはサブ画素11Rのアノード212であり、アノード212Gはサブ画素11Gのアノード212であり、アノード212Bはサブ画素11Bのアノード212であり、アノード212Wはサブ画素11Wのアノード212である。これらのアノード212R,212G,212B,212Wは、回路領域15R,15G,15B,15Wに形成された駆動トランジスタDRTrのソースと、それぞれコンタクト205を介して接続されている。

図6は、駆動トランジスタDRTrの一構成例を表すものである。駆動トランジスタDRTrのポリシリコン203は、ゲート201が形成されていない領域において折り返すことにより、ゲート201と3回重なるように形成されている。このポリシリコン203の折り返し部分W1は、製造時においてイオンが注入され抵抗値が低くなっている。すなわち、ポリシリコン203のうち、ゲート201と重なっている部分が、実効的なチャネルCHとして機能するようになっている。これにより、駆動トランジスタDRTrでは、直列接続された3つのチャネルCHが、延伸方向と交差する方向に並設される。また、後述するように、表示装置1では、表示部10内のすべての駆動トランジスタDRTrを、チャネルCHが互いに同じ方向に延伸するように形成している。このような構成により、表示装置1では、限られたスペースを有効に利用して、チャネル長Lの長い駆動トランジスタDRTrを構成することができ、後述するように、画質を高めることができるようになっている。

駆動部20は、図1に示したように、外部から供給される映像信号Sdispおよび同期信号Ssyncに基づいて、表示部10を駆動するものである。この駆動部20は、映像信号処理部21と、タイミング生成部22と、走査線駆動部23と、電源線駆動部26と、データ線駆動部27とを備えている。

映像信号処理部21は、外部から供給される映像信号Sdispに対して所定の信号処理を行い、映像信号Sdisp2を生成するものである。この所定の信号処理としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。

タイミング生成部22は、外部から供給される同期信号Ssyncに基づいて、走査線駆動部23、電源線駆動部26およびデータ線駆動部27に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御する回路である。

走査線駆動部23は、タイミング生成部22から供給された制御信号に従って、複数の走査線WSLに対して走査信号WSを順次印加することにより、サブ画素11を順次選択するものである。

電源線駆動部26は、タイミング生成部22から供給された制御信号に従って、複数の電源線PLに対して電源信号DSを順次印加することにより、サブ画素11の発光動作および消光動作の制御を行うものである。電源信号DSは、電圧Vccpと電圧Viniとの間で遷移するものである。後述するように、電圧Viniは、サブ画素11を初期化するための電圧であり、電圧Vccpは、駆動トランジスタDRTrに電流Idsを流して発光素子30を発光させるための電圧である。

データ線駆動部27は、映像信号処理部21から供給された映像信号Sdisp2およびタイミング生成部22から供給された制御信号に従って、各サブ画素11の発光輝度を指示する画素電圧Vsigを含む信号Sigを生成し、各データ線DTLに印加するものである。

この構成により、駆動部20は、後述するように、1水平期間内において、各サブ画素11に対して画素電圧Vsigの書込みを行い、発光素子30が、書き込まれた画素電圧Vsigに応じた輝度で発光するようになっている。

ここで、チャネルCHは、本開示における「チャネル部」の一具体例に対応する。折り返し部分W1は、本開示における「接続部」の一具体例に対応する。

[動作および作用] 続いて、本実施の形態の表示装置1の動作および作用について説明する。

(全体動作概要) まず、図1を参照して、表示装置1の全体動作概要を説明する。映像信号処理部21は、外部から供給される映像信号Sdispに対して所定の信号処理を行い、映像信号Sdisp2を生成する。タイミング生成部22は、外部から供給される同期信号Ssyncに基づいて、走査線駆動部23、電源線駆動部26、およびデータ線駆動部27に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御する。走査線駆動部23は、タイミング生成部22から供給された制御信号に従って、複数の走査線WSLに対して走査信号WSを順次印加することにより、サブ画素11を順次選択する。電源線駆動部26は、タイミング生成部22から供給された制御信号に従って、複数の電源線PLに対して電源信号DSを順次印加することにより、サブ画素11の発光動作および消光動作の制御を行う。データ線駆動部27は、映像信号処理部21から供給された映像信号Sdisp2およびタイミング生成部22から供給された制御信号に従って、各サブ画素11の輝度に対応する画素電圧Vsigを含む信号Sigを生成し、各データ線DTLに印加する。表示部10は、駆動部20から供給された走査信号WS、電源信号DS、および信号Sigに基づいて表示動作を行う。

(詳細動作) 次に、表示装置1の詳細動作を説明する。

図7は、表示装置1における表示動作のタイミング図を表すものであり、(A)は走査信号WSの波形を示し、(B)は電源信号DSの波形を示し、(C)は信号Sigの波形を示し、(D)は駆動トランジスタDRTrのゲート電圧Vgの波形を示し、(E)は駆動トランジスタDRTrのソース電圧Vsの波形を示す。

駆動部20は、1水平期間(1H)内において、サブ画素11に対して画素電圧Vsigの書込みを行う(書込期間P1)。そして、その後に、サブ画素11の発光素子30が、書き込まれた画素電圧Vsigに応じた輝度で発光する(発光期間P2)。以下に、その詳細を説明する。

まず、駆動部20は、タイミングt1〜t2の期間(書込期間P1)において、サブ画素11に対する画素電圧Vsigの書込みを行う。具体的には、まず、データ線駆動部27が、タイミングt1において、信号Sigを画素電圧Vsigに設定し(図7(C))、走査線駆動部23が、走査信号WSの電圧を低レベルから高レベルに変化させる(図7(A))。これにより、書込トランジスタWSTrがオン状態になり、駆動トランジスタDRTrのゲート電圧Vgが電圧Vsigに設定される(図7(D))。また、これと同時に、電源線駆動部26が、電源信号DSを電圧Vccpから電圧Viniに変化させる(図7(B))。これにより、駆動トランジスタDRTrがオン状態になり、駆動トランジスタDRTrのソース電圧Vsが電圧Viniに設定される(図7(E))。

次に、走査線駆動部23は、タイミングt2において、走査信号WSの電圧を高レベルから低レベルに変化させる(図7(A))。これにより、書込トランジスタWSTrはオフ状態になり、駆動トランジスタDRTrのゲートがフローティングとなり、これ以後、容量素子Csの端子間電圧、すなわち、駆動トランジスタDRTrのゲート・ソース間電圧Vgsは維持される。

次に、駆動部20は、タイミングt3以降の期間(発光期間P2)において、サブ画素11を発光させる。具体的には、タイミングt3において、電源線駆動部26が、電源信号DSを電圧Viniから電圧Vccpに変化させる(図7(B))。これにより、駆動トランジスタDRTrに電流Idsが流れ、駆動トランジスタDRTrのソース電圧Vsが上昇し(図7(E))、これに伴って駆動トランジスタDRTrのゲート電圧Vgも上昇する(図7(D))。そして、駆動トランジスタDRTrのソース電圧Vsが、発光素子30の閾値電圧Velと電圧Vcathの和(Vel+Vcath)よりも大きくなると、発光素子30のアノード・カソード間に電流が流れ、発光素子30が発光する。すなわち、発光素子30の素子ばらつきに応じた分だけソース電圧Vsが上昇し、発光素子30が発光する。

その後、表示装置1では、所定の期間(1フレーム期間)が経過したのち、発光期間P2から書込期間P1に移行する。駆動部20は、この一連の動作を繰り返すように駆動する。

(画質について) 次に、表示装置1の画質について説明する。データ線駆動部27は、映像信号Sdisp2等に従って、各サブ画素11の発光輝度を指示する画素電圧Vsigを含む信号Sigを生成し、各データ線DTLに印加する。その際、表示装置1の製造時における素子の特性ばらつきにより、画素電圧Vsigがデータ線DTLごとにばらつく場合がある。この場合でも、表示装置1では、図7に示したように、複数のチャネルCHを直列接続して駆動トランジスタDRTrを構成したので、画質が低下するおそれを低減することができる。以下に、その詳細を説明する。

図7に示したように、サブ画素11では、書込期間P1において、駆動トランジスタDRTrのゲート電圧Vgが画素電圧Vsigに設定され、ソース電圧Vsが所定の電圧Viniに設定される。そして、このときのゲート・ソース間電圧Vgs(=Vsig−Vini)が発光期間P2においても維持され、発光期間P2において、駆動トランジスタDRTrが、このゲート・ソース間電圧Vgsに応じたドレイン電流Idsを発光素子30に流す。このとき、駆動トランジスタDRTrは、いわゆる飽和領域で動作する。飽和領域における駆動トランジスタDRTrのドレイン電流Idsは、一般に次式で表すことができる。

ここで、Wはチャネル幅であり、Lはチャネル長であり、Coxは単位面積当たりのゲート絶縁膜容量であり、μは移動度であり、Vthはしきい値である。そして、発光素子30がこのドレイン電流Idsに応じた輝度で発光する。

よって、画素電圧Vsigがデータ線DTLごとにばらつく場合には、ドレイン電流Idsがばらつき、サブ画素11の輝度がサブ画素11の列ごとにばらつくこととなる。これにより、例えば表示画像において、サブ画素11の列方向に延伸する筋が生じ、画質が低下するおそれがある。

表示装置1では、複数のチャネルCHを直列接続して駆動トランジスタDRTrを構成したので、限られたスペースを有効に利用して、チャネル長Lの長い駆動トランジスタDRTrを実現することができるため、画質が低下するおそれを低減することができる。すなわち、例えば、1つのチャネルCHにより駆動トランジスタDRTrを構成する場合には、駆動トランジスタDRTrのチャネル長は、回路領域15R,15G,15B,15Wの大きさにより制約を受けてしまうため、チャネル長Lの長い駆動トランジスタDRTrを実現することが難しい。特に、駆動トランジスタDRTrと、データ線DTL、走査線WSL、および電源線PLなどの各種配線を同じ層に形成する場合には、駆動トランジスタDRTrのチャネル長は、これらの配線によりさらに制約をうけてしまい、チャネル長Lは短くなってしまう。一方、本実施の形態に係る表示装置1では、複数のチャネルCHを直列接続して駆動トランジスタDRTrを構成したので、限られたスペースを有効に利用して、チャネル長Lの長い駆動トランジスタDRTrを実現することができる。これにより、駆動トランジスタDRTrでは、式(1)に示したように、ドレイン電流Idsに対するゲート・ソース間電圧Vgsの感度を低くすることができる。よって、画素電圧Vsigがデータ線DTLごとにばらついても、ドレイン電流Idsのばらつきを抑えることができ、サブ画素11の輝度の列ごとのばらつきを抑えることができる。その結果、例えば表示画像において、サブ画素11の列方向に延伸する筋が生ずるおそれを低減することができ、画質が低下するおそれを低減することができる。

また、このように駆動トランジスタDRTrのチャネル長Lを長くしたので、駆動トランジスタDRTr自体の特性ばらつきを抑えることができるため、この特性ばらつきに起因する画質の低下を抑えることができる。

また、表示装置1では、表示部10内のすべての駆動トランジスタDRTrを、チャネルCHが互いに同じ方向に延伸するように形成している。これにより、駆動トランジスタDRTrの特性ばらつき(しきい値電圧Vth、移動度μなどのばらつき)を抑えることができるため、画質が低下するおそれを低減することができる。以下に、その詳細を説明する。

駆動トランジスタDRTrの特性ばらつきは、例えば、トランジスタの形成工程のうちの、ポリシリコン203の形成工程により大きな影響を受ける。この工程では、まず、絶縁層202(図3)上にアモルファスシリコン層を形成する。そして、そのアモルファスシリコン層に対してELA(Excimer Laser Anneal)装置によりアニール処理を行うことによりポリシリコン203を形成する。そして、このポリシリコン203のうちのチャネルCHおよびその近隣のLDD(Lightly Doped Drain)に対しては、イオンインプラ装置によりイオンを注入する。そして、このポリシリコン203のうちのコンタクト205付近に対しては、イオンドーピング装置によりイオンを注入する。その際、ELA装置による処理は、駆動トランジスタDRTrの特性ばらつきに対して影響をおよぼす。

図8は、ELA装置による処理を模式的に表すものである。この図8は、大きなガラス基板99に複数の表示部10を形成する場合を示している。ELA装置は、図8に示したように、短冊状のレーザービーム(ビームLB1)を、例えば数百Hz程度でオンオフしつつ、ガラス基板99を走査方向D1に走査することにより、ガラス基板99全面に対してアニール処理を行う。具体的には、この走査の際、あるショットにおける短冊状のビームLB1が、前回のショットにおける短冊状のビームLB1と部分的にオーバーラップするように、ショットをずらしていく。このとき、レーザービームのエネルギーEは、1ショットごとにばらつき、これにより、走査方向D1と同じ方向におけるエネルギーEの均一性と、走査方向D1と交差する方向におけるエネルギーEの均一性が互いに異なるおそれがある。その結果、チャネルCHが走査方向D1と同じ方向に延伸する駆動トランジスタと、チャネルCHが走査方向D1に交差する方向に延伸する駆動トランジスタとは、特性が互いに異なるおそれがある。

図9A,9Bは、各サブ画素11における駆動トランジスタDRTrの配置と、走査方向D1との関係を表すものである。図9Aの構成では、駆動トランジスタDRTrのチャネルCHを、走査方向D1と直交する方向に延伸するように形成している。また、図9Bの構成では、駆動トランジスタDRTrのチャネルCHを、走査方向D1と同じ方向に延伸するように形成している。このように、表示部10では、表示部10内のすべての駆動トランジスタDRTrを、チャネルCHが互いに同じ方向に延伸するように形成する。言い換えれば、表示部10では、チャネルCHの延伸方向が互いに異なる複数の駆動トランジスタDRTrが混在していないようにしている。これにより、表示装置1では、駆動トランジスタDRTr間の特性ばらつきを抑えることができ、駆動トランジスタDRTrの特性ばらつきにより画質が低下するおそれを低減することができる。

図9A,9Bに示したように、この例では、駆動トランジスタDRTrのチャネルCHを、走査方向D1と直交する方向(図9A)、または走査方向D1と同じ方向(図9B)に延伸するようにしたが、これに限定されるものではなく、どのような方向を向いていてもよい。このチャネルCHの向きは、例えば、画質などを考慮して決定することができる。

また、表示装置1では、駆動トランジスタDRTrのポリシリコン203を、ゲート201が形成されていない領域で折り返すようにしたので、駆動トランジスタDRTrの特性ばらつきを抑えることができ、画質が低下するおそれを低減することができる。すなわち、製造工程では、チャネルCHに加えて、この折り返し部分W1(図6)もまた、ELA装置によりアニール処理が行われる。よって、駆動トランジスタDRTrのポリシリコン203は、走査方向D1と交差する方向に延伸する部分と、走査方向D1と同じ方向に延伸する部分との両方を含むこととなる。しかしながら、この折り返し部分W1は、イオンを注入することにより抵抗値を低くしており、チャネルCHとして機能しない部分であるため、駆動トランジスタDRTrの特性に対する影響が少ない。その結果、表示装置1では、この折り返し部分W1に起因する駆動トランジスタDRTrの特性ばらつきを抑えることができ、駆動トランジスタDRTrの特性ばらつきにより画質が低下するおそれを低減することができる。

[効果] 以上のように本実施の形態では、複数のチャネルを直列接続して駆動トランジスタを構成したので、限られたスペースを有効に利用して、チャネル長の長い駆動トランジスタを実現することができるため、画質が低下するおそれを低減することができる。

また、上記実施の形態では、駆動トランジスタのポリシリコンを、ゲートが形成されていない領域で折り返すようにしたので、駆動トランジスタの特性ばらつきを抑えることができるため、画質が低下するおそれを低減することができる。

また、上記実施の形態では、表示部内のすべての駆動トランジスタを、チャネルが互いに同じ方向に延伸するように形成したので、駆動トランジスタの特性ばらつきを抑えることができるため、画質が低下するおそれを低減することができる。

[変形例1−1] 上記実施の形態では、3つのチャネルCHを直列接続したが、これに限定されるものではなく、これに代えて、2つまたは4つ以上のチャネルCHを直列接続してもよい。2つのチャネルCHを直列接続する場合の例を図10に示す。この場合でも、上記実施の形態の場合と同様の効果を得ることができる。

[変形例1−2] 上記実施の形態では、図9に示したように、駆動トランジスタDRTrのチャネルCHの延伸方向を、図9の縦方向にしたが、これに限定されるものではない。例えば、図11に示すように、駆動トランジスタDRTrのチャネルCHの延伸方向を、図の横方向にしてもよい。

[変形例1−3] 上記実施の形態では、直列接続された複数のチャネルCHを同一層内に並設することにより駆動トランジスタDRTrを構成したが、これに限定されるものではなく、これに代えて、積層方向に設けることにより駆動トランジスタDRTrを構成してもよい。以下に、本変形例についていくつかの具体例を挙げて詳細に説明する。

図12Aは、本変形例に係る駆動トランジスタDRTrAの概略断面構造を表すものである。駆動トランジスタDRTrAは、ゲート301,305と、ポリシリコン303,307とを有している。ゲート301は、透明基板200の上に選択的に形成されている。透明基板200およびゲート301の上には絶縁層302が形成され、その絶縁層302の上にはポリシリコン303が選択的に形成されている。絶縁層202およびポリシリコン303の上には絶縁層304が形成され、その絶縁層304の上にはゲート305が選択的に形成されている。絶縁層304およびゲート305の上には絶縁層306が形成され、その絶縁層306の上にはポリシリコン307が形成されている。絶縁層306およびポリシリコン307の上には、絶縁層308が形成されている。また、この図12Aにおいて、ポリシリコン303の左端および右端には、絶縁層304,306,308を貫通するようにコンタクト309,312がそれぞれ形成され、同様に、ポリシリコン307の左端および右端には、絶縁層308を貫通するようにコンタクト310,311がそれぞれ形成されている。そして、コンタクト309とコンタクト310とは、絶縁層308の上において互いに接続されている。コンタクト311は、例えば駆動トランジスタDRTrAのドレイン端子であり、コンタクト312は、例えば駆動トランジスタDRTrAのソース端子である。そして、図示していないが、ゲート301,305は互いに接続されるとともにゲート端子に接続されている。

これにより、ゲート301、絶縁層302、およびポリシリコン303は、ボトムゲート構造のトランジスタを構成し、ゲート305、絶縁層306、およびポリシリコン307は、同様にボトムゲート構造のトランジスタを構成する。このようにして、駆動トランジスタDRTrAでは、直列接続された2つのチャネルCHを積層方向に設けることができる。

なお、この図12Aでは、例えば、絶縁層302の厚さが、ゲート301が形成された領域と、ゲート302が形成されていない領域とで異なるようにしているが、これに限定されるものではなく、例えば、図3と同様に、絶縁層302の厚さがほぼ一様になるようにしてもよい。

図12Bは、本変形例に係る駆動トランジスタDRTrBの概略断面構造を表すものである。駆動トランジスタDRTrBは、ゲート321,327と、ポリシリコン323,325とを有している。ゲート321は、透明基板200の上に選択的に形成されている。透明基板200およびゲート321の上には絶縁層322が形成され、その絶縁層322の上にはポリシリコン323が選択的に形成されている。絶縁層222およびポリシリコン323の上には絶縁層324が形成され、その絶縁層324の上にはポリシリコン325が選択的に形成されている。絶縁層324およびポリシリコン325の上には絶縁層326が形成され、その絶縁層326の上にはゲート327が形成されている。絶縁層326およびゲート327の上には、絶縁層328が形成されている。また、この図12Bにおいて、ポリシリコン323の左端および右端には、絶縁層324,326,328を貫通するようにコンタクト329,332がそれぞれ形成され、同様に、ポリシリコン325の左端および右端には、絶縁層326,328を貫通するようにコンタクト330,331がそれぞれ形成されている。そして、コンタクト329とコンタクト330とは、絶縁層328の上において互いに接続されている。コンタクト331は、例えば駆動トランジスタDRTrBのドレイン端子であり、コンタクト332は、例えば駆動トランジスタDRTrBのソース端子である。そして、図示していないが、ゲート321,327は互いに接続されるとともにゲート端子に接続されている。

これにより、ゲート321、絶縁層322、およびポリシリコン323は、ボトムゲート構造のトランジスタを構成し、ゲート327、絶縁層326、およびポリシリコン325は、トップゲート構造のトランジスタを構成する。このようにして、駆動トランジスタDRTrBでは、直列接続された2つのチャネルCHを積層方向に設けることができる。

この駆動トランジスタDRTrBでは、ゲート321、ポリシリコン323、ポリシリコン325、ゲート327をこの順に配置したので、シンプルな動作を実現することができる。すなわち、上記変形例に係る駆動トランジスタDRTrAでは、ゲート301、ポリシリコン303、ゲート305、ポリシリコン307をこの順に配置したので、ゲート305の電圧は、ポリシリコン307の反転層の生成を制御するだけでなく、ポリシリコン305の反転層の生成をも制御するおそれがある。この場合には、駆動トランジスタDRTrAが複雑になるおそれがある。一方、駆動トランジスタDRTrBでは、ゲート321,327をポリシリコン323,325の外側に配置したので、ゲート321の電圧がポリシリコン323における反転層の生成を制御し、ゲート327の電圧がポリシリコン325における反転層の生成を制御するため、シンプルな動作を実現することができる。

図12Cは、本変形例に係る駆動トランジスタDRTrCの概略断面構造を表すものである。駆動トランジスタDRTrCは、ゲート344と、ポリシリコン342,346とを有している。透明基板200の上には、絶縁層341が形成され、その絶縁層341の上にポリシリコン342が選択的に形成されている。絶縁層341およびポリシリコン342の上には絶縁層343が形成され、その絶縁層343の上にはゲート344が選択的に形成されている。絶縁層243およびゲート344の上には絶縁層345が形成され、その絶縁層345の上にはポリシリコン346が選択的に形成されている。絶縁層345およびポリシリコン346の上には絶縁層347が形成されている。また、この図12Cにおいて、ポリシリコン342の左端および右端には、絶縁層343,345,347を貫通するようにコンタクト349,352がそれぞれ形成され、同様に、ポリシリコン346の左端および右端には、絶縁層347を貫通するようにコンタクト350,351がそれぞれ形成されている。そして、コンタクト349とコンタクト350とは、絶縁層347の上において互いに接続されている。コンタクト351は、例えば駆動トランジスタDRTrCのドレイン端子であり、コンタクト352は、例えば駆動トランジスタDRTrCのソース端子である。そして、図示していないが、ゲート344はゲート端子に接続されている。

これにより、ゲート344、絶縁層343、およびポリシリコン342は、トップゲート構造のトランジスタを構成し、ゲート344、絶縁層345、およびポリシリコン346は、ボトムゲート構造のトランジスタを構成する。その際、ゲート344の電圧が2つのポリシリコン342,346における反転層の生成を制御する。このようにして、駆動トランジスタDRTrCでは、直列接続された2つのチャネルCHを積層方向に設けることができる。

この駆動トランジスタDRTrCでは、ポリシリコン342、ゲート344、ポリシリコン346をこの順に配置し、そのゲート344の電圧により、2つのポリシリコン342,346における反転層の生成を制御している。すなわち、上記変形例に係る駆動トランジスタDRTrA,DRTrBでは、ゲートを2つ設けたが、本変形例に係る駆動トランジスタDRTRCでは、ゲートを1つだけ設けている。これにより、駆動トランジスタDRTrCは、上記変形例に係る駆動トランジスタDRTrA,DRTrBと異なり、製造時において、ゲートを形成する工程が一回で済むため、製造工程をシンプルにすることができる。

[変形例1−4] 上記実施の形態では、図6に示したように、4つの回路領域15R,15G,15B,15Wを、4つのアノード212R,212G,212B,212Wと同様に2行2列で配置したが、これに限定されるものではなく、これに代えて、例えば、図13,14に示すように、4つのアノード212R,212G,212B,212Wを2行2列で配置し、4つの回路領域16R,16G,16B,16Wを1方向に並べて配置してもよい。この例では、回路領域16R,16G,16B,16Wは、縦方向に長い形状の領域であり、横方向においてこの順に並設されている。これらの回路領域16R,16G,16B,16Wには、書込トランジスタWSTr、駆動トランジスタDRTr、および容量素子Csが同じレイアウトで配置されている。具体的には、この例では、回路領域16R,16Bのレイアウトは、回路領域16G,16Wのレイアウトを180度回転させたものである。アノード212R,212G,212B,212Wは、回路領域16R,16G,16B,16Wに形成された駆動トランジスタDRTrのソースと、それぞれコンタクト205を介して接続されている。

図14に示したように、この例では、駆動トランジスタDRTrのポリシリコン203は、折り返すことなく、縦方向に延伸するように形成している。すなわち、この例では、回路領域16R,16G,16B,16Wのそれぞれを縦方向に長い形状の領域としたので、ポリシリコン203を折り返すことなく、チャネル長Lの長い駆動トランジスタDRTrを形成することができる。

[変形例1−5] 上記実施の形態では、4つのサブ画素11R,11G,11B,11Wを2行2列で配置したが、これに限定されるものではなく、これに代えて、例えば、図15に示すように、4つのサブ画素11R,11G,11B,11Wを1方向に並べて配置してもよい。この例では、サブ画素11R,11G,11B,11Wは、縦方向に長い形状のものであり、横方向においてこの順に並設されている。この場合、回路領域については、図9に示したように2行2列で配置してもよいし、図14に示したように1方向に並べて配置してもよい。

[変形例1−6] 上記実施の形態では、画素Pixを、赤色(R)、緑色(G)、青色(B)、白色(W)の4つのサブ画素11R,11G,11B,11Wで構成したが、これに限定されるものではなく、これに代えて、図16A,16Bに示したように、赤色(R)、緑色(G)、青色(B)の3つのサブ画素11R,11G,11Bで構成してもよい。なお、発光層230の構成は、これに限定されるものではなく、これに代えて、例えば、図17A,17Bに示した発光層240のように、赤色(R)、緑色(G)、青色(B)のカラーフィルタ218に対応した領域に、それぞれ、赤色発光層、緑色発光層、青色発光層を形成してもよい。

[変形例1−7] 上記実施の形態では、白色(W)の光を発する発光層230を設けたが、これに限定されるものではなく、これに代えて、例えば、図18A〜18Dに示すように、黄色(Y)の光を発する黄色発光層と、青色(B)の光を発する青色発光層を有する発光層250を設けてもよい。以下に、本変形例について詳細に説明する。

図18A〜18Dは、赤色(R)、緑色(G)、青色(B)、黄色(Y)の4つのサブ画素11R,11G,11B,11Yを用いて画素Pixを構成する例を模式的に表すものであり、図18Aは、4つのサブ画素11R,11G,11B,11Yを2行2列で配置した例を示し、図18Bは、4つのサブ画素11R,11G,11B,11Yを1方向に並べて配置した例を示し、図18Cは、サブ画素11R,11Y,11Gを横方向に並べて配置するとともに、サブ画素11Bをこれらのサブ画素11R,11Y,11Gと縦方向に隣り合うように配置した例を示し、図18Dは、図18A〜18Cの場合における画素Pixの断面構造を示す。この場合、図18A〜18Dに示したように、赤色(R)、緑色(G)および黄色(Y)のカラーフィルタ218に対応した領域に、黄色(Y)の光を発する黄色発光層を形成するとともに、青色(B)のカラーフィルタ218に対応した領域に青色(B)の光を発する青色発光層を形成することにより、発光層250を構成することができる。これにより、サブ画素11Rでは、黄色(Y)の光を赤色(R)のカラーフィルタ218を通すことにより赤色(R)の光を射出し、サブ画素11Gでは、黄色(Y)の光を緑色(G)のカラーフィルタ218を通すことにより緑色(G)の光を射出し、サブ画素11Yでは、黄色(Y)の光を黄色(Y)のカラーフィルタ218を通すことにより黄色(Y)の光を射出し、サブ画素11Bでは、青色(B)の光を青色(B)のカラーフィルタ218を通すことにより青色(B)の光を射出する。なお、黄色(Y)および青色(B)のカラーフィルタ218を省いてもよい。

図19A〜19Cは、赤色(R)、緑色(G)、青色(B)の3つのサブ画素11R,11G,11Bを用いて画素Pixを構成する例を模式的に表すものであり、図19Aはサブ画素11R,11G,11Bを横方向に並べて配置した例を示し、図19Bは、サブ画素11R,11Gを横方向に並べて配置するとともに、サブ画素11Bをこれらのサブ画素11R,11Gと縦方向に隣り合うように配置した例を示し、図19Cは、図19A,19Bの場合における画素Pixの断面構造を示す。この場合、図19A〜19Cに示したように、赤色(R)および緑色(G)のカラーフィルタ218に対応した領域に、黄色(Y)の光を発する黄色発光層を形成するとともに、青色(B)のカラーフィルタ218に対応した領域に青色(B)の光を発する青色発光層を形成することにより、発光層250を構成することができる。これにより、サブ画素11Rでは、黄色(Y)の光を赤色(R)のカラーフィルタ218を通すことにより赤色(R)の光を射出し、サブ画素11Gでは、黄色(Y)の光を緑色(G)のカラーフィルタ218を通すことにより緑色(G)の光を射出し、サブ画素11Bでは、青色(B)の光を青色(B)のカラーフィルタ218を通すことにより青色(B)の光を射出する。なお、青色(B)のカラーフィルタ218を省いてもよい。

[変形例1−8] 駆動トランジスタDRTrの複数のチャネルCHの配置は、図6に示した配置に限定されるものではない。これに代えて、例えば、図20Aに示すように、2つのチャネルCHの延伸方向が互いに異なっていてもよい。この例では、2つのチャネルCHの間において、ポリシリコン203を90度曲げることにより、2つのチャネルCHの延伸方向が異なるようにしている。また、例えば、図20Bに示すように、2つのチャネルCHの間において、ポリシリコン203を左に90度曲げた後に右に90度曲げてもよい。このような場合でも、限られたスペースを有効に利用して、チャネル長Lの長い駆動トランジスタDRTrを実現することができるため、画質が低下するおそれを低減することができる。

<2.第2の実施の形態> 次に、第2の実施の形態に係る表示装置2について説明する。本実施の形態は、駆動トランジスタのゲート絶縁膜を、書込トランジスタのゲート絶縁膜よりも厚く形成したものである。その他の構成は、上記第1の実施の形態(図1等)と同様である。なお、上記第1の実施の形態に係る表示装置1と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図1に示したように、表示装置2は、表示部50を有している。表示部50は、第1の実施の形態に係る表示部10と同様に、4つのサブ画素11(11R,11G,11B,11W)を有する画素Pixが、マトリックス状に複数配置されたものである。各サブ画素11は、駆動トランジスタDRTr2と、書込トランジスタWSTr2とを有している。駆動トランジスタDRTr2および書込トランジスタWSTr2は、トップゲート構造のトランジスタである。駆動トランジスタDRTr2のゲート絶縁膜は、書込トランジスタWSTr2のゲート絶縁膜よりも厚く形成されている。

図21は、駆動トランジスタDRTr2および書込トランジスタWSTr2の概略断面構造を表すものである。

駆動トランジスタDRTr2は、ポリシリコン401と、絶縁層402,403と、ゲート404とを有するものである。駆動トランジスタDRTr2では、ポリシリコン401が、透明基板200の上に選択的に形成されている。透明基板200およびポリシリコン401の上には絶縁層402,403がこの順で形成され、その絶縁層403の上にはゲート404が選択的に形成されている。この絶縁層403の比誘電率は、絶縁層402の比誘電率よりも低いことが望ましい。このように、駆動トランジスタDRTr2のゲート絶縁膜は、2つの絶縁層402,403により構成されている。

書込トランジスタWSTr2は、ポリシリコン401と、絶縁層402と、ゲート404とを有するものである。書込トランジスタWSTr2では、ポリシリコン401が、透明基板200の上に選択的に形成されている。透明基板200およびポリシリコン401の上には絶縁層402が形成され、その絶縁層402の上にはゲート404が選択的に形成されている。このように、書込トランジスタWSTr2のゲート絶縁膜は、1つの絶縁層402により構成されている。

なお、この例では、絶縁層402を一つの層としたが、これに限定されるものではなく、これに代えて、複数の層から構成されるものであってもよい。具体的には、例えば、絶縁層402を、窒化シリコン(SiNx)からなる上層と、酸化シリコン(SiO2)からなる下層を用いて構成することができる。同様に、絶縁層403を一つの層としたが、これに限定されるものではなく、これに代えて、複数の層から構成されるものであってもよい。

図22は、駆動トランジスタDRTr2および書込トランジスタWSTr2の製造工程の一例を表すものである。まず、駆動トランジスタDRTr2および書込トランジスタWSTr2において、ポリシリコン401、絶縁層402,403をこの順で形成する(図22(A))。次に、書込トランジスタWSTr2において、絶縁層403をエッチングにより取り除く(図22(B))。次に、駆動トランジスタDRTr2および書込トランジスタWSTr2において、ゲート404および絶縁層405を生成する(図22(C))。その後、コンタクト205を形成することにより、図21に示したように、駆動トランジスタDRTr2および書込トランジスタWSTr2が形成される。

このように、表示装置2では、駆動トランジスタDRTr2のゲート絶縁膜を、書込トランジスタWSTr2のゲート絶縁膜よりも厚く形成したので、駆動トランジスタDRTr2のゲート絶縁膜容量Coxを小さくすることができるため、画質が低下するおそれを低減することができる。すなわち、表示装置2では、駆動トランジスタDRTrのゲート絶縁膜容量Coxを小さくすることができるため、式(1)に示したように、ドレイン電流Idsに対するゲート・ソース間電圧Vgsの感度を低くすることができる。よって、画素電圧Vsigがデータ線DTLごとにばらついても、例えば表示画像において、サブ画素11の列方向に延伸する筋が生ずるおそれを低減することができ、画質が低下するおそれを低減することができる。

また、表示装置2では、駆動トランジスタDRTr2および書込トランジスタWSTr2において、絶縁層402,403を形成し、その後に書込トランジスタWSTr2において、絶縁層403をエッチングにより取り除くようにした。このとき、書込トランジスタWSTr2では、絶縁層402が残っているため、書込トランジスタWSTr2のポリシリコン401が汚染されるおそれを低減することができる。また、書込トランジスタWSTr2において、絶縁層403を取り除いた後に、駆動トランジスタDRTr2および書込トランジスタWSTr2において、ゲート404を形成するようにしたので、駆動トランジスタDRTr2および書込トランジスタWSTr2のゲート404を同時に形成できるため、ゲートを形成する工程が一回で済み、製造工程をシンプルにすることができる。

以上のように本実施の形態では、駆動トランジスタのゲート絶縁膜を、書込トランジスタのゲート絶縁膜よりも厚く形成したので、駆動トランジスタのゲート絶縁膜容量を小さくすることができるため、画質が低下するおそれを低減することができる。

また、本実施の形態では、駆動トランジスタおよび書込トランジスタにおいて絶縁層402,403を形成した後に、書込トランジスタにおいて絶縁層403を取り除き、駆動トランジスタおよび書込トランジスタにおいてゲートを形成するようにしたので、ポリシリコンが汚染されるおそれを低減することができるとともに、ゲートを形成する工程が一回で済み、製造工程をシンプルにすることができる

[変形例2−1] 上記実施の形態では、書込トランジスタWSTr2において、エッチングにより絶縁層403を取り除くことにより、駆動トランジスタWSTr2のゲート絶縁膜を、書込トランジスタWSTr2のゲート絶縁膜よりも厚く形成したたが、これに限定されるものではない。以下に、いくつかの例を挙げて、本変形例について説明する。

図23は、本変形例に係る駆動トランジスタDRTr2Aおよび書込トランジスタWSTr2Aの概略断面構造を表すものである。駆動トランジスタDRTr2Aは、絶縁層412,413を有するものである。駆動トランジスタDRTr2Aでは、透明基板200およびポリシリコン401の上には絶縁層412,413がこの順で形成され、その絶縁層413の上にはゲート404が選択的に形成されている。この絶縁層412の比誘電率は、絶縁層413の比誘電率よりも低いことが望ましい。このように、駆動トランジスタDRTr2Aのゲート絶縁膜は、2つの絶縁層412,413により構成されている。書込トランジスタWSTr2Aは、絶縁層413を有するものである。書込トランジスタWSTr2Aでは、透明基板200およびポリシリコン401の上には絶縁層413が形成され、その絶縁層413の上にはゲート404が選択的に形成されている。このように、書込トランジスタWSTr2Aのゲート絶縁膜は、1つの絶縁層413により構成されている。

図24は、駆動トランジスタDRTr2Aおよび書込トランジスタWSTr2Aの製造工程の一例を表すものである。まず、駆動トランジスタDRTr2Aおよび書込トランジスタWSTr2Aにおいて、ポリシリコン401および絶縁層412をこの順で形成する(図24(A))。次に、書込トランジスタWSTr2Aにおいて、絶縁層412をエッチングにより全て取り除く(図24(B))。次に、駆動トランジスタDRTr2Aおよび書込トランジスタWSTr2Aにおいて、絶縁層413を生成し(図24(C))、その後にゲート404および絶縁層405を生成する(図24(D))。

この場合でも、駆動トランジスタDRTr2Aのゲート絶縁膜容量Coxを小さくすることができるため、画質が低下するおそれを低減することができる。

駆動トランジスタDRTr2Aおよび書込トランジスタWSTr2Aの製造工程では、図24に示したように、ポリシリコン401および絶縁層412を形成した後に、書込トランジスタWSTr2Aにおいて、絶縁層412をエッチングにより全て取り除いた。しかしながら、これに限定されるものではなく、これに代えて、例えば、図25,26に示した駆動トランジスタDRTr2Bおよび書込トランジスタWSTr2Bのように、駆動トランジスタDRTr2Bおよび書込トランジスタWSTr2Bにおいて、ポリシリコン401および絶縁層412を形成した後に、書込トランジスタWSTr2Bにおいて、絶縁層412の一部をエッチングにより取り除き、薄く絶縁層412Aを残してもよい。この例では、図25に示したように、書込トランジスタWSTr2Bは、絶縁層412A,413を有している。この絶縁層412Aは、駆動トランジスタDRTr2Bにおける絶縁層412と同時に形成されるものである。このように、書込トランジスタWSTr2Bのゲート絶縁膜は、2つの絶縁層412A,413により構成されている。このように、絶縁層412の一部(絶縁層412A)を残すことにより、絶縁層412を全て取り除く場合と比べて、ポリシリコン401が汚染されるおそれを低減することができる。

図27は、本変形例に係る駆動トランジスタDRTr2Cおよび書込トランジスタWSTr2Cの概略断面構造を表すものである。駆動トランジスタDRTr2Cは、絶縁層432,434およびゲート435を有するものである。駆動トランジスタDRTr2Cでは、透明基板200およびポリシリコン401の上には絶縁層432,434がこの順で形成され、その絶縁層434の上にはゲート435が選択的に形成されている。この絶縁層434の比誘電率は、絶縁層432の比誘電率よりも低いことが望ましい。このように、駆動トランジスタDRTr2Cのゲート絶縁膜は、2つの絶縁層432,434により構成されている。書込トランジスタWSTr2Cは、絶縁層432およびゲート433を有するものである。書込トランジスタWSTr2Cでは、透明基板200およびポリシリコン401の上には絶縁層432が形成され、その絶縁層432の上にはゲート433が選択的に形成されている。このように、書込トランジスタWSTr2Cのゲート絶縁膜は、1つの絶縁層432により構成されている。

図28は、駆動トランジスタDRTr2Cおよび書込トランジスタWSTr2Cの製造工程の一例を表すものである。まず、駆動トランジスタDRTr2Cおよび書込トランジスタWSTr2Cにおいて、ポリシリコン401および絶縁層432をこの順で形成する(図28(A))。次に、書込トランジスタWSTr2Cにおいてゲート433を形成し、その後に駆動トランジスタDRTr2Cおよび書込トランジスタWSTr2Cにおいて、絶縁層434を形成する(図28(B))。次に、駆動トランジスタDRTr2Cにおいてゲート435を形成し、その後に駆動トランジスタDRTr2Cおよび書込トランジスタWSTr2Cにおいて、絶縁層405を形成する(図28(C))。

この場合でも、駆動トランジスタDRTr2Cゲート絶縁膜容量Coxを小さくすることができるため、画質が低下するおそれを低減することができる。

[変形例2−2] 上記実施の形態では、トップゲート構造の駆動トランジスタDRTr2および書込トランジスタWSTr2を用いたが、これに限定されるものではなく、これに代えて、例えば、ボトムゲート構造の駆動トランジスタDRTr2および書込トランジスタWSTr2を用いてもよい。

[その他の変形例] 上記実施の形態に係る表示装置2に、上記第1の実施の形態の各変形例を適用してもよい。

<3.第3の実施の形態> 次に、第3の実施の形態に係る表示装置3について説明する。本実施の形態は、駆動トランジスタのポリシリコンにおけるグレイン(結晶粒)を、他のトランジスタのグレインよりも小さくしたものである。その他の構成は、上記第1の実施の形態(図1等)と同様である。なお、上記第1の実施の形態に係る表示装置1と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図1に示したように、表示装置3は、表示部60を有している。表示部60は、第1の実施の形態に係る表示部10と同様に、4つのサブ画素11(11R,11G,11B,11W)を有する画素Pixが、マトリックス状に複数配置されたものである。各サブ画素11は、駆動トランジスタDRTr3と、書込トランジスタWSTr3とを有している。この例では駆動トランジスタDRTr3におけるポリシリコン203のグレインG(結晶粒)は、書込トランジスタWSTr3におけるポリシリコン203のグレインGよりも小さくなるように形成されている。

図29は、ポリシリコン203におけるグレイン(結晶粒)の一例を表すものである。ポリシリコン203では、この例では、ランダムな形状のグレインGがランダムに配置されている。なお、グレインGのこれに限定されるものではなく、これに代えて、互いに似た形状のグレインを整然と配置してもよい。駆動トランジスタDRTr3および書込トランジスタWSTr3の製造工程では、上記第1の実施の形態に係る表示装置1と同様に、絶縁層202(図3)上にアモルファスシリコン層を形成し、そのアモルファスシリコン層に対してELA装置によりアニール処理を行うことにより、グレインGを成長させてポリシリコン203を形成する。その際、駆動トランジスタDRTr3および書込トランジスタWSTr3に対して、互いに異なる照射条件を用いてレーザービームを照射する。具体的には、例えば、駆動トランジスタDRTr3に対しては、低いエネルギーでレーザービームを照射し、書込トランジスタWSTr3に対しては、高いエネルギーでレーザービームを照射する。なお、これに限定されるものではなく、これに代えて、例えば、駆動トランジスタDRTr3に対しては照射回数を少なくすることにより照射時間を短くし、書込トランジスタWSTr3に対しては照射回数を多くすることにより照射時間を長くして、同じエネルギーでレーザービームを照射してもよい。これにより、駆動トランジスタDRTr3のグレインGを、書込トランジスタWSTr3のグレインGよりも小さくすることができる。

このように、表示装置3では、これにより、駆動トランジスタDRTr3のグレインGを、書込トランジスタWSTr3のグレインGよりも小さくしたので、画質が低下するおそれを低減することができる。すなわち、まず、グレインGを小さくすると、そのポリシリコン203におけるキャリア(例えば電子)の移動度μを小さくすることができる。つまり、キャリアは、グレインG内では速く移動することができるが、グレインGの境界では移動速度が落ちる。よって、グレインGが小さいほど、キャリアが越えるべきグレインGの境界が多くなり、移動度μが小さくなる。このように、表示装置3では、駆動トランジスタDRTr3の移動度μを小さくしたので、式(1)に示したように、ドレイン電流Idsに対するゲート・ソース間電圧Vgsの感度を低くすることができる。よって、画素電圧Vsigがデータ線DTLごとにばらついても、例えば表示画像において、サブ画素11の列方向に延伸する筋が生ずるおそれを低減することができ、画質が低下するおそれを低減することができる。

また、このように、駆動トランジスタDRTr3におけるポリシリコン203のグレインGを、書込トランジスタWSTr3におけるポリシリコン203のグレインGよりも小さくしたので、移動度μのばらつきを抑えることができる。すなわち、移動度μは、キャリアが超えるグレインGの境界の数に応じてばらつく。よって、グレインGを小さくするほど、キャリアが越えるグレインGの境界が多くなり、その境界の数のばらつきが小さくなるので、移動度μのばらつきを抑えることができる。これにより、駆動トランジスタDRTr3の移動度μのばらつきに起因する画質の低下を抑えることができる。

図30は、表示装置3の実装例を表すものである。この例では、表示部60の左側、上側、右側、下側にそれぞれ周辺回路71〜74が配置されている。周辺回路71は、例えば走査線駆動部23であり、周辺回路73は、例えば電源線駆動部26であり、周辺回路74は、例えばデータ線駆動部27である。表示部60では、上述したように、駆動トランジスタDRTr3のグレインGを、書込トランジスタWSTr3のグレインGよりも小さくしている。周辺回路71〜74では、これらの回路に用いられるトランジスタのグレインGを、例えば表示部60の書込トランジスタWSTr3のグレインGと同程度にしている。これにより、表示装置3では、表示部60の駆動トランジスタDRTr3の移動度μを、この駆動トランジスタDRTr3以外のトランジスタの移動度μに比べて小さくすることができる。このように、表示装置3では、駆動トランジスタDRTr3以外のトランジスタの移動度μを大きい値に保ちつつ、駆動トランジスタDRTr3のみの移動度μを小さくすることにより、駆動トランジスタDRTr3以外のトランジスタの動作に影響を及ぼすおそれを低減しつつ、画質の低下を抑えることができる。

以上のように本実施の形態では、駆動トランジスタのグレインを、書込トランジスタのグレインよりも小さくしたので、駆動トランジスタの移動度を小さくすることができるため、画質が低下するおそれを低減することができる。

[変形例3−1] 上記実施の形態では、表示部60の駆動トランジスタDRTr3の移動度μを小さくするとともに、表示部60の書込トランジスタWSTr3および周辺回路71〜74におけるトランジスタの移動度μを大きくしたが、これに限定されるものではない。これに代えて、例えば、表示部60の駆動トランジスタDRTr3および書込トランジスタWSTr3の移動度μを小さくするとともに、周辺回路71〜74におけるトランジスタの移動度μを大きくしてもよい。また、例えば、表示部60の駆動トランジスタDRTr3および書込トランジスタWSTr3、ならびに周辺回路71,73における移動度μを小さくするとともに、周辺回路72,74におけるトランジスタの移動度μを大きくしてもよい。また、例えば、表示部60の駆動トランジスタDRTr3および書込トランジスタWSTr3、ならびに周辺回路72,74におけるトランジスタ移動度μを小さくするとともに、周辺回路71,73におけるトランジスタの移動度μを大きくしてもよい。

[変形例3−2] 上記実施の形態では、駆動トランジスタDRTr3および書込トランジスタWSTr3に対して、互いに異なる照射条件を用いてレーザービームを照射することにより、駆動トランジスタDRTr3におけるポリシリコン203のグレインGを、書込トランジスタWSTr3におけるポリシリコン203のグレインGよりも小さくしたが、これに限定されるものではない。以下に、本変形例について詳細に説明する。

図31は、本変形例に係る駆動トランジスタDRTr3Aおよび書込トランジスタWSTr3Aの概略断面構造を表すものである。図32は、駆動トランジスタDRTr3Aの一構成例を表すものである。駆動トランジスタDRTr3Aおよび書込トランジスタWSTr3Aは、トップゲート構造のトランジスタである。

駆動トランジスタDRTr3Aは、導電層501と、絶縁層502と、ポリシリコン503と、絶縁層504と、ゲート505と、絶縁層506とを有するものである。駆動トランジスタDRTr3Aでは、透明基板200の上に、導電層501が選択的に形成されている。この導電層501は、例えばモリブデン(Mo)などにより構成される。そして、透明基板200および導電層501の上には、絶縁層502が形成されている。この絶縁層502の上には、ポリシリコン503が選択的に形成され、絶縁層502およびポリシリコン503の上には絶縁層504が形成されている。そして、絶縁層504の上には、ゲート505が選択的に形成され、絶縁層504およびゲート505の上には絶縁層506が形成されている。

このように、駆動トランジスタDRTr3Aは、ポリシリコン503の下に、導電層501が形成されている。この導電層501は、この例では、図32に示したように、ゲート505が形成された領域に対応する領域に形成されている。言い換えれば、導電層501は、駆動トランジスタDRTr3AのチャネルCHの下に設けられている。なお、これに限定されるものではなく、これに代えて、例えば、導電層501を、チャネルCHの少なくとも一部の下に設けてもよい。

書込トランジスタWSTr3Aは、絶縁層502と、ポリシリコン503と、絶縁層504と、ゲート505と、絶縁層506とを有するものである。すなわち、書込トランジスタWSTr3Aは、駆動トランジスタDRTr3Aと異なり、導電層501を有さないものである。

駆動トランジスタDRTr3Aおよび書込トランジスタWSTr3Aの製造工程では、上記第1の実施の形態に係る表示装置1などと同様に、絶縁層502上にアモルファスシリコン層を形成し、そのアモルファスシリコン層に対してELA装置によりアニール処理を行うことにより、グレインGを成長させてポリシリコン503を形成する。その際、駆動トランジスタDRTr3Aおよび書込トランジスタWSTr3Aに対して、同じ照射条件を用いてレーザービームを照射する。そして、駆動トランジスタDRTr3Aでは、アモルファスシリコン層(ポリシリコン503)に生じた熱が絶縁層502を介して導電層501に伝わって放熱される。このため、駆動トランジスタDRTr3Aでは、アモルファスシリコン層は、導電層501を有していない書込トランジスタWSTrのアモルファスシリコン層に比べて、熱しやすくかつ冷めやすい。すなわち、レーザービームを照射したときの駆動トランジスタDRTr3Aのアモルファスシリコン層の温度は、同じ照射条件でレーザービームを照射したときの書込トランジスタWSTrのアモルファスシリコン層の温度よりも低くなる。これにより、駆動トランジスタDRTr3AのグレインGを、書込トランジスタWSTr3AのグレインGよりも小さくすることができる。

以上のように、本変形例では、駆動トランジスタDRTr3Aにおいて、ポリシリコン503の下に導電層501を設けるようにしたので、駆動トランジスタDRTr3Aでは、書込トランジスタWSTr3Aに比べてより多く放熱させることができる。これにより、駆動トランジスタDRTr3Aおよび書込トランジスタWSTr3Aに対してレーザービームを照射する際の照射条件を同じにすることができ、製造工程をシンプルにすることができる。

各サブ画素11に係る導電層501は、他のサブ画素11に係る導電層501と電気的に接続されることが望ましい。これにより、製造工程において、レーザービームを照射したときに、より放熱しやすくすることができる。なお、これに限定されるものではなく、各サブ画素11に係る導電層501を、他のサブ画素11に係る導電層501と接続しなくてもよい。

また、導電層501は、例えば、所定の直流電圧が印加されることが望ましい。具体的には、例えば、導電層501を接地することができる。これにより、各サブ画素11の動作をより安定させることができる。また、例えば所定の正の電圧や負の電圧を印加してもよい。これにより、駆動トランジスタDRTr3Aのしきい値Vthを調整することができる。なお、これに限定されるものではなく、導電層501に交流電圧を印加してもよいし、導電層501を電気的にフローティングにしてもよい。

また、この例では、図32に示したように、導電層501を駆動トランジスタDRTr3AのチャネルCHが形成された領域に形成したが、これに限定されるものではなく、これに代えて、例えば、図33に示す駆動トランジスタDRTr3Bのように、ポリシリコン503の折り返し部分W1やコンタクト205が形成された領域をも含むより広い領域にわたって形成してもよい。

[その他の変形例] 上記実施の形態に係る表示装置3に、上記第1,2の実施の形態の各変形例を適用してもよい。

<4.適用例> 次に、上記実施の形態および変形例で説明した表示装置の適用例について説明する。

図34は、上記実施の形態等の表示装置が適用されるテレビジョン装置の外観を表すものである。このテレビジョン装置は、例えば、フロントパネル511およびフィルターガラス512を含む映像表示画面部510を有しており、この映像表示画面部510は、上記実施の形態等に係る表示装置により構成されている。

上記実施の形態等の表示装置は、このようなテレビジョン装置の他、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、携帯型ゲーム機、あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、上記実施の形態等の表示装置は、映像を表示するあらゆる分野の電子機器に適用することが可能である。

以上、いくつかの実施の形態および変形例、ならびに電子機器への適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。

例えば、上記の各実施の形態では、NチャネルMOS型の駆動トランジスタDRTrおよび書込トランジスタWSTrを用いてサブ画素11を構成したが、これに限定されるものではなく、これに代えて、例えば、図35,36に示すように、PチャネルMOS型の駆動トランジスタDRTrPおよび書込トランジスタWSTrPを用いてサブ画素12を構成してもよい。書込トランジスタWSTrPは、ゲートが走査線WSLに接続され、ソースがデータ線DTLに接続され、ドレインが駆動トランジスタDRTrPのゲートおよび容量素子Csの一端に接続されている。駆動トランジスタDRTrPは、ゲートが書込トランジスタWSTrPのドレインおよび容量素子Csの一端に接続され、ドレインが発光素子30のアノードに接続され、ソースが容量素子Csの他端および電源線PLに接続されている。駆動部20は、図36に示したように、タイミングt11〜t12の期間(書込期間P11)において、サブ画素12に対する画素電圧Vsigの書込みを行う。具体的には、まず、電源線駆動部26が、駆動トランジスタDRTrのソースに電圧Vccpを供給する(図36(D))。そして、データ線駆動部27が、タイミングt11において、信号Sigを画素電圧Vsigに設定し(図36(B))、走査線駆動部23が、走査信号WSの電圧を低レベルから高レベルに変化させる(図36(A))。これにより、書込トランジスタWSTrがオン状態になり、駆動トランジスタDRTrのゲート電圧Vgが電圧Vsigに設定される(図36(C))。このようにして、発光素子30は、タイミングt11以降の期間(発光期間P12)において発光する。

また、例えば、上記各実施の形態等では、サブ画素をいわゆる「2Tr1C」の構成にしたが、これに限定されるものではなく、その他の素子を追加して構成してもよい。具体的には、例えば、図37に示すサブ画素11Aのように、駆動トランジスタDRTrへの電源信号DSの供給を制御する電源トランジスタDSTrを設け、いわゆる「3Tr1C」の構成にしてもよい。

また、例えば、上記各実施の形態等では、いわゆるトップエミッション型の発光素子30を用いたが、これに限定されるものではなく、これに代えて、例えば、発光層230から射出した光が、支持基板である透明基板200の方向に進む、いわゆるボトムエミッション型の発光素子を用いてもよい。なお、この場合は、トップエミッション型と異なり、透明基板200は、光が射出される面に設けられるため、透明性を有する基板を用いている。

また、例えば、上記各実施の形態では、表示装置は、有機EL素子を有するものとしたが、これに限定されるものではなく、電流駆動型の表示素子を有するものであれば、どのような表示装置であってもよい。

なお、駆動トランジスタDRTrのチャネルCHを長くする方法としては、図38A〜38Dに示したようなものが考えられる。図38A,38Bに示した参考例では、ゲート201が形成されている領域において、途中でポリシリコン203を折り返している。すなわち、上記実施の形態に係る駆動トランジスタDRTr(図7、図10)では、ゲート201が形成されていない領域においてポリシリコン203を折り返したが、この参考例に係る駆動トランジスタDRTr(図38A,38B)では、ゲート201が形成されている領域においてポリシリコン203を折り返している。図38Cに示した参考例では、ゲート201が形成されている領域において、途中でポリシリコン203を90度曲げている。図38Dに示した参考例では、ゲート201が形成されている領域において、途中でポリシリコン203を左に90度曲げた後、さらに右に90度曲げている。

なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

なお、本技術は以下のような構成とすることができる。

(1)発光素子と、 接続部と、その接続部を介して直列に接続された複数のチャネル部とを有し、前記発光素子に駆動電流を供給する駆動トランジスタと を備えた表示装置。

(2)前記複数のチャネル部のそれぞれは、第1の方向に延伸している 前記(1)に記載の表示装置。

(3)前記複数のチャネル部は、互いに同じ層に形成され、 前記接続部は、前記複数のチャネル部が形成された層と同じ層に形成されている 前記(2)に記載の表示装置。

(4)前記複数のチャネル部は、第2の方向に並設されている 前記(3)に記載の表示装置。

(5)前記複数のチャネル部は、互いに異なる層に形成されている 前記(2)に記載の表示装置。

(6)前記駆動トランジスタは、第1のゲート電極および第2のゲート電極を有し、 前記複数のチャネル部は、第1のチャネル部および第2のチャネル部を含み、 前記第1のゲート電極、前記第1のチャネル部、前記第2のゲート電極、および前記第2のチャネル部が、この順に絶縁層を介して積層されている 前記(5)に記載の表示装置。

(7)前記駆動トランジスタは、第1のゲート電極および第2のゲート電極を有し、 前記複数のチャネル部は、第1のチャネル部および第2のチャネル部を含み、 前記第1のゲート電極、前記第1のチャネル部、前記第2のチャネル部、および前記第2のゲート電極が、この順に絶縁層を介して積層されている 前記(5)に記載の表示装置。

(8)前記駆動トランジスタは、ゲート電極を有し、 前記複数のチャネル部は、第1のチャネル部および第2のチャネル部を含み、 前記第1のチャネル部、前記ゲート電極、および前記第2のチャネル部が、この順に絶縁層を介して積層されている 前記(5)に記載の表示装置。

(9)前記駆動トランジスタを複数備え、複数の前記駆動トランジスタにおけるチャネル部のそれぞれは、前記前記第1の方向に延伸している 請求項2に記載の表示装置。 前記(2)から(8)のいずれかに記載の表示装置。

(10)前記駆動トランジスタは、ゲート電極およびゲート絶縁膜を有し、 ゲート電極およびゲート絶縁膜を有し、前記駆動トランジスタのゲート電極に画素電圧を伝える書込トランジスタをさらに備え、 前記駆動トランジスタの前記ゲート絶縁膜は、前記書込トランジスタの前記ゲート絶縁膜より厚い 前記(1)から(9)のいずれかに記載の表示装置。

(11)前記駆動トランジスタの前記ゲート絶縁膜は、 第1の絶縁層と、 前記第1の絶縁層と、前記駆動トランジスタの前記ゲート電極との間に形成された第2の絶縁層と を有する 前記(10)に記載の表示装置。

(12)前記書込トランジスタの前記ゲート絶縁膜は、前記第1の絶縁層と同じ層に、前記第1の絶縁層と同じ材料で形成された第3の絶縁層を有する 前記(11)に記載の表示装置。

(13)前記第2の絶縁層の比誘電率は、前記第1の絶縁層および前記第3の絶縁層の比誘電率よりも小さい 前記(12)に記載の表示装置。

(14)前記書込トランジスタの前記ゲート絶縁膜は、前記第2の絶縁層と同じ層に、前記第2の絶縁層と同じ材料で形成された第4の絶縁層を有する 前記(11)に記載の表示装置。

(15)前記書込トランジスタの前記ゲート絶縁膜は、前記第1の絶縁層と同じ層に、前記第1の絶縁層と同じ材料で、前記第1の絶縁層よりも薄く形成された第3の絶縁層をさらに有する 前記(14)に記載の表示装置。

(16)前記第1の絶縁層の比誘電率は、前記第2の絶縁層および前記第4の絶縁層の比誘電率よりも小さい 前記(14)または(15)に記載の表示装置。

(17)前記複数のチャネル部は、互いに同じ層に形成され、 前記駆動トランジスタは、ゲート電極と導電層とを有し、 前記導電層、前記複数のチャネル部、および前記ゲート電極が、基板上にこの順に絶縁層を介して積層されている 前記(1)から(4)のいずれかに記載の表示装置。

(18)前記駆動トランジスタを複数備え、 複数の前記駆動トランジスタのうちの一の駆動トランジスタの導電層は、複数の前記駆動トランジスタのうちの他の一の駆動トランジスタの導電層と互いに接続されている 前記(17)に記載の表示装置。

(19)前記導電層には、所定の直流電位が印加されている 前記(17)または(18)に記載の表示装置。

(20)多結晶により形成された1または複数のチャネル部を有する書込トランジスタをさらに備え、 前記駆動トランジスタの前記複数のチャネル部は、多結晶により形成されたものであり、 前記駆動トランジスタの各チャネル部における結晶粒の大きさの平均は、前記書込トランジスタの各チャネル部における結晶粒の大きさの平均よりも小さい 前記(1)から(19)のいずれかに記載の表示装置。

(21)多結晶により形成された1または複数のチャネル部を有する書込トランジスタをさらに備え、 前記駆動トランジスタの前記複数のチャネル部は、多結晶により形成されたものであり、 前記駆動トランジスタの各チャネル部における結晶粒の大きさの平均は、前記書込トランジスタの各チャネル部における結晶粒の大きさの平均とほぼ等しい 前記(1)から(19)のいずれかに記載の表示装置。

(22)前記発光素子、前記駆動トランジスタ、および前記書込トランジスタは単位画素を構成し、 それぞれが多結晶により形成されたチャネル部を有する複数のトランジスタを有し、前記単位画素を駆動する駆動部をさらに備え、 前記駆動トランジスタの各チャネル部における結晶粒の大きさの平均は、前記駆動部の各トランジスタのチャネル部における結晶粒の大きさの平均よりも小さい 前記(20)または(21)に記載の表示装置。

(23)接続部とその接続部を介して直列に接続された複数のチャネル部とを有する駆動トランジスタと、前記駆動トランジスタのゲート電極に画素電圧を伝える書込トランジスタとを形成し、 前記駆動トランジスタにより電流が供給される発光素子を形成する 表示装置の製造方法。

(24)前記駆動トランジスタおよび前記書込トランジスタのゲート絶縁膜を形成する際、 前記駆動トランジスタおよび前記書込トランジスタが形成される領域において、第1の絶縁層および第2の絶縁層をこの順で形成し、 その後に前記書込トランジスタが形成される領域において第2の絶縁層を取り除く 前記(23)に記載の表示装置の製造方法。

(25)前記駆動トランジスタおよび前記書込トランジスタのゲート絶縁膜およびゲート電極を形成する際、 前記駆動トランジスタおよび前記書込トランジスタが形成される領域において、第1の絶縁層を形成し、 次に、前記書込トランジスタが形成される領域においてゲート電極を形成し、 次に、前記駆動トランジスタおよび前記書込トランジスタが形成される領域において、第2の絶縁層を形成し、 次に、前記駆動トランジスタが形成される領域においてゲート電極を形成する 前記(23)に記載の表示装置の製造方法。

(26)前記駆動トランジスタおよび前記書込トランジスタのゲート絶縁膜を形成する際、 前記駆動トランジスタおよび前記書込トランジスタが形成される領域において第1の絶縁層を形成し、 次に、前記書込トランジスタが形成される領域において第1の絶縁層の一部またはすべてを取り除き、 次に、前記駆動トランジスタおよび前記書込トランジスタが形成される領域において第2の絶縁層を形成する 前記(23)に記載の表示装置の製造方法。

(27)前記第1の絶縁層および前記第2の絶縁層のうちのいずれか一方または双方は、複数の絶縁層からなるものである 前記(24)から(26)のいずれかに記載の表示装置の製造方法。

(28)表示装置と 前記表示装置に対して動作制御を行う制御部と を備え、 前記表示装置は、 発光素子と、 それぞれが第1の方向に延伸し、互いに直列に接続された複数のチャネル部を有し、前記発光素子に駆動電流を供給する駆動トランジスタと を有する 電子機器。

本出願は、日本国特許庁において2013年9月12日に出願された日本特許出願番号2013−189836号、および2014年2月6日に出願された日本特許出願番号2014−21604号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。

当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。