表示装置、駆動装置、駆動方法、および電子機器

本開示は、電流駆動型の表示素子を有する表示装置、そのような表示装置に用いられる駆動装置および駆動方法、ならびにそのような表示装置を備えた電子機器に関する。

近年、画像表示を行う表示装置の分野では、発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機EL(Electro Luminescence)素子を用いた表示装置(有機EL表示装置)が開発され、商品化が進められている。発光素子は、液晶素子などと異なり自発光素子であり、光源(バックライト)が必要ない。そのため、有機EL表示装置は、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速いなどの特徴を有する。

表示装置では、マトリックス状に配置された画素に対して駆動回路が制御を行う。例えば、特許文献1には、画素アレイ部と、シフトレジスタと複数のバッファ回路からなる制御線駆動部とを備えた表示パネルが開示されている。この制御駆動部は、制御線を介して画素に対して制御信号を供給する。このバッファ回路には、少なくとも2つの電圧(VDD/VSS)が供給されており、外部から供給されるセット信号およびリセット信号に基づいて、これらの電圧のうちの1つを選択して出力するようになっている。

特許2009—223092号公報

ところで、一般に、電子回路は、コストや、回路の配置面積、回路レイアウトの自由度などの観点から、シンプルな構成であることが望まれ、表示装置における駆動回路についても、シンプルな構成が期待される。

本開示はかかる問題点に鑑みてなされたもので、その目的は、シンプルな回路構成を実現することができる表示装置、駆動装置、駆動方法、および電子機器を提供することにある。

本開示の第1の表示装置は、単位画素と、スイッチと、非線形素子とを備えている。スイッチは、第1の端子に印加されたパルス信号に基づいて、直流信号が印加された第2の端子と単位画素に接続された第3の端子との間をオンオフ制御するものである。非線形素子は、第1の端子と第3の端子との間に挿設されたものである。パルス信号は、スイッチをオン状態にさせるとともに非線形素子をオフ状態にさせる第1の電圧と、スイッチをオフ状態にさせる第2の電圧との間で遷移するものである。単位画素は、表示素子と、表示素子に駆動電流を供給する駆動トランジスタと、第1の容量素子と、書込トランジスタとを有するものである。駆動トランジスタは、ゲートと、表示素子に接続されたソースと、第3の端子に接続されたドレインとを有するものである。第1の容量素子は、駆動トランジスタのゲートとソースとの間に挿設されたものである。書込トランジスタは、オン状態になることにより、駆動トランジスタのゲートに対して、書込準備期間においてリセット電圧を印加するとともに、書込期間において画素電圧を印加するものである。スイッチは、駆動トランジスタに駆動電流を供給するものである。 本開示の第2の表示装置は、単位画素と、スイッチと、非線形素子とを備えている。スイッチは、第1の端子に印加されたパルス信号に基づいて、直流信号が印加された第2の端子と単位画素に接続された第3の端子との間をオンオフ制御するものである。非線形素子は、第1の端子と第3の端子との間に挿設されたものである。パルス信号は、スイッチをオン状態にさせるとともに非線形素子をオフ状態にさせる第1の電圧と、スイッチをオフ状態にさせる第2の電圧との間で遷移するものである。単位画素は、表示素子と、表示素子に駆動電流を供給する駆動トランジスタと、第1の容量素子と、制御トランジスタと、書込トランジスタとを有するものである。駆動トランジスタは、ゲートと、表示素子に接続されたソースと、第3の端子に接続されたドレインとを有するものである。第1の容量素子は、駆動トランジスタのゲートとソースとの間に挿設されたものである。制御トランジスタは、オン状態になることにより、駆動トランジスタのゲートに対して、書込期間の前に配置された書込準備期間に含まれる複数のサブ期間のうちの1以上のサブ期間においてリセット電圧を印加するものである。書込トランジスタは、オン状態になることにより、駆動トランジスタのゲートに対して、書込期間において画素電圧を印加するものである。スイッチは、駆動トランジスタに駆動電流を供給するものである。

本開示の第1の駆動装置は、スイッチと、非線形素子とを備えている。スイッチは、第1の端子に印加されたパルス信号に基づいて、直流信号が印加された第2の端子と単位画素に接続された第3の端子との間をオンオフ制御するものである。非線形素子は、第1の端子と第3の端子との間に挿設されたものである。パルス信号は、スイッチをオン状態にさせるとともに非線形素子をオフ状態にさせる第1の電圧と、スイッチをオフ状態にさせる第2の電圧との間で遷移するものである。単位画素は、表示素子と、表示素子に駆動電流を供給する駆動トランジスタと、第1の容量素子と、書込トランジスタとを有するものである。駆動トランジスタは、ゲートと、表示素子に接続されたソースと、第3の端子に接続されたドレインとを有するものである。第1の容量素子は、駆動トランジスタのゲートとソースとの間に挿設されたものである。書込トランジスタは、オン状態になることにより、駆動トランジスタのゲートに対して、書込準備期間においてリセット電圧を印加するとともに、書込期間において画素電圧を印加するものである。スイッチは、駆動トランジスタに駆動電流を供給するものである。 本開示の第2の駆動装置は、スイッチと、非線形素子とを備えている。スイッチは、第1の端子に印加されたパルス信号に基づいて、直流信号が印加された第2の端子と単位画素に接続された第3の端子との間をオンオフ制御するものである。非線形素子は、第1の端子と第3の端子との間に挿設されたものである。パルス信号は、スイッチをオン状態にさせるとともに非線形素子をオフ状態にさせる第1の電圧と、スイッチをオフ状態にさせる第2の電圧との間で遷移するものである。単位画素は、表示素子と、表示素子に駆動電流を供給する駆動トランジスタと、第1の容量素子と、制御トランジスタと、書込トランジスタとを有するものである。駆動トランジスタは、ゲートと、表示素子に接続されたソースと、第3の端子に接続されたドレインとを有するものである。第1の容量素子は、駆動トランジスタのゲートとソースとの間に挿設されたものである。制御トランジスタは、オン状態になることにより、駆動トランジスタのゲートに対して、書込期間の前に配置された書込準備期間に含まれる複数のサブ期間のうちの1以上のサブ期間においてリセット電圧を印加するものである。書込トランジスタは、オン状態になることにより、駆動トランジスタのゲートに対して、書込期間において画素電圧を印加するものである。スイッチは、駆動トランジスタに駆動電流を供給するものである。

本開示の第1の駆動方法は、第1の端子に印加されたパルス信号に基づいて、スイッチを用いて、直流信号が印加された第2の端子と単位画素に接続された第3の端子との間をオンオフ制御するとともに、非線形素子を用いて、第1の端子と第3の端子との間で非線形動作を行うものである。パルス信号は、スイッチをオン状態にさせるとともに非線形素子をオフ状態にさせる第1の電圧と、スイッチをオフ状態にさせる第2の電圧との間で遷移するものである。単位画素は、表示素子と、表示素子に駆動電流を供給する駆動トランジスタと、第1の容量素子と、書込トランジスタとを有するものである。駆動トランジスタは、ゲートと、表示素子に接続されたソースと、第3の端子に接続されたドレインとを有するものである。第1の容量素子は、駆動トランジスタのゲートとソースとの間に挿設されたものである。書込トランジスタは、オン状態になることにより、駆動トランジスタのゲートに対して、書込準備期間においてリセット電圧を印加するとともに、書込期間において画素電圧を印加するものである。スイッチは、駆動トランジスタに駆動電流を供給するものである。 本開示の第2の駆動方法は、第1の端子に印加されたパルス信号に基づいて、スイッチを用いて、直流信号が印加された第2の端子と単位画素に接続された第3の端子との間をオンオフ制御するとともに、非線形素子を用いて、第1の端子と第3の端子との間で非線形動作を行うものである。パルス信号は、スイッチをオン状態にさせるとともに非線形素子をオフ状態にさせる第1の電圧と、スイッチをオフ状態にさせる第2の電圧との間で遷移するものである。単位画素は、表示素子と、表示素子に駆動電流を供給する駆動トランジスタと、第1の容量素子と、制御トランジスタと、書込トランジスタとを有するものである。駆動トランジスタは、ゲートと、表示素子に接続されたソースと、第3の端子に接続されたドレインとを有するものである。第1の容量素子は、駆動トランジスタのゲートとソースとの間に挿設されたものである。制御トランジスタは、オン状態になることにより、駆動トランジスタのゲートに対して、書込期間の前に配置された書込準備期間に含まれる複数のサブ期間のうちの1以上のサブ期間においてリセット電圧を印加するものである。書込トランジスタは、オン状態になることにより、駆動トランジスタのゲートに対して、書込期間において画素電圧を印加するものである。スイッチは、駆動トランジスタに駆動電流を供給するものである。

本開示の電子機器は、上記表示装置を備えたものであり、例えば、テレビジョン装置、デジタルカメラ、パーソナルコンピュータ、ビデオカメラあるいは携帯電話等の携帯端末装置などが該当する。

本開示の第1および第2の表示装置、第1および第2の駆動装置、第1および第2の駆動方法、ならびに第1および第2の電子機器では、パルス信号に基づいて、単位画素に信号が印加される。その際、第1の端子に印加されたパルス信号に基づいて、直流信号が印加された第2の端子と単位画素が接続された第3の端子との間でスイッチがオンオフ制御されるとともに、第1の端子と第3の端子との間で、非線形素子により非線形動作が行われる。

本開示の第1および第2の表示装置、第1および第2の駆動装置、第1および第2の駆動方法、ならびに第1および第2の電子機器によれば、第1の端子に印加されたパルス信号に基づいて、直流信号が印加される第2の端子と単位画素に接続された第3の端子との間をオンオフ制御するスイッチと、第1の端子と第3の端子との間に挿設された非線形素子とを設けるようにしたので、シンプルな回路を実現できる。

本開示の実施の形態に係る表示装置の一構成例を表すブロック図である。

図1に示したサブ画素の一構成例を表す回路図である。

図1に示した電源線駆動部の一構成例を表す回路図である。

表示装置における電源線駆動部の配置を表す説明図である。

図3に示した駆動回路およびその周辺部のレイアウト構成例を表すレイアウト図である。

第1の実施の形態に係る駆動部の一動作例を表すタイミング波形図である。

第1の実施の形態に係るサブ画素の一動作例を表すタイミング波形図である。

図3に示した駆動回路の一動作例を表すタイミング波形図である。

比較例に係る電源線駆動部の一構成例を表す回路図である。

図9に示した駆動回路の一動作例を表すタイミング波形図である。

第1の実施の形態の変形例に係る電源線駆動部の一構成例を表す回路図である。

第1の実施の形態の他の変形例に係る電源線駆動部の一構成例を表す回路図である。

第2の実施の形態に係る駆動部の一動作例を表すタイミング波形図である。

第2の実施の形態に係るサブ画素の一動作例を表すタイミング波形図である。

第2の実施の形態に係る駆動回路の一動作例を表すタイミング波形図である。

第2の実施の形態に係る駆動回路およびサブ画素の一動作例を表す説明図である。

第2の実施の形態の変形例に係るサブ画素の一構成例を表す回路図である。

実施の形態に係る表示装置を実装したモジュールの一構成例を表す説明図である。

実施の形態に係る表示装置の適用例1の外観構成を表す斜視図である。

実施の形態に係る表示装置の適用例2の外観構成を表す斜視図である。

実施の形態に係る表示装置の適用例2の他の外観構成を表す斜視図である。

実施の形態に係る表示装置の適用例3の外観構成を表す斜視図である。

実施の形態に係る表示装置の適用例4の外観構成を表す斜視図である。

実施の形態に係る表示装置の適用例4の外観構成を表す他の斜視図である。

実施の形態に係る表示装置の適用例5の外観構成を表す正面図である。

実施の形態に係る表示装置の適用例5の外観構成を表す背面図である。

実施の形態に係る表示装置の適用例6の外観構成を表す斜視図である。

実施の形態に係る表示装置の適用例7の外観構成を表す斜視図である。

実施の形態に係る表示装置の適用例8の外観構成を表す斜視図である。

他の変形例に係るサブ画素の一構成例を表す回路図である。

以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。 1.第1の実施の形態 2.第2の実施の形態 3.適用例

<1.第1の実施の形態> [構成例] 図1は、第1の実施の形態に係る表示装置の一構成例を表すものである。表示装置1は、有機EL素子を用いた、アクティブマトリックス方式の表示装置である。なお、本開示の実施の形態に係る駆動装置、駆動方法は、本実施の形態により具現化されるので、併せて説明する。この表示装置1は、表示部10および駆動部20を備えている。

表示部10は、複数の画素Pixがマトリックス状に配置されたものである。各画素Pixは、赤色、緑色、青色のサブ画素11を有している。表示部10は、行方向に延伸する複数の走査線WSLおよび複数の電源線PLと、列方向に延伸する複数のデータ線DTLとを有している。これらの走査線WSL、電源線PL、およびデータ線DTLの一端は、駆動部20に接続されている。上記した各サブ画素11は、走査線WSLとデータ線DTLとの交差部に配置されている。

図2は、サブ画素11の回路構成の一例を表すものである。サブ画素11は、書込トランジスタWSTrと、駆動トランジスタDRTrと、有機EL素子OLEDと、容量素子Cs,Csubとを備えている。すなわち、この例では、サブ画素11は、2つのトランジスタ(書込トランジスタWSTr、駆動トランジスタDRTr)および2つの容量素子Cs,Csubを用いて構成される、いわゆる「2Tr2C」の構成を有するものである。

書込トランジスタWSTrおよび駆動トランジスタDRTrは、例えば、NチャネルMOS(Metal Oxide Semiconductor)型のTFT(Thin Film Transistor;薄膜トランジスタ)により構成されるものである。書込トランジスタWSTrは、ゲートが走査線WSLに接続され、ソースがデータ線DTLに接続され、ドレインが駆動トランジスタDRTrのゲートおよび容量素子Csの一端に接続されている。駆動トランジスタDRTrは、ゲートが書込トランジスタWSTrのドレインおよび容量素子Csの一端に接続され、ドレインが電源線PLに接続され、ソースが容量素子Csの他端および有機EL素子OLEDのアノード等に接続されている。

容量素子Csは、一端が駆動トランジスタDRTrのゲート等に接続され、他端は駆動トランジスタDRTrのソース等に接続されている。容量素子Csubは、一端が有機EL素子OLEDのアノードに接続され、他端が有機EL素子OLEDのカソードに接続されている。すなわち、この例では、容量素子Csubは、有機EL素子OLEDと並列に接続されている。有機EL素子OLEDは、各サブ画素11に対応する色(赤色、緑色、青色)の光を射出する発光素子であり、アノードが駆動トランジスタDRTrのソース等に接続され、カソードには、駆動部20により電圧Vcathが供給されている。

駆動部20は、外部から供給される映像信号Sdispおよび同期信号Ssyncに基づいて、表示部10を駆動するものである。この駆動部20は、図1に示したように、映像信号処理部21と、タイミング生成部22と、走査線駆動部23と、電源線駆動部26と、データ線駆動部27とを備えている。

映像信号処理部21は、外部から供給される映像信号Sdispに対して所定の信号処理を行い、映像信号Sdisp2を生成するものである。この所定の信号処理としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。

タイミング生成部22は、外部から供給される同期信号Ssyncに基づいて、走査線駆動部23、電源線駆動部26、およびデータ線駆動部27に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御する回路である。

走査線駆動部23は、タイミング生成部22から供給された制御信号に従って、複数の走査線WSLに対して走査信号WSを順次印加することにより、行ごとにサブ画素11を順次選択するものである。

電源線駆動部26は、タイミング生成部22から供給された制御信号に従って、複数の電源線PLに対して電源信号DSを順次印加することにより、行ごとにサブ画素11の発光動作および消光動作の制御を行うものである。電源信号DSは、電圧Vccpと電圧Viniとの間で遷移するものである。後述するように、電圧Viniは、サブ画素11を初期化するための電圧であり、電圧Vccpは、駆動トランジスタDRTrに電流Idsを流して有機EL素子OLEDを発光させるための電圧である。

図3は、電源線駆動部26の一構成例を表すものである。電源線駆動部26は、電圧生成部31と、シフトレジスタ32と、複数の駆動回路33とを有している。

電圧生成部31は、電圧Vccpを生成するものである。電圧生成部31は、この電圧Vccpを、配線L1を介して、各駆動回路33に供給するようになっている。

シフトレジスタ32は、タイミング生成部22から供給される制御信号(図示せず)に基づいて、駆動対象となる画素ラインを選択するための複数の走査信号Ssを生成するものである。各走査信号Ssは、表示部10における各画素ラインに対応するものである。具体的には、例えば、k番目の走査信号Ss(k)は、kライン目の画素ラインに対応している。各走査信号Ssは、高レベル電圧VHと低レベル電圧VLとの間で遷移する信号である。この低レベル電圧VLは、電圧Viniよりも、駆動回路33のトランジスタ35(後述)の閾値電圧Vthの分だけ低い電圧(Vini−Vth)である。シフトレジスタ32は、例えば、走査信号Ss(k)を、k番目の配線L2(k)を介して、k番目の駆動回路33(k)に供給するようになっている。

各駆動回路33は、電圧生成部31から供給された電圧Vccp、およびシフトレジスタ32から供給された走査信号Ssに基づいて、電源信号DSを生成するものである。各駆動回路33は、表示部10における各画素ラインに対応して設けられている。具体的には、例えば、k番目の駆動回路33(k)は、電圧Vccpおよびk番目の走査信号Ss(k)に基づいて、k番目の電源信号DS(k)を生成する。そして、駆動回路33(k)は、その電源信号DS(k)を、kライン目の画素ラインに係る電源線PL(k)に印加するようになっている。

各駆動回路33は、トランジスタ34,35を有している。トランジスタ34,35は、書込トランジスタWSTrや駆動トランジスタDRTrと同様に、例えば、NチャネルMOS型のTFTにより構成されるものである。駆動回路33(k)において、トランジスタ34のゲートは、トランジスタ35のソースに接続されるとともに配線L2(k)に接続され、ドレインは配線L1に接続され、ソースは、トランジスタ35のドレインおよびゲートに接続されるとともに電源線PL(k)に接続されている。駆動回路33(k)において、トランジスタ35のドレインは、トランジスタ35のゲートおよびトランジスタ34のソースに接続されるとともに電源線PL(k)に接続され、ソースは、トランジスタ34のゲートに接続されるとともに配線L2(k)に接続されている。すなわち、トランジスタ35は、いわゆるダイオード接続されている。トランジスタ34は、トランジスタ35のチャネル幅Wよりも広いチャネル幅Wで形成されている。

この構成により、駆動回路33(k)では、走査信号Ss(k)の電圧が高レベル電圧VHである場合には、トランジスタ34がオン状態になるとともに、トランジスタ35がオフ状態になる。これにより、駆動回路33(k)は、電圧Vccpを電源信号DS(k)として出力する。また、走査信号Ss(k)の電圧が低レベル電圧VLである場合には、トランジスタ34がオフ状態になるとともに、トランジスタ35が過渡的にオン状態になる。これにより、駆動回路33(k)は、低レベル電圧VL(=Vini−Vth)よりもトランジスタ35の閾値電圧Vthの分だけ高い電圧Viniを電源信号DS(k)として出力するようになっている。

図4は、表示装置1における電源線駆動部26の配置を表すものである。この例では、基板30のうちの、表示部10が形成された領域の左側の額縁領域に走査線駆動部23が配置され、右側の額縁領域に電源線駆動部26が配置されている。この電源線駆動部26が配置される領域では、配線L1が縦方向に延伸するように設けられている。そして、その配線L1の右側には、シフトレジスタ32が配置され、配線L1の左側の領域39には、複数の駆動回路33が配置されている。

図5は、駆動回路33およびその周辺部のレイアウト構成例を表すものである。この例では、表示装置1は、下層メタルM1と上層メタルM2の2つのメタル層を形成可能な製造プロセスを用いて製造されている。下層メタルM1は、例えばモリブデンMoなどにより構成され、上層メタルM2は、例えばアルミニウムAlなどにより構成されている。上層メタルM2のシート抵抗は、下層メタルM1のシート抵抗よりも低いものである。

トランジスタ34,35のゲート(ゲート部分GP)は、下層メタルM1で構成され、トランジスタ34,35のドレインおよびソースは、上層メタルM2に接続されている。配線L1は、上層メタルM2で形成され、トランジスタ34のドレインに接続されている。配線L2は、配線L1と交差する部分以外の部分では上層メタルM2で形成され、配線L1と交差する部分においては下層メタルM1で形成されている。この配線L2は、トランジスタ34のゲート(ゲート部分GP)に接続されるとともに、トランジスタ35のソースに接続された上層メタルM2とコンタクトCTを介して接続されている。電源線PLは、上層メタルM2で形成され、トランジスタ34のソースおよびトランジスタ35のドレインに接続されるとともに、コンタクトCTを介してトランジスタ35のゲートに接続されている。

図1において、データ線駆動部27は、映像信号処理部21から供給された映像信号Sdisp2およびタイミング生成部22から供給された制御信号に従って、各サブ画素11の発光輝度を指示する画素電圧Vsig、および後述するVth補正を行うための電圧Vofsを含む信号Sigを生成し、各データ線DTLに印加するものである。

この構成により、駆動部20は、後述するように、サブ画素11に対して、駆動トランジスタDRTrの素子ばらつきが画質に与える影響を抑えるための補正(Vth補正)を行う。その後に、サブ画素11に対して画素電圧Vsigの書込みを行うとともに、上述したVth補正とは異なるμ(移動度)補正を行う。そして、その後に、サブ画素11の有機EL素子OLEDが、書き込まれた画素電圧Vsigに応じた輝度で発光するようになっている。

ここで、サブ画素11は、本開示における「単位画素」の一具体例に対応する。容量素子Csは、本開示における「第1の容量素子」の一具体例に対応する。容量素子Csubは、本開示における「第2の容量素子」の一具体例に対応する。有機EL素子OLEDは、本開示における「表示素子」の一具体例に対応する。トランジスタ34は、本開示における「スイッチ」の一具体例に対応する。トランジスタ35は、本開示における「非線形素子」の一具体例に対応する。走査信号Ssは、本開示における「パルス信号」の一具体例に対応する。配線L2は、本開示における「第1の配線」の一具体例に対応し、配線L1は、本開示における「第2の配線」の一具体例に対応する。高レベル電圧VHは、本開示における「第1の電圧」の一具体例に対応し、低レベル電圧VLは、本開示における「第2の電圧」の一具体例に対応する。電圧Viniは、本開示における「第3の電圧」の一具体例に対応し、電圧Vccpは、本開示における「第4の電圧」の一具体例に対応する。電圧Vofsは、本開示における「リセット電圧」の一具体例に対応する。

[動作および作用] 続いて、本実施の形態の表示装置1の動作および作用について説明する。

(全体動作概要) まず、図1を参照して、表示装置1の全体動作概要を説明する。映像信号処理部21は、外部から供給される映像信号Sdispに対して所定の信号処理を行い、映像信号Sdisp2を生成する。タイミング生成部22は、外部から供給される同期信号Ssyncに基づいて、走査線駆動部23、電源線駆動部26およびデータ線駆動部27に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御する。走査線駆動部23は、タイミング生成部22から供給された制御信号に従って、複数の走査線WSLに対して走査信号WSを順次印加することにより、行ごとにサブ画素11を順次選択する。電源線駆動部26は、タイミング生成部22から供給された制御信号に従って、複数の電源線PLに対して電源信号DSを順次印加することにより、行ごとにサブ画素11の発光動作および消光動作の制御を行う。データ線駆動部27は、映像信号処理部21から供給された映像信号Sdisp2およびタイミング生成部22から供給された制御信号に従って、各サブ画素11の発光輝度を指示する画素電圧Vsig、およびVth補正を行うための電圧Vofsを含む信号Sigを生成し、各データ線DTLに印加する。表示部10は、駆動部20から供給された走査信号WS、電源信号DS、および信号Sigに基づいて、表示を行う。

(詳細動作) 図6は、駆動部20の動作のタイミング図を表すものであり、(A)は走査信号WSの波形を示し、(B)は電源信号DSの波形を示し、(C)は信号Sigの波形を示す。図6(A)において、走査信号WS(k)は、kライン目のサブ画素11を駆動する走査信号WSであり、同様に、走査信号WS(k+1),WS(k+2),WS(K+3)は、それぞれ、(k+1)ライン目、(k+2)ライン目、(k+3)ライン目のサブ画素11を駆動する走査信号WSである。電源信号DS(図6(B))についても同様である。

駆動部20の走査線駆動部23は、走査線WSLに対して、2つのパルスPP1,PP2を有する走査信号WSを順次印加する(図6(A))。その際、走査線駆動部23は、1水平期間(1H)において、1つの走査線WSLに対して、2つのパルスPP1,PP2を印加する。電源線駆動部26は、電源線PLに対して、パルスPP1の開始タイミング(例えばタイミングt1)を含む所定期間(例えばタイミングt0〜t2の期間)だけ電圧Viniになり、その他の期間は電圧Vccpになる電源信号DSを印加する(図6(B))。データ線駆動部27は、データ線DTLに対して、パルスPP2を含む所定期間(例えばタイミングt4〜t7の期間)に画素電圧Vsigを印加し、その他の期間に電圧Vofsを印加する(図6(C))。

このようにして、駆動部20は、1水平期間(例えばタイミングt1〜t7)において、kライン目のサブ画素11を駆動し、次の水平期間(例えばタイミングt7〜t8)において、(k+1)ライン目のサブ画素11を駆動する。そして、駆動部20は、1フレーム期間において、表示部10の全てのサブ画素11を駆動する。

図7は、タイミングt0〜t7の期間におけるサブ画素11の動作のタイミング図を表すものであり、(A)は走査信号WSの波形を示し、(B)は電源信号DSの波形を示し、(C)は信号Sigの波形を示し、(D)は駆動トランジスタDRTrのゲート電圧Vgの波形を示し、(E)は駆動トランジスタDRTrのソース電圧Vsの波形を示す。図7(B)〜(E)では、同じ電圧軸を用いて各波形を示している。

駆動部20は、1水平期間(1H)内において、サブ画素11の初期化を行い(初期化期間P1)、駆動トランジスタDRTrの素子ばらつきが画質に与える影響を抑えるためのVth補正を行い(Vth補正期間P2)、サブ画素11に対して画素電圧Vsigの書込みを行うとともに、μ補正を行う(書込・μ補正期間P3)。そして、その後に、サブ画素11の有機EL素子OLEDが、書き込まれた画素電圧Vsigに応じた輝度で発光する(発光期間P4)。

ここで、初期化期間P1は、本開示における「第1のサブ期間」の一具体例に対応し、Vth補正期間P2は、本開示における「第2のサブ期間」の一具体例に対応する。

以下に、その詳細を説明する。

まず、電源線駆動部26は、初期化期間P1に先立つタイミングt0において、電源信号DSを電圧Vccpから電圧Viniに変化させる(図7(B))。これにより、駆動トランジスタDRTrがオン状態になり、駆動トランジスタDRTrのソース電圧Vsが、電圧Viniに設定される(図7(E))。

次に、駆動部20は、タイミングt1〜t2の期間(初期化期間P1)において、サブ画素11を初期化する。具体的には、タイミングt1において、データ線駆動部27が、信号Sigを電圧Vofsに設定し(図7(C))、走査線駆動部23が、走査信号WSの電圧を低レベルから高レベルに変化させる(図7(A))。これにより、書込トランジスタWSTrがオン状態になり、駆動トランジスタDRTrのゲート電圧Vgが電圧Vofsに設定される(図7(D))。このようにして、サブ画素11は、駆動トランジスタDRTrのゲート・ソース間電圧Vgs(=Vofs−Vini)が、駆動トランジスタDRTrの閾値電圧Vthよりも大きい電圧に設定されることにより、初期化される。

次に、駆動部20は、タイミングt2〜t3の期間(Vth補正期間P2)において、Vth補正を行う。具体的には、電源線駆動部26が、タイミングt2において、電源信号DSを電圧Viniから電圧Vccpに変化させる(図7(B))。これにより、駆動トランジスタDRTrは飽和領域で動作するようになり、ドレインからソースに電流Idsが流れる。この電流Idsにより、ソース電圧Vsが上昇する(図7(E))。その際、ソース電圧Vsは有機EL素子OLEDのカソードの電圧Vcathよりも低いため、有機EL素子OLEDは逆バイアス状態を維持し、有機EL素子OLEDには電流は流れない。このようにソース電圧Vsが上昇することにより、ゲート・ソース間電圧Vgsが低下するため、電流Idsは低下する。この負帰還動作により、電流Idsは“0”(ゼロ)に向かって収束していく。言い換えれば、駆動トランジスタDRTrのゲート・ソース間電圧Vgsは、駆動トランジスタDRTrの閾値電圧Vthと等しくなる(Vgs=Vth)ように収束していく。

次に、走査線駆動部23は、タイミングt3において、走査信号WSの電圧を高レベルから低レベルに変化させる(図7(A))。これにより、書込トランジスタWSTrはオフ状態になる。そして、データ線駆動部27は、タイミングt4において、信号Sigを画素電圧Vsigに設定する(図7(C))。

次に、駆動部20は、タイミングt5〜t6の期間(書込・μ補正期間P3)において、サブ画素11に対して画素電圧Vsigの書込みを行うとともにμ補正を行う。具体的には、走査線駆動部23が、タイミングt5において、走査信号WSの電圧を低レベルから高レベルに変化させる(図7(A))。これにより、書込トランジスタWSTrはオン状態になり、駆動トランジスタDRTrのゲート電圧Vgが、電圧Vofsから画素電圧Vsigに上昇する(図7(D))。このとき、駆動トランジスタDRTrのゲート・ソース間電圧Vgsが閾値電圧Vthより大きくなり(Vgs>Vth)、ドレインからソースへ電流Idsが流れるため、駆動トランジスタDRTrのソース電圧Vsが上昇する(図7(E))。このような負帰還動作により、駆動トランジスタDRTrの素子ばらつきの影響が抑えられ(μ(移動度)補正)、駆動トランジスタDRTrのゲート・ソース間電圧Vgsは、画素電圧Vsigに応じた電圧Vemiに設定される。

次に、駆動部20は、タイミングt6以降の期間(発光期間P4)において、サブ画素11を発光させる。具体的には、タイミングt6において、走査線駆動部23は、走査信号WSの電圧を高レベルから低レベルに変化させる(図7(A))。これにより、書込トランジスタWSTrがオフ状態になり、駆動トランジスタDRTrのゲートがフローティングとなるため、これ以後、容量素子Csの端子間電圧、すなわち、駆動トランジスタDRTrのゲート・ソース間電圧Vgsは維持される。そして、駆動トランジスタDRTrに電流Idsが流れるにつれ、駆動トランジスタDRTrのソース電圧Vsが上昇し(図7(E))、これに伴って駆動トランジスタDRTrのゲート電圧Vgも上昇する(図7(D))。そして、このようなブートストラップ動作により、駆動トランジスタDRTrのソース電圧Vsが、有機EL素子OLEDの閾値電圧Velと電圧Vcathの和(Vel+Vcath)よりも大きくなると、有機EL素子OLEDのアノード・カソード間に電流が流れ、有機EL素子OLEDが発光する。すなわち、有機EL素子OLEDの素子ばらつきに応じてソース電圧Vsが上昇し、有機EL素子OLEDが発光する。

その後、表示装置1では、所定の期間(1フレーム期間)が経過したのち、発光期間P4から初期化期間P1に移行する。駆動部20は、この一連の動作を繰り返すように駆動する。

このように、表示装置1では、Vth補正およびμ補正の両方を行うようにしたので、駆動トランジスタDRTrの素子ばらつきに起因する画質の低下を抑えることができる。また、表示装置1では、発光期間P4において、有機EL素子OLEDの素子ばらつきに応じてソース電圧Vsが上昇するようにしたので、有機EL素子OLEDの素子ばらつきに起因する画質の低下を抑えることができる。

(駆動回路33の動作) 次に、駆動回路33の詳細動作について説明する。駆動回路33は、電圧生成部31から供給された電圧Vccp、およびシフトレジスタ32から供給された走査信号Ssに基づいて、電源信号DSを生成する。

図8は、駆動回路33の動作のタイミング図を表すものであり、(A)は走査信号Ssの波形を示し、(B)は電源信号DSの波形を示す。

まず、タイミングt11において、走査信号Ssの電圧が低レベル電圧VLから高レベル電圧VHに変化する(図8(A))。これにより、駆動回路33のトランジスタ34がオン状態になるとともに、トランジスタ35がオフ状態になり、電圧生成部31が生成した電圧Vccpが、トランジスタ34を介して電源線PLに印加される。このようにして、電源信号DSは電圧Vccpに変化する(図8(B))。そして、駆動回路33は、Vth補正期間P2、書込・μ補正期間P3、および発光期間P4において、その電源線PLに接続された各サブ画素11に対して、電流を供給する。

次に、タイミングt12において、走査信号Ssの電圧が高レベル電圧VHから低レベル電圧VL(=Vini−Vth)に変化する(図8(A))。これにより、駆動回路33のトランジスタ34がオフ状態になるとともに、トランジスタ35が過渡的にオン状態になり、電源線PLの電圧は低下する(図8(B))。そして、電源線PLの電圧が電圧Viniにまで低下すると、トランジスタ35はオフ状態になる。そして、その電源線PLに接続された各サブ画素11では、初期化期間P1において初期化が行われる。

駆動回路33は、以上の動作を繰り返す。これにより、その電源線PLに接続された各サブ画素11では、初期化から発光までの一連の動作を繰り返す。

このように、表示装置1では、スイッチとして機能するトランジスタ34と、非線形素子(ダイオード)として機能するトランジスタ35を用いて駆動回路33を構成したので、比較例を挙げて後述するように、電源線駆動部26の回路構成をシンプルにすることができる。

また、駆動回路33では、トランジスタ34のチャネル幅Wをトランジスタ35のチャネル幅Wよりも大きくしたので、サブ画素11を駆動しやすくするとともに、駆動回路33の回路面積を抑えることができる。すなわち、駆動回路33は、Vth補正期間P2、書込・μ補正期間P3、および発光期間P4において、トランジスタ34をオン状態にすることにより、サブ画素11に対して電流を供給する。特に、発光期間P4では、有機EL素子OLEDが発光するための駆動電流を供給する。この駆動電流は、有機EL素子OLEDの発光輝度が高いほど大きくなる。よって、トランジスタ34のオン抵抗が十分に低いことが望ましく、トランジスタ34のチャネル幅Wを広いことが望ましい。一方、駆動回路33は、初期化期間P1において、電源線PLに電圧Viniを印加し、サブ画素11のソース電圧Vsを電圧Viniに設定する。この場合には、トランジスタ35には過渡的に電流が流れるものの、定常的には電流は流れない。よって、トランジスタ35のチャネル幅Wを狭くすることができる。このように構成することにより、サブ画素11を駆動しやすくするとともに、駆動回路33の回路面積を抑えることができる。

また、電源線駆動部26では、図5に示したように、配線L1を、シート抵抗が低い上層メタルM2により形成したので、配線L1の抵抗値を低くすることができ、サブ画素11を駆動しやすくすることができる。

また、電源線駆動部26では、図4,5に示したように、配線L1を、駆動回路33とシフトレジスタ32との間に配置したので、サブ画素11を駆動しやすくすることができる。すなわち、例えば、配線L1を、表示部10と駆動回路33との間に配置した場合には、配線L1と電源線PLが交差してしまう。つまり、この場合には、配線L1または電源線PLをシート抵抗が高い下層メタルM1で形成する必要があり、かつ、その交差部分に寄生容量が形成されてしまう。これにより、電源線PLに印加される電源信号DSの立ち上がり時間trなどが長くなり、例えば短い時間幅のパルスが生成しにくくなるおそれがある。一方、電源線駆動部26では、配線L1を、駆動回路33とシフトレジスタ32との間に配置したので、配線L1をシート抵抗が低い上層メタルM2により形成することができ、電源信号DSの立ち上がり時間trなどを短くすることができる。なお、電源線駆動部26では、図5に示したように、配線L1と配線L2が交差し、その交差部分において配線L2をシート抵抗が高い下層メタルM1で形成する必要がある。しかしながら、この配線L2は、トランジスタ34,35に接続されるものであり、表示部10内に延伸する電源線PLとは異なり容量負荷が少ないため、シフトレジスタ32は、比較的容易にこの配線L2を駆動することができる。よって、電源信号DSの波形が鈍るおそれを低減することができる。

(比較例) 次に、比較例に係る電源線駆動部26Rについて説明する。本比較例は、電圧生成部31Rが電圧Vccp,Viniを生成し、駆動回路33Rが電圧Vccp,Viniのうちの一方を選択して出力するものである。その他の構成は、本実施の形態(図1)と同様である。

図9は、比較例に係る電源線駆動部26Rの一構成例を表すものである。電源線駆動部26Rは、電圧生成部31Rと、シフトレジスタ32RA,32RBと、複数の駆動回路33Rとを有している。

電圧生成部31Rは、電圧Vccpを生成して、その電圧Vccpを配線L1を介して各駆動回路33Rに供給するとともに、電圧Viniを生成して、その電圧Viniを配線L3を介して各駆動回路33Rに供給する。

シフトレジスタ32RAは、タイミング生成部22から供給される制御信号(図示せず)に基づいて、駆動対象となる画素ラインを選択するための複数の走査信号SsAを生成するものである。シフトレジスタ32RAは、例えば、走査信号SsA(k)を、k番目の配線L2A(k)を介して、k番目の駆動回路33R(k)に供給する。同様に、シフトレジスタ32RBは、タイミング生成部22から供給される制御信号(図示せず)に基づいて、駆動対象となる画素ラインを選択するための複数の走査信号SsBを生成するものである。シフトレジスタ32RBは、例えば、走査信号SsB(k)を、k番目の配線L2B(k)を介して、k番目の駆動回路33R(k)に供給する。

各駆動回路33Rは、電圧生成部31Rから供給された電圧Vccp,Vini、シフトレジスタ33RAから供給された走査信号SsA、およびシフトレジスタ33RBから供給された走査信号SsBに基づいて、電源信号DSを生成するものである。各駆動回路33Rは、トランジスタ35Rを有している。トランジスタ35Rは、トランジスタ34などと同様に、例えば、NチャネルMOS型のTFTにより構成されるものである。駆動回路33R(k)において、トランジスタ35Rのドレインは、トランジスタ34のソースに接続されるとともに電源線PL(k)に接続され、ゲートは配線L2B(k)に接続され、ソースは配線L3に接続される。

図10は、駆動回路33Rの動作のタイミング図を表すものであり、(A)は走査信号SsAの波形を示し、(B)は走査信号SsBの波形を示し、(C)は電源信号DSの波形を示す。

まず、タイミングt21において、走査信号SsBの電圧が高レベル電圧VHから低レベル電圧VLに変化する(図10(B))。これにより、トランジスタ35Rがオフ状態になり、電源線PLへの電圧Viniの印加が停止する。次に、タイミングt22において、走査信号SsAの電圧が低レベル電圧VLから高レベル電圧VHに変化する(図10(A))。これにより、トランジスタ34がオン状態になり、電圧生成部31Rが生成した電圧Vccpが、トランジスタ34を介して電源線PLに印加され、電源信号DSが電圧Vccpに変化する(図10(C))。

次に、タイミングt23において、走査信号SsAの電圧が高レベル電圧VHから低レベル電圧VLに変化する(図10(A))。これにより、トランジスタ34がオフ状態になり、電源線PLへの電圧Vccpの印加が停止する。次に、タイミングt24において、走査信号SsBの電圧が低レベル電圧VLから高レベル電圧VHに変化する(図10(B))。これにより、トランジスタ35Rがオン状態になり、電圧生成部31Rが生成した電圧Viniが、トランジスタ35Rを介して電源線PLに印加され、電源信号DSが電圧Viniに変化する(図10(C))。

このようにして、電源線駆動部26Rでは、電圧生成部31Rが電圧Vccp,Viniを生成し、シフトレジスタ32RA,32RBが生成した2つの走査信号SsA,SsBに基づいて、駆動回路33Rが電圧Vccp,Viniのうちの一方を選択して出力する。

比較例に係る電源線駆動部26Rでは、このように、スイッチとして機能する2つのトランジスタ34,35Rを用いて駆動回路33Rを構成している。これにより、電源線駆動部26Rには、それらの2つのトランジスタ34,35Rをオンオフ制御するための2つのシフトレジスタ32RA,RBと、電圧Vccp,Viniをそれぞれ伝える2つの配線L1,L3が必要になってしまう。これにより、電源線駆動部26Rの回路規模が増大し、回路および配線の配置面積が増大してしまい、回路レイアウトの自由度が低下するおそれがある。また、表示装置全体としての商品デザインの自由度を低下させるおそれもある。すなわち、近年、商品デザインの観点から、しばしば狭い額縁領域のパネルが好まれるが、電源線駆動部26Rは、図4の場合と同様に、いわゆる額縁領域に形成されるため、額縁領域を狭くすることが困難になるおそれがある。

一方、本実施の形態に係る電源線駆動部26では、スイッチとして機能するトランジスタ34と、非線形素子(ダイオード)として機能するトランジスタ35を用いて駆動回路33を構成している。これにより、電源線駆動部26では、1つのシフトレジスタ32と、1本の配線L1というシンプルな構成を実現できるとともに、電源線駆動部26Rと同等の機能を実現することができる。よって、電源線駆動部26では、回路規模を小さくすることができ、回路および配線の配置面積を小さくすることができ、回路レイアウトの自由度を高めることができる。また、狭い額縁領域のパネルを実現することができるため、表示装置全体としての商品デザインの自由度を高めることができる。

[効果] 以上のように本実施の形態では、スイッチとして機能するトランジスタと、非線形素子(ダイオード)として機能するトランジスタを用いて駆動回路を構成したので、電源線駆動部の構成をシンプルにすることができる。これにより、回路規模を小さくすることができ、回路および配線の配置面積を小さくすることができ、回路レイアウトの自由度を高めることができるとともに、表示装置全体としての商品デザインの自由度を高めることができる。

また、本実施の形態では、トランジスタ34のチャネル幅Wをトランジスタ35のチャネル幅Wよりも大きくしたので、サブ画素を駆動しやすくするとともに、駆動回路の回路面積を抑えることができる。

また、本実施の形態では、配線L1を、シート抵抗が低い上層メタルにより形成したので、配線L1の抵抗値を低くすることができ、サブ画素を駆動しやすくすることができる。

また、本実施の形態では、配線L1を、駆動回路とシフトレジスタとの間に配置したので、サブ画素を駆動しやすくすることができる。

また、本実施の形態では、PMOSトランジスタを用いずNMOSトランジスタのみを用いて表示部を構成したので、例えば、酸化物TFT(TOSTFT)プロセスのように、PMOSトランジスタを製造できないプロセスでも表示部を製造することができる。

[変形例1−1] 上記実施の形態では、駆動回路33において、ダイオード接続されたトランジスタ35を設けたが、これに限定されるものではなく、これに代えて、例えば、図11に示したように、ダイオード35Bを設けてもよい。この電源線駆動部26Bは、駆動回路33Bを有している。駆動回路33B(k)では、ダイオード35Bのアノードは電源線PL(k)に接続され、カソードは配線L2(k)に接続されている。

[変形例1−2] 上記実施の形態では、駆動回路のトランジスタ34,35をNチャネルMOS型のTFTにより構成したが、これに限定されるものではなく、例えば、図12に示したように、PチャンネルMOS型のTFTにより構成してもよい。この変形例に係る電源線駆動部26Cは、駆動回路33Cと、電圧生成部31Cと、シフトレジスタ32Cとを有している。駆動回路33Cは、トランジスタ36,37を有している。トランジスタ36,37は、PチャンネルMOS型のTFTである。トランジスタ36は、非線形素子(ダイオード)として機能するものであり、トランジスタ37は、スイッチとして機能するものである。電圧生成部31Cは、電圧Viniを生成するものである。シフトレジスタ32Cは、タイミング生成部22から供給される制御信号(図示せず)に基づいて、駆動対象となる画素ラインを選択するための複数の走査信号Ssを生成するものである。各走査信号Ssの高レベル電圧VHは、電圧Vccpよりも、駆動回路33Cのトランジスタ36の閾値電圧の絶対値|Vth|だけ高い電圧(Vccp+|Vth|)である。

この構成により、駆動回路33C(k)では、走査信号Ss(k)の電圧が低レベル電圧VLである場合には、トランジスタ37がオン状態になるとともに、トランジスタ36がオフ状態になる。これにより、駆動回路33C(k)は、電圧Viniを電源信号DS(k)として出力する。また、走査信号Ss(k)の電圧が高レベル電圧VHである場合には、トランジスタ37がオフ状態になるとともに、トランジスタ36が過渡的にオン状態になる。これにより、駆動回路33C(k)は、高レベル電圧VH(=Vccp+|Vth|)よりもトランジスタ36の閾値電圧の絶対値|Vth|だけ低い電圧Vccpを電源信号DS(k)として出力する。この例では、例えば、トランジスタ36のチャネル幅(W)を、トランジスタ37のチャネル幅(W)よりも広くすることができる。

[変形例1−3] 上記実施の形態では、駆動回路33を用いて電源線駆動部26を構成したが、これに限定されるものではなく、これに代えて、もしくはこれに加え、例えば、駆動回路33を用いて走査線駆動部23を構成してもよい。この場合には、走査線駆動部23の構成をシンプルにすることができる。

[変形例1−4] 上記実施の形態では、本技術を、有機EL素子を用いた表示装置に適用したが、これに限定されるものではなく、これに代えて、例えば、液晶表示素子を用いた表示装置に適用してもよい。具体的には、例えば、画素電圧を書き込む画素を選択する回路(上記実施の形態における走査線駆動部23に相当)に適用することができる。

[変形例1−5] 上記実施の形態では、図7等に示したように、Vth補正期間P2の前に、1つの初期化期間P1を設けたが、これに限定されるものではなく、これに代えて、例えば、複数の初期化期間P1を設けてもよい。この場合、複数の初期化期間P1は、例えば、複数の水平期間にわたって設けることができる。これにより、長い初期化期間P1を確保することができるため、より確実にサブ画素11の初期化を行うことができる。

同様に、上記実施の形態では、図7等に示したように、初期化期間P1と書込・μ補正期間P3の間に、1つのVth補正期間P2を設けたが、これに限定されるものではなく、これに代えて、例えば、複数のVth補正期間P2を設けてもよい。この場合、複数のVth補正期間P2は、例えば、複数の水平期間にわたって設けることができる。これにより、長いVth補正期間P2を確保することができるため、より確実にVth補正を行うことができる。

<2.第2の実施の形態> 次に、第2の実施の形態に係る表示装置2について説明する。本実施の形態は、サブ画素11を初期化する前に、サブ画素11に対して電圧Vofsの書込みを行うことにより、消光動作を行うものである。なお、上記第1の実施の形態に係る表示装置1と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図1に示したように、表示装置2は、駆動部40を備えている。駆動部40は、走査線駆動部43を有している。走査線駆動部43は、以下に示すように、走査線WSLに対して、3つのパルスPP0〜PP2を有する走査信号WSを順次印加するものである。

図13は、駆動部40の動作のタイミング図を表すものであり、(A)は走査信号WSの波形を示し、(B)は電源信号DSの波形を示し、(C)は信号Sigの波形を示す。

駆動部40の走査線駆動部43は、走査線駆動部43は、1水平期間(1H)において、1つの走査線WSLに対してパルスPP0を印加し、その次の1水平期間(1H)において、その走査線WSLに対して2つのパルスPP1,PP2を印加する。すなわち、第1の実施の形態に係る走査線駆動部23は、1水平期間(1H)において、1つの走査線WSLに対して2つのパルスPP1,PP2を印加したが、本実施の形態に係る走査線駆動部43は、さらに、その1水平期間(1H)の一つ前の1水平期間(1H)において、その走査線WSLに対してパルスPP0を印加する。このパルスPP0は、具体的には、信号Sigが電圧Vofsを示し、かつ、そのパルスPP0が供給される画素ラインに係る電源信号DSが電圧Vccpを示す期間内の所定期間(例えばタイミングt31〜t32)に印加される。

図14は、表示装置2のサブ画素11の動作のタイミング図を表すものであり、(A)は走査信号WSの波形を示し、(B)は電源信号DSの波形を示し、(C)は信号Sigの波形を示し、(D)は駆動トランジスタDRTrのゲート電圧Vgの波形を示し、(E)は駆動トランジスタDRTrのソース電圧Vsの波形を示す。

まず、駆動部40は、初期化期間P1に先立つタイミングt31〜t32の期間(消光動作期間P0)において、消光動作を行う。具体的には、データ線駆動部27がデータ線DTLに電圧Vofsを印加している期間内のタイミングt31において、走査線駆動部43が、走査信号WSの電圧を低レベルから高レベルに変化させる(図14(A),(C))。これにより、書込トランジスタWSTrがオン状態になり、駆動トランジスタDRTrのゲート電圧Vgは、1フレーム期間前に書き込んだ画素電圧Vsigに基づく電圧から低下し、電圧Vofsに設定される(図14(D))。これに伴い、駆動トランジスタDRTrのソース電圧Vsもまた低下し、駆動トランジスタDRTrの電流Idsは“0”(ゼロ)になる。その結果、有機EL素子OLEDが消光し、発光期間P4が終了する。

ここで、消光動作期間P0は、本開示における「第3のサブ期間」の一具体例に対応する。

その後、タイミングt32において、走査線駆動部43が、走査信号WSの電圧を高レベルから低レベルに変化させる(図14(A))。これにより、書込トランジスタWSTrがオフ状態になる。

次に、タイミングt0において、電源線駆動部26が、第1の実施の形態の場合と同様に、電源信号DSを電圧Vccpから電圧Viniに変化させる(図14(B))。これにより、駆動トランジスタDRTrがオン状態になり、駆動トランジスタDRTrのソース電圧Vsが低下し、電圧Viniに設定される(図14(E))。その際、このソース電圧Vsの低下に伴い、駆動トランジスタDRTrのゲート電圧Vgもまた低下する(図14(D))。

図14では、説明の便宜上、タイミングt0において、電源信号DSが電圧Vccpから電圧Viniに急激に変化するように描いたが、実際には、以下に示すように、電源信号DSは、電圧Vccpから電圧Viniに向かって、ある時定数で変化する。

図15は、駆動部40の動作のタイミング図を表すものであり、(A)は走査信号WSの波形を示し、(B)は走査信号Ssの波形を示し、(C)は電源信号DSの波形を示す。図16は、駆動回路33およびサブ画素11の動作を表すものである

電源線駆動部26のシフトレジスタ32は、タイミングt0において、走査信号Ssの電圧を高レベル電圧VHから低レベル電圧VLに変化させる(図15(B))。これにより、駆動回路33では、トランジスタ35が過渡的にオン状態になり、図16に示したように、電源線PLに接続された複数のサブ画素11の駆動トランジスタDRTrから、トランジスタ35を介して、シフトレジスタ32に電流I1が流れる。その結果、図14(E)に示したように、駆動トランジスタDRTrのソース電圧Vsがある時定数で電圧Viniに設定されるとともに、図15(C)において波形W1で示したように、電源信号DSが電圧Vccpから電圧Viniに向かって、ある時定数で変化していく。その際、表示装置2では、タイミングt0の直前において、サブ画素11の駆動トランジスタDRTrのゲート電圧Vgおよびソース電圧Vsを、画素電圧Vsigによらない所定の電圧にしている。すなわち、そのタイミングt0に先立つタイミングt31〜t32の期間(消光動作期間P0)において、駆動部40が、サブ画素11に対して電圧Vofsの書込みを行うことにより、タイミングt0の直前では、ゲート電圧Vgおよびソース電圧Vsは、1フレーム期間前に書き込んだ画素電圧Vsigとは関係の無い所定の電圧になる。これにより、電源信号DSは、タイミングt0〜t2の期間において、1フレーム期間前に書き込んだ画素電圧Vsigによらず、ほぼ同じように電圧Vccpから電圧Viniに向かって低下する。

その後、駆動部40は、第1の実施の形態に係る駆動部20と同様に、サブ画素11の初期化を行い(初期化期間P1)、Vth補正を行い(Vth補正期間P2)、サブ画素11に対して画素電圧Vsigの書込みを行うとともにμ補正を行う(書込・μ補正期間P3)。そして、その後に、サブ画素11の有機EL素子OLEDが、書き込まれた画素電圧Vsigに応じた輝度で発光する(発光期間P4)。

このように、表示装置2では、サブ画素11を初期化する前に、サブ画素11に電圧Vofsを書き込むことにより、消光動作を行う。これにより、タイミングt0〜t2の期間において、電源信号DSを、1フレーム期間前に書き込んだ画素電圧Vsigによらず、ほぼ同じように電圧Vccpから電圧Viniに向かって低下させることができる。その結果、表示装置2では、画質が低下するおそれを低減することができる。

すなわち、仮に、サブ画素11を初期化する前に消光動作を設けない場合には、タイミングt0の直前において、サブ画素11は発光動作を行うこととなる。このとき、サブ画素11の駆動トランジスタDRTrのゲート電圧Vgおよびソース電圧Vsは、1フレーム期間前に書き込んだ画素電圧Vsigに応じた電圧であり、有機EL素子OLEDには、その画素電圧Vsigに応じた電流が流れている。よって、タイミングt0以降の、電源信号DSの電圧の変化は、1フレーム期間前に書き込んだ画素電圧Vsigによって異なってしまうおそれがある。すなわち、例えば1フレーム期間前に書き込んだ画素電圧Vsigが十分に低い場合には、タイミングt0の直前において有機EL素子OLEDにはほとんど電流が流れていないため、図15(C)において波形W1で示したように、電源信号DSの電圧がある時定数で変化する。一方、例えば1フレーム期間前に書き込んだ画素電圧Vsigが高い場合には、タイミングt0の直前において有機EL素子OLEDに多くの電流が流れているため、図15(C)において波形W2で示したように、画素電圧Vsigが低い場合に比べて、電源信号DSの電圧がより長い時定数で変化するおそれがある。このように、1フレーム期間前に書き込んだ画素電圧Vsigによって、電源信号DSの電圧の変化が異なるため、例えば、タイミングt2における電源信号DSの電圧が画素電圧Vsigによって異なってしまう。これにより、Vth補正期間P2において、1フレーム期間前に書き込んだ画素電圧VsigによってVth補正の度合いが異なってしまい、画質が低下するおそれがある。また、例えば、1フレーム期間前に書き込んだ画素電圧Vsigが高く、タイミングt1において、電源信号DSの電圧が十分に下がっていない場合には、初期化期間P1において、サブ画素11を十分に初期化できないおそれがあり、これにより画質が低下するおそれがある。

一方、本実施の形態に係る表示装置2では、サブ画素11を初期化する前に、サブ画素11に電圧Vofsを書き込むようにしたので、タイミングt0〜t2の期間において、電源信号DSが、1フレーム期間前に書き込んだ画素電圧Vsigによらず、ほぼ同じように電圧Vccpから電圧Viniに向かって低下することができる。また、サブ画素11を初期化する前に消光動作を行うようにしたので、タイミングt0の直前において有機EL素子OLEDにはほとんど電流が流れていないため、電源信号DSが電圧Vccpから電圧Viniに向かって短い時定数で低下することができる。これにより、表示装置2では、画質が低下するおそれを低減することができる。

以上のように本実施の形態では、サブ画素を初期化する前に、サブ画素に所定の電圧を書き込むようにしたので、画質が低下するおそれを低減することができる。

また、本実施の形態では、サブ画素を初期化する前に消光動作を行うようにしたので、画質が低下するおそれを低減することができる。

その他の効果は、上記第1の実施の形態の場合と同様である。

[変形例2−1] 上記実施の形態では、図14等に示したように、初期化期間P1の前に、1つの消光動作期間P0を設けたが、これに限定されるものではなく、これに代えて、例えば、複数の消光動作期間P0を設けてもよい。この場合、複数の消光動作期間P0は、例えば、複数の水平期間にわたって設けることができる。これにより、長い消光動作期間P0を確保することができるため、より確実に消光動作を行うことができる。

[変形例2−2] 上記実施の形態では、初期化期間P1に先立つ消光動作期間P0において、書込トランジスタWSTrを介して、駆動トランジスタDRTrのゲートに電圧Vofsを印加したが、これに限定されるものではない。例えば、図17に示すサブ画素11Aのように、制御トランジスタCTrを設け、この制御トランジスタCTrを介して、駆動トランジスタDRTrのゲートに電圧Vofsを印加してもよい。この例では、制御トランジスタCTrのドレインは、駆動トランジスタDRTrのゲートに接続され、ゲートには制御信号CTLが供給され、ソースには電圧Vofsが供給されている。そして、制御トランジスタCTrをオン状態にすることにより、駆動トランジスタDRTrのゲートに電圧Vofsが印加される。

なお、この例では、制御トランジスタCTrを介して、駆動トランジスタDRTrのゲートに電圧Vofsを印加したが、これに限定されるものではなく、電圧Vofsとは異なる電圧を印加してもよい。また、この例では、制御トランジスタCTrを、消光動作のために用いたが、これに限定されるものではなく、消光動作、初期化期間P1における初期化動作、Vth補正期間P2におけるVth補正動作のうちのいずれか1つ以上のために用いてもよい。

[その他の変形例] 上記実施の形態に係る表示装置2に、上記第1の実施の形態の各変形例を適用してもよい。

<3.適用例> 次に、上述した実施の形態で説明した表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。

上記実施の形態の表示装置は、例えば、図18に示したようなモジュールとして、後述する各適用例に係る電子機器に組み込むようにしてもよい。このモジュールは、例えば、基板910上に、表示部920と、駆動回路930A,930Bとが形成されたものである。基板910の一辺に配置された領域940には、駆動回路930と外部機器とを接続するための外部接続端子(図示せず)が形成されている。この例では、外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)950が接続されている。表示部920は、表示部10を含んで構成されるものであり、駆動回路930Aは、駆動部20,40の全部または一部を含んで構成されるものである。

(適用例1) 図19は、テレビジョン装置の外観を表すものである。このテレビジョン装置は、本体部110および表示部120を有しており、表示部120が、上記の表示装置により構成されている。

(適用例2) 図20Aは、電子ブックの外観を表すものであり、図20Bは、他の電子ブックの外観を表したものである。これらの電子ブックは、いずれも、例えば本体部210および表示部220を有しており、表示部220が上記の表示装置により構成されている。

(適用例3) 図21は、スマートフォンの外観を表すものである。このスマートフォンは、例えば、本体部310および表示部320を有しており、表示部320が上記の表示装置により構成されている。

(適用例4) 図22A,22Bは、デジタルカメラの外観を表すものであり、図22Aは、そのデジタルカメラをその前方(被写体側)から眺めた外観を示し、図22Bは、そのデジタルカメラをその後方(像側)から眺めた外観を示す。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430、およびシャッターボタン440を有しており、表示部420が上記の表示装置により構成されている。

(適用例5) 図23A,23Bは、レンズ交換式一眼レフレックスタイプのデジタルカメラの外観を表すものであり、図23Aは、そのデジタルカメラをその前方(被写体側)から眺めた外観を示し、図23Bは、そのデジタルカメラをその後方(像側)から眺めた外観を示す。このデジタルカメラは、例えば、本体部(カメラボディ)450、交換式の撮影レンズユニット(交換レンズ)460、グリップ部470、モニタ480、およびビューファインダ490を有しており、ビューファインダ490が上記の表示装置により構成されている。

(適用例6) 図24は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体部510、キーボード520、および表示部530を有しており、表示部530が上記の表示装置により構成されている。

(適用例7) 図25は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610、レンズ620、スタート/ストップスイッチ630、および表示部640を有しており、表示部640が上記の表示装置により構成されている。

(適用例8) 図26は、ヘッドマウントディスプレイの外観を表したものである。このヘッドマウントディスプレイは、例えば、眼鏡形の表示部710および耳掛け部720を有しており、表示部710が上記の表示装置により構成されている。

以上、いくつかの実施の形態および変形例、ならびに電子機器への適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。本技術により、例えば、狭い額縁領域のパネルを実現することができるため、電子機器の商品デザインの自由度を高めることができる。

例えば、上記の各実施の形態では、サブ画素11において容量素子Csubを設けたが、これに限定されるものではなく、これに代えて、例えば、図27に示すサブ画素11Dのように、容量素子Csubを設けなくてもよい。すなわち、この例では、サブ画素11Dは、2つのトランジスタ(書込トランジスタWSTr、駆動トランジスタDRTr)および1つの容量素子Csを用いて構成される、いわゆる「2Tr1C」の構成を有するものである。

なお、本技術は以下のような構成とすることができる。

(1)単位画素と、 第1の端子に印加されたパルス信号に基づいて、直流信号が印加された第2の端子と前記単位画素に接続された第3の端子との間をオンオフ制御するスイッチと、 前記第1の端子と前記第3の端子との間に挿設された非線形素子と を備えた表示装置。

(2)前記非線形素子は、前記第3の端子に接続されたドレインおよびゲートと、前記第1の端子に接続されたソースとを有する第1のトランジスタであり、 前記スイッチは、前記第1のトランジスタのチャネル幅よりも大きいチャネル幅を有する第2のトランジスタである 前記(1)に記載の表示装置。

(3)前記第1のトランジスタの導電型は、前記第2のトランジスタの導電型と同じである 前記(2)に記載の表示装置。

(4)前記非線形素子は、前記第3の端子に接続されたアノード、および前記第1の端子に接続されたカソードを有するダイオードである 前記(1)に記載の表示装置。

(5)前記第1の端子に接続され、前記パルス信号を伝える第1の配線と、 前記第2の端子に接続されるとともに前記第1の配線と交差し、前記直流信号を伝える第2の配線と をさらに備えた 前記(1)から(4)のいずれかに記載の表示装置。

(6)前記第1の配線と前記第2の配線との交差部分において、前記第2の配線のシート抵抗は、前記第1の配線のシート抵抗よりも低い 前記(5)に記載の表示装置。

(7)前記パルス信号は、前記スイッチをオン状態にさせるとともに前記非線形素子をオフ状態にさせる第1の電圧と、前記スイッチをオフ状態にさせる第2の電圧との間で遷移するものである 前記(1)から(6)のいずれかに記載の表示装置。

(8)前記単位画素は、表示素子と、前記表示素子に駆動電流を供給する駆動トランジスタとを有し、 前記スイッチは、前記駆動トランジスタに前記駆動電流を供給する 前記(7)に記載の表示装置。

(9)前記単位画素は、第1の容量素子と、書込トランジスタとをさらに備え、 前記駆動トランジスタは、ゲートと、前記表示素子に接続されたソースと、前記第3の端子に接続されたドレインとを有し、 前記第1の容量素子は、前記駆動トランジスタのゲートとソースとの間に挿設され、 前記書込トランジスタは、オン状態になることにより、前記駆動トランジスタのゲートに対して、書込準備期間においてリセット電圧を印加するとともに、書込期間において画素電圧を印加する 前記(8)に記載の表示装置。

(10)前記書込準備期間は、第1のサブ期間と、前記第1のサブ期間の後に配置された第2のサブ期間を含み、 前記パルス信号は、 前記第1のサブ期間において前記第2の電圧であり、 前記第2のサブ期間および前記書込期間において前記第1の電圧である 前記(9)に記載の表示装置。

(11)前記第1のサブ期間において、前記非線形素子は、前記単位画素に対して前記第2の電圧に対応する第3の電圧を印加し、 前記第2のサブ期間および前記書込期間において、前記スイッチは、前記単位画素に対して、前記直流信号が示す第4の電圧を印加する 前記(10)に記載の表示装置。

(12)前記第1のサブ期間において、前記非線形素子は、前記駆動トランジスタを介して、前記駆動トランジスタのソース電圧を前記第3の電圧に設定し、 前記第2のサブ期間において、前記スイッチは、前記駆動トランジスタに電流を流すことにより、前記駆動トランジスタのソース電圧を変化させる 前記(11)に記載の表示装置。

(13)前記書込準備期間は、前記第1のサブ期間の前に配置された第3のサブ期間を含み、 前記パルス信号は、前記第3のサブ期間において前記第1の電圧であり、 前記スイッチは、前記第3のサブ期間において、前記単位画素に対して、前記直流信号が示す第4の電圧を印加する 前記(10)から(12)のいずれかに記載の表示装置。

(14)前記第3のサブ期間において、前記駆動トランジスタは、前記表示素子に供給する前記駆動電流の電流量を低下させる 前記(13)に記載の表示装置。

(15)前記単位画素は、第1の容量素子と、制御トランジスタとをさらに備え、 前記駆動トランジスタは、ゲートと、前記表示素子に接続されたソースと、前記第3の端子に接続されたドレインとを有し、 前記第1の容量素子は、前記駆動トランジスタのゲートとソースとの間に挿設され、 前記制御トランジスタは、オン状態になることにより、前記駆動トランジスタのゲートに対して、書込期間の前に配置された書込準備期間に含まれる複数のサブ期間のうちの1以上のサブ期間においてリセット電圧を印加する 前記(8)に記載の表示装置。

(16)前記単位画素は、前記駆動トランジスタのソースに接続された第2の容量素子をさらに備えた 前記(9)から(15)のいずれかに記載の表示装置。

(17)第1の端子に印加されたパルス信号に基づいて、直流信号が印加された第2の端子と単位画素に接続された第3の端子との間をオンオフ制御するスイッチと、 前記第1の端子と前記第3の端子との間に挿設された非線形素子と を備えた駆動装置。

(18)第1の端子に印加されたパルス信号に基づいて、直流信号が印加された第2の端子と単位画素に接続された第3の端子との間をオンオフ制御するとともに、 前記第1の端子と前記第3の端子との間で非線形動作を行う 駆動方法。

(19)表示装置と 前記表示装置に対して動作制御を行う制御部と を備え、 前記表示装置は、 単位画素と、 第1の端子に印加されたパルス信号に基づいて、直流信号が印加された第2の端子と前記単位画素に接続された第3の端子との間をオンオフ制御するスイッチと、 前記第1の端子と前記第3の端子との間に挿設された非線形素子と を有する 電子機器。

1,2…表示装置、10…表示部、11,11A,11D…サブ画素、20,40…駆動部、21…映像信号処理部、22…タイミング生成部、23,43…走査線駆動部、26,26B,26C…電源線駆動部、27…データ線駆動部、30…基板、31,31C…電圧生成部、32,32C…シフトレジスタ、33,33B,33C…駆動回路、34〜37…トランジスタ、35B…ダイオード、39…領域、Cs,Csub…容量素子、CT…コンタクト、CTr…制御トランジスタ、DRTr…駆動トランジスタ、DS…電源信号、DTL…データ線、GP…ゲート部分、L1,L2…配線、OLED…有機EL素子、Pix…画素、PL…電源線、PP0,PP1,PP2…パルス、P0…消光動作期間、P1…初期化期間、P2…Vth補正期間、P3…書込・μ補正期間、P4…発光期間、Sdisp,Sdisp2…映像信号、Sig…信号、Ss…走査信号、Ssync…同期信号、Vini,Vofs…電圧、Vsig…画素電圧、WS…走査信号、WSL…走査線、WSTr…書込トランジスタ。