表示装置及びその駆動方法

本発明は、表示装置及びその駆動方法に関する。

表示装置は、画素電極及びこれに連結されたスイッチング素子を含む複数の画素、そしてスイッチング素子を制御して画素電極に電圧を印加するためのゲート線とデータ線などの多数の信号線を含む。ゲート線はゲート駆動回路が生成したゲート信号を伝達し、データ線はデータ駆動回路が生成したデータ電圧を伝達する。スイッチング素子はゲート信号によってデータ電圧を画素電極に伝達する。

ゲート駆動回路及びデータ駆動回路は、多数の集積回路チップの形態であり、表示板に直接装着されたりフレキシブル回路フィルムなどに装着されたりして表示板に付着されるが、このような集積回路チップは、表示装置の製造費用に高い比率を占める。特に、データ駆動集積回路チップの場合、ゲート駆動回路チップに比べてその価格が非常に高いため、高解像度表示装置の場合にはその数を減らす必要がある。ゲート駆動回路の場合、ゲート線、データ線、及びスイッチング素子と共に表示板に集積することによってその価格を減らすことができるが、データ駆動回路はその構造が多少複雑であるため表示板に集積し難く、より一層その数を減らす必要がある。

本発明は、上記従来の問題点に鑑みてなされたものであって、本発明の目的は、表示装置に設置されるデータ駆動回路チップの数を減らし、ゲート駆動回路の集積空間を確保しながら横線視認のような表示不良を減らすことができる表示装置及びその駆動方法を提供することにある。

上記目的を達成するためになされた本発明の一態様による表示装置は、行列形態に配列された複数の画素、行方向に延長された複数のゲート線、及び該複数のゲート線と交差する複数のデータ線を含む表示板と、前記複数のゲート線にゲート信号を伝達し、前記表示板の互いに対向する周縁領域に位置する第1ゲート駆動部及び第2ゲート駆動部と、前記複数のデータ線にデータ電圧を伝達するデータ駆動部と、を備え、前記複数の画素は、第1色を示す複数の第1色画素、第2色を示す複数の第2色画素、及び第3色を示す複数の第3色画素を含み、行方向に配列された前記複数の第1色画素は前記行方向に延長されたゲート線に連結されて前記第1ゲート駆動部に連結され、行方向に配列された前記複数の第2色画素は前記行方向に延長されたゲート線に連結されて前記第2ゲート駆動部に連結され、行方向に配列された前記複数の第3色画素は前記行方向に延長されたゲート線に連結されて交互に前記第1ゲート駆動部及び前記第2ゲート駆動部に連結され、前記第1ゲート駆動部は、列方向に順に連結されて前記行方向に延長された複数のゲート線に順にゲートオン電圧を出力する複数の第1ゲート駆動回路を含み、前記第2ゲート駆動部は、列方向に順に連結されて前記行方向に延長された複数のゲート線に順に前記ゲートオン電圧を出力する複数の第2ゲート駆動回路を含み、前記複数の第1ゲート駆動回路及び前記複数の第2ゲート駆動回路は、交互に前記複数のゲート線に前記ゲートオン電圧を出力し、前記複数の第1色画素に連結されて行方向に延長されたゲート線、前記複数の第2色画素に連結されて行方向に延長されたゲート線、及び前記複数の第3色画素に連結されて行方向に延長されたゲート線のそれぞれは、順に列方向に沿って交互に配置され、k=6j+1(j=0又は正の整数)であるとき、前記第1ゲート駆動部及び前記第2ゲート駆動部は、交互に、第k行の第1色画素、第(k+1)行の第2色画素、第(k+3)行の第1色画素、第(k+2)行の第3色画素、第(k+5)行の第3色画素、及び第(k+4)行の第2色画素の順に当該ゲート電圧をそれぞれの行に対応するゲート線に印加し、前記データ駆動部は、第k行の第1色画素、第(k+1)行の第2色画素、第(k+3)行の第1色画素、第(k+2)行の第3色画素、第(k+5)行の第3色画素、及び第(k+4)行の第2色画素の順に当該データ電圧を前記複数のデータ線に印加する。

上記目的を達成するためになされた本発明の一態様による表示装置の駆動方法は、行列形態に配列された複数の画素、行方向に延長された複数のゲート線、及び該複数のゲート線と交差する複数のデータ線を含む表示板と、前記複数のゲート線にゲート信号を伝達し、前記表示板の互いに対向する周縁領域に位置する第1ゲート駆動部及び第2ゲート駆動部と、前記複数のデータ線にデータ電圧を伝達するデータ駆動部と、を備える表示装置の駆動方法であって、前記第1ゲート駆動部が、第1色を示す複数の第1色画素にゲートオン電圧を印加する段階と、前記第2ゲート駆動部が、第2色を示す複数の第2色画素にゲートオン電圧を印加する段階と、前記第1ゲート駆動部及び前記第2ゲート駆動部が、交互に第3色を示す複数の第3色画素にゲートオン電圧を印加する段階と、を有し、k=6j+1(j=0又は正の整数)であるとき、前記第1ゲート駆動部及び前記第2ゲート駆動部は、交互に、第k行の第1色画素、第(k+1)行の第2色画素、第(k+3)行の第1色画素、第(k+2)行の第3色画素、第(k+5)行の第3色画素、及び第(k+4)行の第2色画素の順に当該ゲート電圧をそれぞれの行に対応するゲート線に印加し、前記データ駆動部は、第k行の第1色画素、第(k+1)行の第2色画素、第(k+3)行の第1色画素、第(k+2)行の第3色画素、第(k+5)行の第3色画素、及び第(k+4)行の第2色画素の順に当該データ電圧を前記複数のデータ線に印加する段階を有する。

前記複数の第3色画素に連結されて行方向に延長されたゲート線、前記複数の第1色画素に連結されて行方向に延長されたゲート線、及び前記複数の第2色画素に連結されて行方向に延長されたゲート線のそれぞれは、順に列方向に沿って交互に配置されてもよい。 前記複数の第1色画素に連結されて行方向に延長されたゲート線、前記複数の第3色画素に連結されて行方向に延長されたゲート線、及び前記複数の第2色画素に連結されて行方向に延長されたゲート線のそれぞれは、順に列方向に沿って交互に配置されてもよい。 前記第1ゲート駆動回路及び前記第2ゲート駆動回路は前記表示板に集積され、前記第1ゲート駆動回路及び前記第2ゲート駆動回路が集積される空間の列方向幅は、2つの画素行の列方向幅と略同じであってもよい。 前記第3色画素と連結されるゲート線は、前記第1ゲート駆動部及び前記第2ゲート駆動部の両方に連結されてもよい。

本発明の表示装置によれば、第1色を示す画素と連結されたゲート線は全て第1ゲート駆動部に連結され、第2色を示す画素と連結されたゲート線は全て第2ゲート駆動部に連結され、第3色を示す画素と連結されたゲート線は第1及び第2ゲート駆動部に交互に又は同時に連結されることにより、横線視認のような表示不良をなくすことができる。

本発明の一実施形態による表示装置の画素及び表示信号線の配置の第1実施例を示す図である。

図1に示す表示装置のゲート信号及びデータ電圧の出力順を示す波形図である。

本発明の一実施形態による表示装置の画素及び表示信号線の配置の第2実施例を示す図である。

本発明の一実施形態による表示装置の画素及び表示信号線の配置の第3実施例を示す図である。

図4に示す表示装置のゲート信号及びデータ電圧の出力順を示す波形図である。

本発明の一実施形態による表示装置の画素及び表示信号線の配置の第4実施例を示す図である。

本発明の一実施形態による表示装置の画素及び表示信号線の配置の第5実施例を示す図である。

図7に示す表示装置のゲート信号及びデータ電圧の出力順を示す波形図である。

本発明の一実施形態による表示装置の画素及び表示信号線の配置の第6実施例を示す図である。

本発明の一実施形態による表示装置の画素及び表示信号線の配置の第7実施例を示す図である。

本発明の一実施形態による表示装置の画素及び表示信号線の配置の第8実施例を示す図である。

本発明の一実施形態による表示装置の画素及び表示信号線の配置の第9実施例を示す図である。

本発明の一実施形態による表示装置の画素及び表示信号線の配置の第10実施例を示す図である。

本発明の一実施形態による表示装置の画素及び表示信号線の配置の第11実施例を示す図である。

本発明の一実施形態による表示装置の画素及び表示信号線の配置の第12実施例を示す図である。

本発明の一実施形態による表示装置の画素及び表示信号線の配置を示す図である。

本発明の他の実施形態による表示装置の画素及び表示信号線の配置を示す図である。

本発明の更に他の実施形態による表示装置の画素及び表示信号線の配置を示す図である。

本発明の更に他の実施形態による表示装置の画素及び表示信号線の配置を示す図である。

以下、本発明の表示装置及びその駆動方法を実施するための形態の具体例を、図面を参照しながら詳細に説明する。しかし、本発明は多様に相違する形態で具現することができ、ここで説明する実施形態に限定されるものではない。

図面において、多様な層及び領域を明確に表現するために、厚さを拡大して示した。明細書全体に亘って類似する部分については、同じ図面符号を付与した。

先ず、図1及び図2を参照しながら、本発明の一実施形態による表示装置について説明する。

図1は、本発明の一実施形態による表示装置の画素及び表示信号線の配置の第1実施例を示す図であり、図2は、図1に示す表示装置のゲート信号及びデータ電圧の出力順を示す波形図である。

図1を参照すると、本実施形態による表示装置は、表示板300、第1ゲート駆動部400a及び第2ゲート駆動部400b、そしてデータ駆動部500を含む。

表示板300は、複数の信号線と、これに連結されてほぼ行列形態に配列された複数の画素(PX)を含む。

信号線は、ゲート信号(「走査信号」ともいう)を伝達する複数のゲート線(G1、G2、…)と、データ電圧を伝達する複数のデータ線(D1〜Dm)とを含む。ゲート線(G1、G2、…)は略行方向に延長されて互いに略平行であり、データ線(D1〜Dm)は略列方向に延長されて互いに略平行である。

各画素(PX)は、ゲート線(G1、G2、…)及びデータ線(D1〜Dm)と連結されたスイッチング素子(Q)と、スイッチング素子(Q)からデータ電圧が印加される画素電極(図示せず)とを含む。

色表示を具現するために、各画素(PX)は、基本色(primary color)のうちの1つを固有に表示してもよく、これらの基本色の空間的な合成によって所望する色が認識されるようにする。基本色の例としては、赤色(R)、緑色(G)、青色(B)などの3原色が挙げられる。本発明の一実施形態では、赤色(R)、緑色(G)、及び青色(B)を基本色の例として説明するが、これに限定されるものではない。

図1を参照すると、一行に位置する画素(PX)は同じ色を示す。例えば、色表示の具現のために、赤色、緑色、及び青色を示す色フィルタ(図示せず)を用いる場合、行方向に隣接した画素(PX)の色フィルタは同じ色を示し、互いに連結されて行方向に長く延長される。列方向に隣接する画素(PX)は、互いに異なる色を示す。例えば、赤色(R)を示す画素(PX)を赤色画素(R)、緑色(G)を示す画素(PX)を緑色画素(G)、そして青色(B)を示す画素(PX)を青色画素(B)とすると、赤色画素(R)行、緑色画素(G)行、及び青色画素(B)行は、順に列方向に沿って交互に配置される。

赤色画素(R)、緑色画素(G)、及び青色画素(B)の3画素(PX)は、映像表示の基本単位である1つのドットをなす。

スイッチング素子(Q)は、薄膜トランジスタなどの3端子素子である。スイッチング素子(Q)の制御端子はゲート線(G1、G2、…)と連結され、入力端子はデータ線(D1〜Dm)と連結され、出力端子は画素(PX)の画素電極(図示せず)と連結される。図1を参照すると、各画素列は、2つのデータ線(D1〜Dm)と隣接する。1つの画素列に位置する複数のスイッチング素子(Q)は、2つのデータ線に列方向に2つずつ交互に連結される。一方、1つの画素行に位置するスイッチング素子(Q)は、同じ方向に位置するデータ線(D1−Dm)に連結される。

第1ゲート駆動部400a及び第2ゲート駆動部400bは、複数の画素(PX)を中心として表示板300の互いに対向する両側周縁領域に位置する。例えば、第1ゲート駆動部400a及び第2ゲート駆動部400bは、表示板300の左側及び右側にそれぞれ配置される。

第1ゲート駆動部400a及び第2ゲート駆動部400bのそれぞれは一列に連結され、ゲート線(G1、G2、…)に順にゲートオン電圧(Von)を出力する複数のゲート駆動回路401を含む。図1に示す第1実施例において、第1ゲート駆動部400aのゲート駆動回路401は、第2ゲート線G2、第4ゲート線G4、第6ゲート線G6などの偶数で表示されたゲート線(G2、G4、G6、…)に順に連結され、第2ゲート駆動部400bのゲート駆動回路401は、第1ゲート線G1、第3ゲート線G3、第5ゲート線G5などの奇数で表示されたゲート線(G1、G3、G5、…)に順に連結される。ゲート駆動回路401は、ゲートオン電圧(Von)とゲートオフ電圧(Voff)の組み合わせからなるゲート信号を生成し、それぞれ連結されているゲート線(G1、G2、…)に印加する。即ち、ゲートオン電圧(Von)は、第1ゲート線G1、第2ゲート線G2、第3ゲート線G3、…のように、番号順にゲート線(G1、G2、G3、…)に順に印加される。

ゲート駆動回路401は、信号線及びスイッチング素子(Q)などと共に表示板300に集積される。

ゲート線(G1、G2、…)は、これらが連結された画素行が示す基本色により、そのゲート線(G1、G2、…)が連結されるゲート駆動部400a、400bが決定される。例えば、赤色、緑色、及び青色を示す画素(PX)のうちの少なくとも1つは、当該色を示す画素行の全てと連結されたゲート線が1つのゲート駆動部400a、400bと連結される。

より具体的に、赤色画素(R)行のスイッチング素子(Q)と連結されたゲート線(G1、G3、G7、G9、…)は全て第2ゲート駆動部400bと連結され、緑色画素(G)行のスイッチング素子(Q)と連結されたゲート線(G2、G6、G8、G12、…)は全て第1ゲート駆動部400aと連結される。また、青色画素(B)行のスイッチング素子(Q)と連結されたゲート線(G4、G5、G10、G11、…)は、第1ゲート駆動部400a及び第2ゲート駆動部400bに列方向に交互に連結される。

これにより、画素行を基準として第k行(k=6j+1、j=0、又は正の整数、以下同じ)、第(k+3)行、及び第(k+5)行の画素(PX)と連結されたゲート線(G1、G3、G5、…)は第2ゲート駆動部400bに連結され、第(k+1)行、第(k+2)行、及び第(k+4)行の画素(PX)と連結されたゲート線(G2、G4、G6、…)は第1ゲート駆動部400aに連結される。

このように、2つのゲート駆動部400a、400bを表示板300の両側に配置すると、各ゲート駆動部400a、400bに含まれるゲート駆動回路401を集積することができる空間、特に、列方向の空間を十分に確保することができる。図1を参照すると、各ゲート駆動回路401の列方向に集積可能な空間は、ほぼ2つの画素行の列方向の幅だけ確保される。従って、ゲート駆動回路401の集積工程時、集積空間が狭いために発生し得る多様な回路不良を減らすことができる。

データ駆動部500は、表示板300のデータ線(D1−Dm)に連結されている。データ駆動部500は、集積回路チップの形態で表示板300上に直接装着されたり、フレキシブル印刷回路フィルム(flexible printed circuit film)(図示せず)上に装着されてTCP(tape carrier package)の形態で表示板300に付着されたり、別途の印刷回路基板(printed circuit board)(図示せず)上に装着されたり、ゲート駆動部400a、400bのように表示板300に集積されたりしてもよい。

本実施形態による画素(PX)の横の長さは縦の長さよりも長いため、画素(PX)の横の長さが縦の長さよりも短い場合に比べ、各画素行に位置する画素(PX)の数を少なくすることができる。従って、データ線(D1−Dm)の全体数を減らすことができるため、データ駆動部500の集積回路チップの数を減らし、製造原価を減らすことができる。

以下、図1に示す表示装置の動作について、図1及び図2を参照しながら説明する。

第1ゲート駆動部400aのゲート駆動回路401はゲートオン電圧(Von)をゲート線(G2、G4、G6、…)に順に印加し、第2ゲート駆動部400bのゲート駆動回路401はゲートオン電圧(Von)をゲート線(G1、G3、G5、…)に順に印加する。このとき、第1ゲート駆動部400aと第2ゲート駆動部400bは、交互にゲートオン電圧(Von)を印加する。従って、図2に示すように、ゲート線(G1、G2、G3、…)の番号順にゲートオン電圧(Von)が順に印加される。これにより、第k行(k=6j+1、j=0、又は正の整数)から第(k+5)行までの画素(PX)だけをみると、第k行の赤色画素(R)、第(k+1)行の緑色画素(G)、第(k+3)行の赤色画素(R)、第(k+2)行の青色画素(B)、第(k+5)行の青色画素(B)、そして第(k+4)行の緑色画素(G)の順にゲートオン電圧(Von)が印加され、スイッチング素子(Q)がターンオンされる。

データ駆動部500は、表示する映像の階調に対応するデータ電圧をデータ線(D1−Dm)に印加する。データ駆動部500から出力されるデータ電圧の出力順は、当該スイッチング素子(Q)と連結されたゲート線(G1、G2、…)へのゲートオン電圧(Von)の印加順に従う。例えば、ゲート線(Gn)(nは自然数、以下同じ)と連結された赤色画素(R)、緑色画素(G)、及び青色画素(B)に印加されるデータ電圧(data)をそれぞれ「Rn」、「Gn」、及び「Bn」と表示すると、データ電圧(data)はRk、G(k+1)、R(k+2)、B(k+3)、B(k+4)、G(k+5)(k=6j+1、j=0、又は正の整数)の順に出力される。

データ電圧は、ターンオンされたスイッチング素子(Q)を通じて当該画素(PX)の画素電極に充電される。液晶表示装置の場合、画素(PX)に印加されたデータ電圧の電圧と共通電圧(Vcom)の差は、液晶キャパシタの充電電圧として示される。

第1及び第2ゲート駆動部400a、400bのゲート駆動回路401からゲート線(G1、G2、…)に伝達されるゲート信号は、ゲート線(G1、G2、…)に沿って遅延する。従って、ゲート駆動回路401から遠い場所に位置する画素(PX)の画素電極には、データ電圧が十分に印加されなかったり他の画素(PX)に対するデータ電圧が印加されたりすることがあり、ゲート線(G1、G2、…)に沿って画素(PX)の充電率に差が生じることがある。従って、1つの色を示す一画素行の画素(PX)が同じ階調を表わす場合でも、ゲート駆動回路401から遠くなるにつれて画素(PX)の輝度が低下することがある。

本実施形態のように、第1色(図1では赤色)の画素(PX)と連結されたゲート線は全て第2ゲート駆動部400bに連結され、第2色(図1では緑色)の画素(PX)と連結されたゲート線は全て第1ゲート駆動部400aに連結される場合、同じ色を示す画素行において、同じ列に位置する画素間に充電率の差が生じない。従って、画素(PX)が示す色に関係なく、ゲート線(G1、G2、…)を2つのゲート駆動部400a、400bに単純に交互に連結する構造によって出現し得る横線のような表示不良がなくなる。本実施形態において、第1色及び第2色を除いた残りの第3色(図1では青色)の画素(PX)と連結されたゲート線は、2つのゲート駆動部400a、400bに交互に連結されているが、第3色画素(PX)の数は全体画素(PX)の1/3に相当するため、従来技術に比べて横線のような表示不良を減らすことができる。特に、図1及び図2に示す第1実施例のように、第3色が青色(B)の場合には、その視認性が低く(例えば10%内外)、外部で青色画素(B)による横線模様などは殆ど感じられない。

一方、本実施形態によると、赤色画素(R)、緑色画素(G)、及び青色画素(B)からなるドットを含む行を基準とすると、一ドット行毎に3つのゲート線が配置され、ゲートオン電圧(Von)の印加時間が不足することがある。しかし、図2に示すように、隣接するゲート線(G1、G2、G3、…)のゲートオン電圧(Von)の印加時間を時間軸上で重複するようにしてデータ電圧の十分な印加時間を確保することができる。

全てのゲート線(G1、G2、…)に対してゲートオン電圧(Von)を印加し、全ての画素(PX)にデータ電圧を印加することにより、一フレーム(frame)の映像を表示する。一フレームが終わると次のフレームが始まるが、各画素(PX)に印加されるデータ電圧の極性が直前フレームにおける極性と反対になるように、データ駆動部500に印加される反転信号の状態が制御される(「フレーム反転」)。このとき、一フレーム内において、反転信号の特性によって一データ線(D1−Dm)を通じて流れるデータ電圧の極性が変わったり、一画素行に印加されるデータ電圧の極性もそれぞれ異なったりすることがある。データ電圧の極性とは、共通電圧Vcomを基準とした極性を意味する。

図1に示す第1実施例では、隣接したデータ線(D1−Dm)に印加されるデータ電圧の極性が互いに反対であるが、一フレーム内の一データ線(D1−Dm)を通じて流れるデータ電圧の極性は変わらずに維持される。この場合、スイッチング素子(Q)が2つの画素行ごとに交互に互いに異なるデータ線(D1−Dm)に連結されているため、外からみると反転の形態は2×1ドット反転となる。

次に、図3〜16を参照しながら、本発明の他の多様な実施例による表示装置について説明する。上述した実施形態と同じ構成要素については同じ図面符号を付与し、同じ説明は省略する。

図3、図4、図6、図7、図9〜図16はそれぞれ、本発明の一実施形態による表示装置の画素及び表示信号線の配置の多様な実施例を示す図である。図5は、図4に示す表示装置のゲート信号及びデータ電圧の出力順を示す波形図であり、図8は、図7に示す表示装置のゲート信号及びデータ電圧の出力順を示す波形図である。

図3に示す第2実施例による表示装置は、上述した図1に示す第1実施例による表示装置と大部分が同じである。しかし、第1ゲート駆動部400a及び第2ゲート駆動部400bに連結されたゲート線(G1、G2、…)が互いに逆になっている。即ち、赤色画素(R)行のスイッチング素子(Q)と連結されたゲート線(G1、G3、G7、G9、…)は全て第1ゲート駆動部400aと連結されており、緑色画素(G)行のスイッチング素子(Q)と連結されたゲート線(G2、G6、G8、G12、…)は全て第2ゲート駆動部400bと連結されている。また、青色画素(B)行のスイッチング素子(Q)と連結されたゲート線(G4、G5、G10、G11、…)は、第2ゲート駆動部400b及び第1ゲート駆動部400aに列方向に交互に連結されている。

これにより、画素行を基準として第k行(k=6j+1、j=0、又は正の整数)、第(k+3)行、及び第(k+5)行の画素(PX)と連結されたゲート線(G1、G3、G5、…)は第1ゲート駆動部400aに連結され、第(k+1)行、第(k+2)行、第(k+4)行の画素(PX)と連結されたゲート線(G2、G4、G6、…)は第2ゲート駆動部400bに連結される。

本実施例による表示装置のその駆動方法及び駆動信号も、図2に示す波形図によるものであってもよい。上述した図1及び図2に示す表示装置の他の特徴及び効果も、図3に示す第2実施例に対して同じように適用されうる。

図4に示す第3実施例による表示装置は、上述した図1に示す表示装置と大部分が同じである。しかし、図1に示す第1実施例のような、赤色画素(R)及び緑色画素(G)と連結されたゲート線がそれぞれ1つのゲート駆動部400a、400bに連結され、青色画素(B)行と連結されたゲート線が2つのゲート駆動部400a、400bに列方向に交互に連結されたものとは異なり、図4に示す第3実施例では、赤色画素(R)行と連結されたゲート線(G1、G4、G7、G10、…)が第2ゲート駆動部400b及び第1ゲート駆動部400aに列方向に交互に連結されている。また、緑色画素(G)行と連結されたゲート線(G2、G6、G8、G12、…)は全て第1ゲート駆動部400aと連結されており、青色画素(B)行と連結されたゲート線(G3、G5、G9、G11、…)は全て第2ゲート駆動部400bと連結されている。

これにより、画素行を基準として第k行(k=6j+1、j=0、又は正の整数)、第(k+2)行、及び第(k+5)行の画素(PX)と連結されたゲート線(G1、G3、G5、…)は第2ゲート駆動部400bに連結され、第(k+1)行、第(k+3)行、及び第(k+4)行の画素(PX)と連結されたゲート線(G2、G4、G6、…)は第1ゲート駆動部400aに連結される。

図4に示す表示装置の動作も、上述した図1及び図2に示す第1実施例と大部分が同じであるため、重複する説明は省略する。しかし、図4及び図5を参照すると、第k行(k=6j+1、j=0、又は正の整数)から第(k+5)行までの画素(PX)だけをみた場合、第k行の赤色画素(R)、第(k+1)行の緑色画素(G)、第(k+2)行の青色画素(B)、第(k+3)行の赤色画素(R)、第(k+5)行の青色画素(B)、そして第(k+4)行の緑色画素(G)の順にゲートオン電圧(Von)が印加され、スイッチング素子(Q)がターンオンされる。これにより、データ線(D1−Dm)のデータ電圧も、Rk、G(k+1)、B(k+2)、R(k+3)、B(k+4)、G(k+5)(k=6j+1、j=0、又は正の整数)の順に出力される。

図4に示す第3実施例のように、緑色画素(G)と連結されたゲート線を全て第1ゲート駆動部400aに連結し、青色画素(B)と連結されたゲート線は全て第2ゲート駆動部400bに連結すると、同じ色を示す複数の画素行において、同じ列に位置する画素間に充電率の差がなく、横線視認のような表示不良を改善することができる。一方、ゲート線が2つのゲート駆動部400a、400bに交互に連結されている赤色画素(R)は、その視認性が低い方であるため、赤色画素(R)に対してゲート信号の遅延による横線不良は殆ど感じられない。

上述した図1及び図2に示す第1実施例の多様な特徴及び効果は、図4及び図5に示す第3実施例に対して同じように適用されうる。

図6に示す第4実施例は、上述した図4に示す表示装置と大部分が同じである。しかし、第1ゲート駆動部400a及び第2ゲート駆動部400bと連結されたゲート線(G1、G2、…)が互いに逆になっている。即ち、緑色画素(G)行のスイッチング素子(Q)と連結されたゲート線(G2、G6、G8、G12、…)は全て第2ゲート駆動部400bと連結されており、青色画素(B)行のスイッチング素子(Q)と連結されたゲート線(G3、G5、G9、G11、…)は全て第1ゲート駆動部400aと連結されている。また、赤色画素(R)行のスイッチング素子(Q)と連結されたゲート線(G1、G4、G7、G10、…)は、第1ゲート駆動部400a及び第2ゲート駆動部400bに列方向に交互に連結されている。

これにより、画素行を基準として第k行(k=6j+1、j=0、又は正の整数)、第(k+2)行、及び第(k+5)行の画素(PX)と連結されたゲート線(G1、G3、G5、…)は第1ゲート駆動部400aに連結され、第(k+1)行、第(k+3)行、第(k+4)行の画素(PX)と連結されたゲート線(G2、G4、G6、…)は第2ゲート駆動部400bに連結される。

本実施例による表示装置のその駆動方法及び駆動信号も、図5に示す波形図によるものであってもよい。また、上述した図1及び図2に示す表示装置の多様な特徴及び効果が、図6に示す第4実施例に対して同じように適用されうる。

図7に示す第5実施例による表示装置も、上述した図1に示す表示装置と大部分が同じである。しかし、図1に示す第1実施例のような、赤色画素(R)及び緑色画素(G)と連結されたゲート線がそれぞれ1つのゲート駆動部400a、400bに連結され、青色画素(B)行と連結されたゲート線が2つのゲート駆動部400a、400bに列方向に交互に連結されたものとは異なり、図7に示す第5実施形態では、緑色画素(G)行と連結されたゲート線(G2、G5、G8、G11、…)が第1ゲート駆動部400a及び第2ゲート駆動部400bに列方向に交互に連結されている。また、赤色画素(R)行と連結されたゲート線(G1、G3、G7、G9、…)は全て第2ゲート駆動部400bと連結されており、青色画素(B)行と連結されたゲート線(G4、G6、G10、G12、…)は全て第1ゲート駆動部400aと連結されている。

これにより、画素行を基準として第k行(k=6j+1、j=0、又は正の整数)、第(k+3)行、及び第(k+4)行の画素(PX)と連結されたゲート線(G1、G3、G5、…)は第2ゲート駆動部400bに連結され、第(k+1)行、第(k+2)行、及び第(k+5)行の画素(PX)と連結されたゲート線(G2、G4、G6、…)は第1ゲート駆動部400aに連結される。

図7に示す表示装置の動作も、上述した図1及び図2に示す第1実施例と大部分が同じであるため、重複する説明は省略する。しかし、図7及び図8を参照すると、第k行(k=6j+1、j=0、又は正の整数)から第(k+5)行までの画素(PX)だけをみた場合、第k行の赤色画素(R)、第(k+1)行の緑色画素(G)、第(k+3)行の赤色画素(R)、第(k+2)行の青色画素(B)、第(k+4)行の緑色画素(G)、そして第(k+5)行の青色画素(B)の順にゲートオン電圧(Von)が印加され、スイッチング素子(Q)がターンオンされる。これにより、データ線(D1−Dm)のデータ電圧も、Rk、G(k+1)、R(k+2)、B(k+3)、G(k+4)、B(k+5)(k=6j+1、j=0、又は正の整数)の順に出力される。

本実施例にも、上述した図1及び図2の第1実施例の多様な特徴及び効果が適用されうる。本実施例では、比較的視認性が高い緑色画素(G)行と連結されたゲート線が2つのゲート駆動部400a、400bに交互に連結されているが、緑色画素(G)は全体画素(PX)の1/3に相当するため、緑色画素(G)によるゲート信号の遅延による横線は殆ど視認されない。

図9に示す第6実施例は、上述した図7に示す表示装置と大部分が同じである。しかし、第1ゲート駆動部400a及び第2ゲート駆動部400bと連結されたゲート線(G1、G2、…)が互いに逆になっている。即ち、赤色画素(R)行のスイッチング素子(Q)と連結されたゲート線(G1、G3、G7、G9、…)は全て第1ゲート駆動部400aと連結されており、青色画素(B)行のスイッチング素子(Q)と連結されたゲート線(G4、G6、G10、G12、…)は全て第2ゲート駆動部400bと連結されている。また、緑色画素(G)行のスイッチング素子(Q)と連結されたゲート線(G2、G5、G8、G11、…)は、第2ゲート駆動部400b及び第1ゲート駆動部400aに列方向に交互に連結されている。

これにより、画素行を基準として第k行(k=6j+1、j=0、又は正の整数)、第(k+3)行、及び第(k+4)行の画素(PX)と連結されたゲート線(G1、G3、G5、…)は第1ゲート駆動部400aに連結され、第(k+1)行、第(k+2)行、第(k+5)行の画素(PX)と連結されたゲート線(G2、G4、G6、…)は第2ゲート駆動部400bに連結される。

本実施例による表示装置のその駆動方法及び駆動信号も、図8に示す波形図によるものであってもよい。また、上述した図1及び図2に示す表示装置の多様な特徴及び効果も、図9に示す第6実施例に同じように適用されうる。

図10〜図15に示す第7〜第12実施例は、順にそれぞれ上述した図1、図3、図4、図6、図7、及び図9に示す表示装置と大部分が同じである。しかし、上述した第1〜第6実施例とは異なり、1つの画素列に位置するスイッチング素子(Q)が2つのデータ線に列方向に交互に連結されている。本実例によると、隣接したデータ線(D1−Dm)のデータ電圧の極性が互いに反対であるため、外からみた反転の形態は1×1ドット反転となる。

以上で説明した多様な実施例では、画素(PX)の行方向の長さが列方向の長さよりも長いものとして説明したが、図16に示すように、画素(PX)の列方向の長さが行方向の長さよりも長くてもよい。例えば、画素(PX)の列方向の長さが行方向の長さの略3倍であってもよい。図16に示す実施形態によると、デート駆動部500の集積回路チップの数を減らすことはできないが、上述した多様な実施例の他の特徴及び効果は同じように適用されうる。

更に、以上で説明した多様な実施例では、一画素列あたり1つのデータ線が配置されている構造を有しているものとして示しているが、画素の配列とゲート線及びデータ線の配置はこれに限定されるものではない。例えば、3つのそれぞれ異なる色を示す3画素(PX)が1つのドット(dot)をなす場合、3画素列毎に1つのデータ線が配置されていてもよい。

これにより、上述したように、複数の画素列毎に1つのデータ線が配置されている本発明の他の実施形態による表示装置について説明する。上述した実施形態と同じ構成要素については同じ図面符号を付与し、差異点を中心に説明する。

図17は、本発明の他の実施形態による表示装置の画素及び表示信号線の配置を示す図である。

図17を参照すると、表示板300に含まれる複数の画素(PX)は、ゲート線(G1、G2、…)及びデータ線(D1−Dm)と連結されたスイッチング素子(Q)、及びスイッチング素子(Q)からデータ電圧が印加される画素電極(図示せず)を含む。本実施形態では、赤色(R)、緑色(G)、及び青色(B)の3原色を基本色とする場合を例示しており、複数の画素(PX)は、赤色を示す赤色画素(R)、緑色を示す緑色画素(G)、そして青色を示す青色画素(B)を含み、これらの3画素(R、G、B)は1つのドットをなす。

図17を参照すると、一画素列に位置する画素(R、G、B)は同じ色を示している。赤色画素(R)の列、緑色画素(G)の列、そして青色画素(B)の列は、順に行方向に沿って交互に配置されている。

また、各画素(PX)の列方向の長さが行方向の長さよりも長い。

1つのドット列毎に1つずつのデータ線(D1、…、Dm)が配置されており、1つの画素行毎に3つずつのゲート線(G1、G2、…)が配置されている。従って、1つのドットに属する赤色画素(R)、緑色画素(G)、及び青色画素(B)は、スイッチング素子(Q)を通じて同じデータ線(D1、…、Dm)及びそれぞれ異なるゲート線(G1、G2、…)に連結されている。

データ線(D1、…、Dm)は、図17に示すように、赤色画素(R)と緑色画素(G)の間を通過してもよく、赤色画素(R)の左側、緑色画素(G)と青色画素(B)の間、又は青色画素(B)の右側を通過してもよい。また、ゲート線(G1、G2、…)も、図17に示すように、1つの画素行を基準としたゲート線(G1、G5、…)は当該画素行の上側に位置し、残りのゲート線(G2、G3、G4、G6、…)は当該画素行の下側に位置してもよいが、これに限定されるものではない。即ち、1つの画素行と連結されたゲート線は全て隣接して当該画素行の上側又は下側に位置してもよく、又は2つのゲート線が当該画素行の上側に位置し、残りのゲート線が当該画素行の下側に位置してもよい。

第1ゲート駆動部400a及び第2ゲート駆動部400bは、上述した多様な実施例、特に、図3に示す第2実施例と大部分が同じである。但し、図17では、ゲート駆動回路を赤色画素(R)と連結されたゲート駆動回路401R、緑色画素(G)と連結されたゲート駆動回路401G、そして青色画素(B)と連結されたゲート駆動回路401Bに区分した。

図17に示すものとは異なり、赤色画素(R)と連結されたゲート駆動回路401Rは全て第2ゲート駆動部400bに位置し、緑色画素(G)と連結されたゲート駆動回路401Gは全て第1ゲート駆動部400aに位置してもよい。また、赤色画素(R)と連結されたゲート駆動回路401Rと青色画素(B)と連結されたゲート駆動回路401Bがそれぞれ1つのゲート駆動部400a、400bに位置しながら、緑色画素(G)と連結されたゲート駆動回路401Gが2つのゲート駆動部400a、400bに交互に位置してもよい。同様に、緑色画素(G)と連結されたゲート駆動回路401Gと青色画素(B)と連結されたゲート駆動回路401Bがそれぞれ1つのゲート駆動部400a、400bに位置しながら、赤色画素(R)と連結されたゲート駆動回路401Rが2つのゲート駆動部400a、400bに交互に位置してもよい。

この他に、ゲート線(G1、G2、…)とゲート駆動回路401R、401G、401Bの配置及びデータ電圧の出力順などは、上述した図1〜図15に示す第1〜第12実施例、特に、図3に示す第2実施例と同じであるため、詳細な説明は省略する。

図18及び図19はそれぞれ、本発明の更に他の実施形態による表示装置の画素及び表示信号線の配置を示す図である。

図18に示す実施形態による表示装置は、上述した図17に示す表示装置と大部分が同じである。しかし、図18に示す実施形態では、青色画素(B)と連結されたゲート駆動回路401Bのゲート線(G3、G6、…)との連結関係が上述の実施形態と異なる。

図18を参照すると、赤色画素(R)、緑色画素(G)、及び青色画素(B)のうちの互いに異なる色を示す2種類の画素と連結されたゲート駆動回路はそれぞれ互いに異なるゲート駆動部400a、400bに属し、残りの一種類の画素と連結されたゲート駆動回路は両側のゲート駆動部400a、400bの両方に属する。具体的に、赤色画素(R)と連結されたゲート駆動回路401Rと緑色画素(G)と連結されたゲート駆動回路401Gは互いに異なるゲート駆動部400a、400bにそれぞれ属するが、青色画素(B)と連結されたゲート駆動回路401Bは1対ずつ1つのゲート線(G3、G6、…)の両側終端に連結され、第1及び第2ゲート駆動部400a、400bの両方に属する。

一画素行に配置された青色画素(B)にゲート信号を伝達する1つのゲート線(G3、G6、…)は、両側の2つのゲート駆動回路401Bと連結されており、2つのゲート駆動回路401Bからゲート信号が印加される。従って、同じ画素列に位置する青色画素(B)の間に充電率の差がないため、横線不良などの表示不良がない。また、青色画素(B)に連結されたゲート駆動回路401Bの面積を更に減らすことができ、表示装置の領域を更に減らすことができる。

図19に示す実施形態は、図18に示す実施形態と大部分が同じであるが、赤色画素(R)と連結されたゲート駆動回路401Rと緑色画素(G)と連結されたゲート駆動回路401Gの位置が互いに入れ替わっている。即ち、赤色画素(R)と連結されたゲート駆動回路401Rは第2ゲート駆動部400bに位置し、緑色画素(G)と連結されたゲート駆動回路401Gは第1ゲート駆動部400aに位置する。

図18及び図19に示す実施形態とは異なり、赤色画素(R)と連結されたゲート駆動回路401Rと青色画素(B)と連結されたゲート駆動回路401Bがそれぞれ1つのゲート駆動部400a、400bに位置しながら、緑色画素(G)と連結された一対のゲート駆動回路401Gが1つのゲート線の両端に連結され、両側のゲート駆動部400a、400bの両方に位置してもよい。同様に、緑色画素(G)と連結されたゲート駆動回路401Gと青色画素(B)と連結されたゲート駆動回路401Bがそれぞれ1つのゲート駆動部400a、400bに位置しながら、赤色画素(R)と連結された一対のゲート駆動回路401Rが1つのゲート線の両端に連結され、両側のゲート駆動部400a、400bの両方に位置してもよい。

本発明の多様な実施形態による表示装置は、液晶表示装置、有機発光表示装置、電気泳動表示装置、プラズマ表示装置などの多様な表示装置であってもよい。

以上、図面を参照しながら本発明の実施形態について詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。

300 表示板 400a 第1ゲート駆動部 400b 第2ゲート駆動部 401 ゲート駆動回路 500 データ駆動部