1.一种移位寄存器，其特征在于，包括输入单元、充电单元、上拉单元、高电平输出单元、下拉单元、低电平输出单元、其中，
输入单元连接在第一输入端和充电单元之间，其控制第一输入端的信号是否输入充电单元；
充电单元连接低电平输入端、第二输入端、控制信号输入端、上拉节点，用于对上拉节点充电；
上拉单元连接在第二输入端和上拉节点间，用于维持上拉节点的高电平；
高电平输出单元连接高电平输入端、输出端、上拉节点，用于根据上拉节点的电平控制高电平是否输出到输出端；
下拉单元连接低电平输入端、高电平输入端、控制信号输入端、第一输入端、第二输入端、输出端、上拉节点、低电平输出单元，用于将上拉节点的电平拉低并向输出端输出低电平；
低电平输出单元连接低电平输入端、高电平输入端、第一输入端、第二输入端、输出端、上拉节点、下拉单元，用于向输出端输出低电平。
2.根据权利要求1所述的移位寄存器，其特征在于，所述输入单元包括：
第一晶体管，其栅极和第一极连接第一输入端，第二极连接充电单元。
3.根据权利要求2所述的移位寄存器，其特征在于，所述充电单元包括第二晶体管、第三晶体管、第四晶体管，其中：
所述第二晶体管的栅极连接第三晶体管的第二极，第一极连接第一晶体管的第二极，第二极连接上拉节点；
所述第三晶体管的栅极连接控制信号输入端，第一极连接第一晶体管的第二极；
所述第四晶体管的栅极连接第二输入端，第一极连接第一晶体管的第二极，第二极连接低电平输入端。
4.根据权利要求3所述的移位寄存器，其特征在于，所述上拉单元包括：
存储电容，其第一极连接第二输入端，第二极连接上拉节点。
5.根据权利要求4所述的移位寄存器，其特征在于，所述高电平输出单元包括：
第十五晶体管，其栅极连接上拉节点，第一极连接高电平输入端，第二极连接输出端。
6.根据权利要求5所述的移位寄存器，其特征在于，所述下拉单元包括第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十六晶体管、第十七晶体管，其中：
所述五晶体管的栅极和第一极连接高电平输入端，第二极连接第七晶体管的栅极；
所述第六晶体管的栅极连接第一输入端，第一极连接第七晶体管的栅极，第二极连接低电平输入端；
所述第七晶体管的第一极连接第二输入端，第二极连接第八晶体管的第一极；
所述第八晶体管的栅极连接控制信号输入端，第二极连接第一下拉节点；
所述第九晶体管的栅极连接第一下拉节点，第一极连接上拉节点，第二极连接低电平输入端；
所述第十六晶体管的栅极连接第一下拉节点，第一极连接输出端，第二极连接低电平输入端；
所述第十七晶体管的栅极连接低电平输出单元，第一极连接第一下拉节点，第二极连接低电平输入端。
7.根据权利要求6所述的移位寄存器，其特征在于，所述低电平输出单元包括第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管，其中：
所述第十晶体管的栅极连接第二下拉节点，第一极连接上拉节点，第二极连接低电平输入端；
所述第十一晶体管的栅极连接第一输入端，第一极连接第二下拉节点，第二极连接低电平输入端；
所述第十二晶体管的栅极连接第二输入端，第一极连接第二下拉节点，第二极连接低电平输入端；
所述第十三晶体管的栅极和第一极连接高电平输入端，第二极连接第二下拉节点；
所述第十四晶体管的栅极连接第二下拉节点，第一极连接输出端，第二极连接低电平输入端；
且
所述下拉单元的第十七晶体管的栅极连接至所述低电平输出单元的第二下拉节点。
8.根据权利要求7所述的移位寄存器，其特征在于，
所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管、第十七晶体管均为N型晶体管。
9.一种移位寄存器的驱动方法，其特征在于，所述移位寄存器为权利要求1至8中任意一项所述的移位寄存器，所述移位寄存器的驱动方法包括：
准备阶段：使高电平输出单元、下拉单元、低电平输出单元均关断，从而输出端输出低电平；
充电阶段：使输入单元为上拉单元充电，高电平输出单元导通，从而输出端输出高电平；
上拉阶段：使上拉单元继续充电，高电平输出单元导通，从而输出端输出高电平；
下拉阶段：使下拉单元导通并将上拉单元放电，从而输出端输出低电平；
下拉稳定阶段：使下拉稳定单元导通，从而输出端输出低电平。
10.根据权利要求9所述的移位寄存器的驱动方法，其特征在于，所述移位寄存器为权利要求8所述的移位寄存器，所述移位寄存器的驱动方法具体包括：
准备阶段：控制信号输入端输入低电平，第一输入端输入高电平，第二输入端输入低电平；
充电阶段：控制信号输入端输入高电平，第一输入端输入高电平，第二输入端输入低电平；
上拉阶段：控制信号输入端输入低电平，第二输入端输入高电平；
下拉阶段：控制信号输入端输入高电平，第一输入端输入低电平，第二输入端输入高电平；
下拉稳定阶段：第一输入端和第二输入端均输入低电平。
11.根据权利要求10所述的移位寄存器的驱动方法，其特征在于，所述上拉阶段中第一输入端输入高电平，且在上拉阶段和下拉阶段之间，还包括上拉稳定阶段，其包括第一子阶段和第二子阶段，其中：
第一子阶段：第一输入端和第二输入端均输入高电平；
第二子阶段：控制信号输入端输入低电平，第一输入端输入低电平，第二输入端输入高电平。
12.一种栅极驱动电路，其特征在于，包括：
多个级联的权利要求1至8中任意一项所述的移位寄存器，每个移位寄存器的输出端用于连接一条栅线；其中，每级移位寄存器的第一输入端连接上一级移位寄存器的输出端，每级移位寄存器的第二输入端连接下一级移位寄存器的输出端。
13.根据权利要求12所述的栅极驱动电路，其特征在于，
对于任意两级相邻的移位寄存器，其中一个移位寄存器的控制信号输入端连接第一时钟信号，另一个移位寄存器的控制信号输入端连接第二时钟信号，所述第一时钟信号和第二时钟信号是反相的。