扫描信号线驱动电路及具备其的显示装置 |
|||||||
| 申请号 | CN201280003978.2 | 申请日 | 2012-04-02 | 公开(公告)号 | CN103262148B | 公开(公告)日 | 2014-12-17 |
| 申请人 | 夏普株式会社; | 发明人 | 山本熏; | ||||
| 摘要 | 本 发明 提供一种能进行 块 反转驱动而不会引起显示品质下降、耗电量增加的单片栅极 驱动器 。将栅极总线区分为z个块。栅极驱动器(400)的每个块中设有奇数线扫描用 电路 (42)和偶数线扫描用电路(44)，并且该栅极驱动器(400)中设有块扫描用电路(40)。块扫描用电路(4)逐个依次地选择第一个到第z个块，并交替选择奇数线扫描用电路(42)和偶数线扫描用电路(44)。各奇数线扫描用电路(42)依次对所对应的块中包含的奇数行的栅极总线进行选择性的驱动。各偶数线扫描用电路(44)依次对所对应的块中包含的偶数行的栅极总线进行选择性的驱动。 | ||||||
| 权利要求 | 1.一种扫描信号线驱动电路，该扫描信号线驱动电路以单片方式形成在构成显示面板的基板上，并对设置在所述基板上的多根扫描信号线进行驱动，其特征在于，包括： |
||||||
| 说明书全文 | 扫描信号线驱动电路及具备其的显示装置技术领域背景技术[0002] 以往，已知具备TFT(薄膜晶体管)作为开关元件的有源矩阵型液晶显示装置。该液晶显示装置具备由彼此相对的两块绝缘性基板构成的液晶面板。液晶面板的其中一块基板上设有配置成栅格状的栅极总线(扫描信号线)和源极总线(视频信号线)，在栅极总线与源极总线的交叉部附近设有TFT。TFT包括与栅极总线相连的栅极端子、与源极总线相连的源极端子、以及漏极端子。漏极端子与成矩阵状地配置在基板上以形成图像的像素电极相连接。液晶面板中的另一块基板上设有公共电极(也称为“相对电极”)，该公共电极用于经由液晶来对其与像素电极之间施加电压。在上述结构中，当各TFT的栅极端子从栅极总线接收到激活的扫描信号时，该TFT的源极端子会从源极总线接收视频信号，并基于该视频信号在像素电极与公共电极之间施加电压。由此，液晶得以驱动，在画面上显示所希望的图像。 [0003] 然而，液晶具有若被持续施加直流电压则会变差的性质。因此，在液晶显示装置中，向液晶施加交流电压。这种交流电压的施加是通过在每一帧期间内使各个像素形成部(构成像素的最小单位、即形成一个像素的区域)中的像素电压(以公共电极电位为基准的像素电极的电位)进行反转来实现的。作为进行这种交流驱动、且实现高品质显示的技术，已知有被称为线反转驱动的驱动方式和被称为点反转驱动的驱动方式。 [0004] 线反转驱动是在每一帧期间内使每一栅极总线(每一行)上像素电压的极性反转的驱动方式。当采用线反转驱动时，连续两帧期间内的像素电压的极性例如如图12所示那样。另一方面，点反转驱动是在每一帧期间内使每一栅极总线上像素电压的极性反转、并且在一帧期间内也使横(水平)方向上相邻的像素形成部之间的极性反转的驱动方式。当采用点反转驱动时，连续两帧期间内的像素电压的极性例如如图13所示那样。另外，图12及图13中示出了与16根栅极总线GL1～GL16和8跟源极总线SL1～SL8的交叉点对应设置的(16×8)个像素形成部中的像素电极的极性。 [0005] 日本专利特开平11-352938号公报中提出的驱动方式涉及一种采用线反转驱动或者点反转驱动的显示装置，并能实现低耗电量。该驱动方式中，将栅极总线区分为多个块，然后逐个依次选择多个块，并对各个块中所包含的多根栅极总线进行隔行扫描。例如，对于将8根栅极总线GL1～GL8区分为两个块的情况，如图14所示，以“GL1、GL3、GL2、GL4、GL5、GL7、GL6、GL8”的顺序来选择栅极总线。由此，为了获得图12或者图13所示那样的像素电压的极性，无需在每一个水平扫描期间内，而只需在每两个水平扫描期间内使视频信号的极性反转即可。其结果，降低了耗电量。 [0006] 另外，本说明中，将如日本专利特开平11-352938号公报中所揭示的驱动方式那样、满足以下(1)～(4)的驱动方式称为“块反转驱动”。 [0007] (1)将栅极总线区分为多个块，然后逐个依次选择该多个块。 [0008] (2)对各个块中所包含的多根扫描总线进行隔行扫描。由此，在一帧期间内对各个块进行两次垂直扫描(用于选择奇数行的扫描和用于选择偶数行的扫描)。 [0009] (3)对于一帧期间内的两次垂直扫描，在进行第一次垂直扫描和第二次垂直扫描时，施加在各源极总线上的视频信号的极性发生反转。 [0010] (4)在各个像素形成部中，像素电压的极性在每一帧期间内发生反转。 [0011] 此外，也已知有如下那样与本发明相关联的现有技术。日本专利特开2006-154810号公报中揭示了能够选择进行逐行扫描和隔行扫描的扫描驱动器(栅极驱动器)的发明。日本专利特开平8-320674号公报中记载如下内容：在隔行扫描的基础上，使提供给数据线(源极总线)的显示信号(视频信号)在每个规定期间内进行极性反转，由此来获得良好的画质并实现低耗电量。 [0012] 现有技术文献 [0013] 专利文献 [0014] 专利文献1：日本专利特开平11-352938号公报 [0015] 专利文献2：日本专利特开2006-154810号公报 [0016] 专利文献3：日本专利特开平8-320674号公报 发明内容[0017] 发明所要解决的技术问题 [0018] 然而，关于液晶显示装置，用于驱动栅极总线的栅极驱动器(扫描信号线驱动电路)近年来正趋于单片化。单片化例如是为了实现液晶面板的窄边框化而进行的。以往，栅极驱动器大多是作为IC(Integrated Circuit：集成电路)装载在构成液晶面板的基板的周边部分。然而近年来，直接在基板上形成栅极驱动器的情况正在逐渐增多。这种栅极驱动器被称为“单片栅极驱动器”等。在具备单片栅极驱动器的液晶显示装置中，通常采用使用非晶硅的TFT(a-Si TFT)来作为驱动元件。然而近年来，也提出了采用使用多晶硅、微晶硅、氧化物半导体(例如IGZO)等的TFT来作为驱动元件。 [0019] 但是，并不存在能够进行上述块反转驱动的单片栅极驱动器。此外，对于非晶硅，由于P型的迁移率较低，故无法采用CMOS结构。因此，在例如大型液晶面板那样采用非晶硅TFT作为驱动元件的显示装置中，需要利用单沟道的TFT来构成电路。因此，很难实现能够进行块反转驱动那样的复杂驱动的电路结构。 [0020] 为此，本发明的目的在于提供一种能进行块反转驱动而不会引起显示品质下降、耗电量增大的单片栅极驱动器。 [0021] 解决技术问题所采用的技术方案 [0022] 本发明的第一方面在于一种扫描信号线驱动电路，该扫描信号线驱动电路以单片方式形成在构成显示面板的基板上，并对设置在所述基板上的多根扫描信号线进行驱动，其特征在于，包括： [0023] 多个奇数线扫描用电路，该奇数线扫描用电路用于对所述多根扫描信号线中的奇数行扫描信号线进行驱动； [0024] 多个偶数线扫描用电路，该偶数线扫描用电路用于对所述多根扫描信号线中的偶数行扫描信号线进行驱动；以及 [0025] 选择电路，该选择电路从所述多个奇数线扫描用电路及所述多个偶数线扫描用电路中选择应当激活的电路。 [0026] 所述多根扫描信号线被区分为z个(z为2以上的整数)块，使得连续的k根(k为4以上的整数)扫描信号线包含在各个块中， [0027] 所述奇数线扫描用电路及所述偶数线扫描用电路设置在每个块中，[0028] 所述选择电路逐个依次地选择第一到第z个块，并交替地选择所述奇数线扫描用电路和所述偶数线扫描用电路， [0029] 各奇数线扫描用电路依次对所对应的块中包含的奇数行的扫描信号线进行选择性的驱动， [0030] 各偶数线扫描用电路依次对所对应的块中包含的偶数行的扫描信号线进行选择性的驱动。 [0031] 本发明的第二方面的特征在于，在本发明的第一方面中， [0032] 所述选择电路、所述奇数线扫描用电路、及所述偶数线扫描用电路由多个级组成的移位寄存器所构成，其中，每个级基于从外部输入的时钟信号来输出表示第一状态或第二状态中的某一个的状态信号， [0033] 构成所述移位寄存器的各个级包括： [0035] 输出控制用开关元件，该输出控制用开关元件的第二电极上输入有所述时钟信号，且第三电极与所述输出节点相连； [0036] 第一节点，该第一节点与所述输出控制用开关元件的第一电极相连； [0037] 电容元件，该电容元件设置在所述输出节点与所述第一节点之间； [0038] 第一节点充电部，该第一节点充电部用于基于开始指示信号或从前级输出节点输出的状态信号来对所述第一节点进行充电； [0039] 第一节点放电部，该第一节点放电部用于基于从下一级输出节点输出的状态信号来对所述第一节点进行放电；以及 [0040] 输出节点放电部，该输出节点放电部用于基于从下一级输出节点输出的状态信号来对所述输出节点进行放电。 [0041] 本发明的第三方面的特征在于，在本发明的第二方面中， [0042] 在构成所述移位寄存器的各级中，在利用所述第一节点充电部对所述第一节点进行充电后并在利用所述第一节点放电部对所述第一节点进行放电之前，提供给所述输出控制用开关元件的第二电极的时钟信号从低电平变为高电平。 [0043] 本发明的第四方面的特征在于，在本发明的第二或第三方面中， [0044] 从构成所述选择电路的移位寄存器的奇数级输出的状态信号被作为所述开始指示信号提供给构成所述奇数线扫描用电路的移位寄存器的第一级， [0045] 从构成所述选择电路的移位寄存器的偶数级输出的状态信号被作为所述开始指示信号提供给构成所述偶数线扫描用电路的移位寄存器的第一级， [0046] 从构成所述奇数线扫描用电路的移位寄存器的各级输出的状态信号被作为扫描信号提供给所述多根扫描信号线中的奇数行扫描信号线， [0047] 从构成所述偶数线扫描用电路的移位寄存器的各级输出的状态信号被作为扫描信号提供给所述多根扫描信号线中的偶数行扫描信号线。 [0048] 本发明的第五方面的特征在于，在本发明的第一方面中， [0049] 所述选择电路、所述奇数线扫描用电路、及所述偶数线扫描用电路由多个级组成的移位寄存器所构成，其中，每个级基于从外部输入的时钟信号来输出表示第一状态或第二状态中的某一个的状态信号， [0050] 从构成所述选择电路的移位寄存器的奇数级输出的状态信号被作为开始指示信号提供给构成所述奇数线扫描用电路的移位寄存器的第一级， [0051] 从构成所述选择电路的移位寄存器的偶数级输出的状态信号被作为所述开始指示信号提供给构成所述偶数线扫描用电路的移位寄存器的第一级， [0052] 从构成所述奇数线扫描用电路的移位寄存器的各级输出的状态信号被作为扫描信号提供给所述多根扫描信号线中的奇数行扫描信号线， [0053] 从构成所述偶数线扫描用电路的移位寄存器的各级输出的状态信号被作为扫描信号提供给所述多根扫描信号线中的偶数行扫描信号线。 [0054] 本发明的第六方面的特征在于，在本发明的第二方面中， [0055] 在构成所述移位寄存器的各个级中， [0056] 所述第一节点充电部包括第一开关元件，该第一开关元件的第一电极和第二电极上输入有从上一级的输出节点输出的状态信号，且第三电极与所述第一节点相连，[0057] 所述第一节点放电部包括第二开关元件，该第二开关元件的第一电极上输入有从下一级的输出节点输出的状态信号，第二电极与所述第一节点相连，且第三电极上输入有低电平的电位。 [0058] 本发明的第七方面的特征在于，在本发明的第二方面中， [0059] 在构成所述移位寄存器的各个级中， [0060] 所述输出节点放电部包括第三开关元件，该第三开关元件的第一电极上输入有从上一级的输出节点输出的状态信号，第二电极与所述输出节点相连，且第三电极上输入有低电平的电位。 [0061] 本发明的第八方面的特征在于，在本发明的第二方面中， [0062] 构成所述移位寄存器的各级还包括第四开关元件，该第四开关元件的第一电极上输入有从外部输入的清零信号，其第二电极与所述输出节点相连，且其第三电极上输入有低电平的电位。 [0063] 本发明的第九方面在于，在本发明的第二方面中， [0064] 构成所述移位寄存器的各级还包括第五开关元件，该第五开关元件的第一电极上输入有从外部输入的清零信号，其第二电极与所述第一节点相连，且其第三电极上输入有低电平的电位。 [0065] 本发明的第十方面的特征在于，在本发明的第二至第九的任一方面中，[0066] 构成所述移位寄存器的各级中所包含的开关元件是由非晶硅组成的薄膜晶体管。 [0067] 本发明的第十一方面的特征在于，在本发明的第二至第九的任一方面中，[0068] 构成所述移位寄存器的各级中所包含的开关元件是由N型氧化物半导体所组成的薄膜晶体管，该N型氧化物半导体以铟、镓、锌、及氧为主要成分。 [0069] 本发明的第十二方面的特征在于，在本发明的第一方面中， [0070] 所述选择电路、所述奇数线扫描用电路、及所述偶数线扫描用电路由多个级组成的移位寄存器所构成，其中，每个级基于从外部输入的时钟信号来输出表示第一状态或第二状态中的某一个的状态信号， [0071] 构成所述移位寄存器的各级是由主触发器和从触发器所组成并利用CMOS逻辑电路来实现的主从型触发器，其中，该主触发器基于所述时钟信号来读入输入数据，该从触发器基于所述时钟信号将读入到该主触发器中的数据作为所述状态信号进行输出，[0072] 从构成所述选择电路的移位寄存器的奇数级输出的状态信号被作为所述输入数据提供给构成所述奇数线扫描用电路的移位寄存器的第一级， [0073] 从上一级输出的状态信号被作为所述输入数据提供给构成所述奇数线扫描用电路的移位寄存器的第二级以后的各级， [0074] 从构成所述选择电路的移位寄存器的偶数级输出的状态信号被作为所述输入数据提供给构成所述偶数线扫描用电路的移位寄存器的第一级， [0075] 从上一级输出的状态信号被作为所述输入数据提供给构成所述偶数线扫描用电路的移位寄存器的第二级以后的各级， [0076] 从构成所述奇数线扫描用电路的移位寄存器的各级输出的状态信号被作为扫描信号提供给所述多根扫描信号线中的奇数行扫描信号线， [0077] 从构成所述偶数线扫描用电路的移位寄存器的各级输出的状态信号被作为扫描信号提供给所述多根扫描信号线中的偶数行扫描信号线。 [0078] 本发明的第十三方面的特征在于，在本发明的第十二方面中， [0079] 构成所述移位寄存器的各级中所包含的CMOS逻辑电路中使用了由多晶硅组成的薄膜晶体管。 [0080] 本发明的第十四方面在于一种显示装置，其特征在于，包括： [0081] 本发明的第一至第十三中任一方面所涉及的扫描信号线驱动电路；以及[0082] 视频信号线驱动电路，该视频信号线驱动电路对设置在所述基板上的多根视频信号线进行驱动， [0083] 在着眼于施加在各视频信号线上的视频信号时，所述视频信号线驱动电路使所述奇数线扫描用电路被所述选择电路选择时的所述视频信号的极性不同于所述偶数线扫描用电路被所述选择电路选择时的所述视频信号的极性。 [0084] 本发明的第十五方面的特征在于，在本发明的第十四方面中， [0085] 所述视频信号线驱动电路使施加在相邻两根视频信号线上的视频信号的极性互不相同。 [0086] 发明效果 [0087] 根据本发明的第一方面，将多根扫描信号区分为z个块，使得一个块中包含四根以上连续的栅极总线。由于选择电路交替选择奇数线扫描电路和偶数线扫描用电路，因此对于各个块，利用第一次垂直扫描来逐根依次地选择奇数行的扫描信号线，此后利用第二次垂直扫描来逐根依次地选择偶数行的扫描信号线。这里，在第一次垂直扫描和第二次垂直扫描时使各视频信号的极性反转，而且也使各视频信号的极性在每一帧期间内反转，由此实现了块反转驱动。此时，由于视频信号在一帧期间内的极性反转次数较少，因此与线反转驱动、点反转驱动相比，耗电量得以降低。如上所述，能够在单片化后的扫描信号线驱动电路中进行块反转驱动，而不会引起显示质量下降、耗电量增加。 [0088] 根据本发明的第二方面，能够在具备利用自举的移位寄存器的单片化的扫描信号线驱动电路中，进行块反转驱动，而不会引起显示品质下降、耗电量增加。 [0089] 根据本发明的第三方面，在移位寄存器的各级中，在适当的时刻对第一节点进行自举。 [0090] 根据本发明的第四方面，能够获得与本发明的第二或第三方面相同的效果，且不会使扫描信号线驱动电路内的电路结构变复杂。 [0091] 根据本发明的第五方面，能够获得与本发明的第一方面相同的效果，且不会使扫描信号线驱动电路内的电路结构变复杂。 [0092] 根据本发明的第六方面，能够获得与本发明的第二方面相同的效果，且不会使移位寄存器的电路结构变复杂。 [0093] 根据本发明的第七方面，能够获得与本发明的第二方面相同的效果，且不会使移位寄存器的电路结构变复杂。 [0094] 根据本发明的第八方面，基于清零信号使输出节点的电位变为低电平(初始状态)。因此，通过在适当的时刻使清零信号变为导通电平，抑制了故障的产生。 [0095] 根据本发明的第九方面，基于清零信号使第一节点的电位变为低电平(初始状态)。因此，通过在适当的时刻使清零信号变为导通电平，抑制了故障的产生。 [0096] 根据本发明的第十方面，能够在采用非晶硅TFT作为驱动元件的显示装置(例如大型液晶面板)用的、单片化后的扫描信号线驱动电路中，进行块反转驱动，而不会引起显示品质下降、耗电量增加。 [0097] 根据本发明的第十一方面，能够在采用IGZO-TFT作为驱动元件的显示装置用的单片化后的扫描信号线驱动电路中，进行块反转驱动，而不会引起显示品质下降、耗电量增加。此外，由于IGZO的迁移率较高，因此能够提高扫描信号线驱动电路的驱动能力并由于TFT尺寸得以缩小而能实现窄边框化。另外，由于降低了负载电容，因此耗电量也得以显著降低。此外，由于IGZO-TFT的泄漏较少，因此，例如在利用了自举的电路中，能够抑制浮置节点的电荷泄漏所引起的动作不良的产生，从而能实现动作余量的扩大。 [0098] 根据本发明的第十二方面，能够在具备利用主从型触发器的移位寄存器的单片化后的扫描信号线驱动电路中，进行块反转驱动，而不会引起显示品质下降、耗电量增加。此外，由于利用CMOS逻辑电路来构成移位寄存器，故有效降低了耗电量。 [0099] 根据本发明的第十三方面，能够在采用多晶硅TFT作为驱动元件的显示装置用的单片化后的扫描信号线驱动电路中，进行块反转驱动，而不会引起显示品质下降、耗电量增加。 [0100] 根据本发明的第十四方面，实现了一种具备能够进行块反转驱动、而不会引起显示品质下降、耗电量增加的、单片化后的扫描信号线驱动电路的显示装置。 [0102] 图1是表示本发明的一个实施方式所涉及的液晶显示装置中的栅极驱动器的详细结构的框图。 [0103] 图2是表示上述实施方式中的液晶显示装置的整体结构的框图。 [0104] 图3是表示上述实施方式中的栅极驱动器的简要结构的框图。 [0105] 图4是用于对上述实施方式中的奇数线扫描用电路及偶数线扫描用电路中所包含的各移位寄存器的第n级级构成电路的输入输出信号进行说明的图。 [0106] 图5是表示上述实施方式中的级构成电路的结构(移位寄存器的一个级的结构)的电路图。 [0107] 图6是用于对上述实施方式中的级构成电路的动作进行说明的信号波形图。 [0108] 图7是用于对上述实施方式中的栅极驱动器的整体动作进行说明的信号波形图。 [0109] 图8是通常的显示装置中的扫描信号和视频信号的波形图。 [0110] 图9是上述实施方式中的扫描信号和视频信号的波形图。 [0111] 图10是表示上述实施方式的第二变形例中的级构成电路的结构(移位寄存器的一个级的结构)的电路图。 [0112] 图11是表示上述实施方式的第二变形例中的用于根据时钟信号CK生成时钟信号clk、clkb的结构的电路图。 [0113] 图12是表示采用线反转驱动时的像素电压在连续的两帧期间内的极性的图。 [0114] 图13是表示采用点反转驱动时的像素电压在连续的两帧期间内的极性的图。 [0115] 图14是采用块反转驱动时的扫描信号的波形图。 具体实施方式[0116] 以下，参照附图对本发明的一个实施方式进行说明。另外，在下面的说明中，薄膜晶体管的栅极端子(栅极电极)相当于第一电极，漏极端子(漏极电极)相当于第二电极，源极端子(源极点击)相当于第三电极。 [0117] <1.整体结构及动作> [0118] 图2是表示本发明的一个实施方式所涉及的有源矩阵型液晶显示装置的整体结构的框图。如图2所示，该液晶显示装置包括：显示部100；显示控制电路200；源极驱动器(视频信号线驱动电路)300；以及栅极驱动器(扫描信号线驱动电路)400。显示部100中形成有：多根(j根)源极总线(视频信号线)SL1～SLj；多根(i根)栅极总线(扫描信号线)GL1～GLi；以及分别对应于源极总线SL1～SLj和栅极总线GL1～GLi的交叉点而设置的多个(i×j个)像素形成部。上述多个像素形成部配置成矩阵形状从而构成像素陈列。各像素形成部包括：开关元件即薄膜晶体管(TFT)11，该TFT11的栅极端子与通过对应交叉点的栅极总线相连，且源极端子与通过该交叉点的源极总线相连；与该薄膜晶体管11的漏极端子相连的像素电极；在上述多个像素形成部中公共设置的相对电极即公共电极Ec；以及在上述多个像素形成部公共设置、并夹在像素电极与公共电极Ec之间的液晶层。并且，利用像素电极和公共电极Ec所形成的液晶电容来构成像素电容Cp。通常，为了将电荷可靠地保持在像素电容Cp中，与液晶电容并联地设置有辅助电容，但由于辅助电容与本发明没有直接关系，因此省略其说明及图示。 [0119] 显示控制电路200接收从外部发送过来的数据信号DAT和时序控制信号组(水平同步信号、垂直同步信号等)TG，并输出数字视频信号DV、用于对源极驱动器300的动作进行控制的源极控制信号SCTL、以及用于对栅极驱动器400的动作进行控制的栅极控制信号GCTL。源极控制信号SCTL及栅极控制信号GCTL包括多个信号。源极控制信号SCTL例如包含用于对源极驱动器300内的移位寄存器的动作进行控制的起始脉冲信号、以及时钟信号等。后文将对栅极控制信号GCTL进行详细说明。 [0120] 源极驱动器300接收从显示控制电路200输出的数字视频信号DV、以及源极控制信号SCTL，并向各源极总线SL1～SLj施加驱动用的视频信号。 [0121] 栅极驱动器400基于从显示控制电路200输出的栅极控制信号GCTL，来以一个垂直扫描期间为周期，反复对各栅极总线GL1～GLi施加激活的扫描信号(输出扫描脉冲)。后文将对该栅极驱动器400进行详细说明。另外，在本实施方式中，栅极驱动器400形成在构成包含显示部10的液晶面板的两块基板(玻璃基板)的其中一块基板上。即，本实施方式中的栅极驱动器400为单片栅极驱动器。此外，本实施方式中，采用非晶硅TFT来作为驱动元件。 [0122] 如上所述，通过在各源极总线SL1～SLj上施加驱动用视频信号，并在各栅极总线GL1～GLi上施加扫描信号，从而将基于从外部发送来的图像信号DAT的图像显示在显示部100中。 [0123] <2.栅极驱动器的结构> [0124] <2.1栅极驱动器的简要结构> [0125] 图3是表示本实施方式中的栅极驱动器400的简要结构的框图。本实施方式中，将栅极总线GL1～GLi区分为多个块(组)，使得连续的k根(k为4以上的整数)栅极总线包含在一个块中。另外，本说明中假设将栅极总线GL1～GLi区分为z个(z=i/8)块BLK1～BLKz，使得各个块中包含8根栅极总线。 [0126] 栅极驱动器400的每个块中设有用于对奇数行的栅极总线进行驱动的奇数线扫描用电路42、和用于对偶数行的栅极总线进行驱动的偶数线扫描用电路44。栅极驱动器400中还设有由包括多个级的移位寄存器所构成的块扫描用电路(选择电路)40，该块扫描用电路40用于依次选择奇数线扫描用电路42和偶数线扫描用电路44。另外，移位寄存器的各级用标号SR来表示(图1也一样)。此外，以下将奇数线扫描用电路42所对应的级称为“奇数线驱动用级”，将偶数线扫描用电路44所对应的级称为“偶数线驱动用级”。 [0127] 在上述结构中，若关注上述z个块BLK1～BLKz，则从第一个块BLK1到第z个块BLKz为止的块被逐个依次地选择。此外，若关注各个块，则首先利用奇数线扫描用电路42来逐根依次地扫描奇数行的栅极总线，之后再利用偶数线扫描用电路44来逐根依次地扫描偶数行的栅极总线。 [0128] <2.2栅极驱动器的详细结构> [0129] 图1是表示本实施方式中的栅极驱动器400的详细结构的框图。另外，图1中仅示出了从第一行到第十六行为止的栅极总线GL1～GL16所对应的部分。如上所述，栅极驱动器400包括块扫描用电路40、和设置在每个块中的奇数线扫描用电路42以及偶数线扫描用电路44。块扫描用电路40、各奇数线扫描用电路42、以及各偶数线扫描用电路44分别由包括多个级的移位寄存器构成。另外，在本说明的示例中，各奇数线扫描用电路42以及各偶数线扫描用电路44由包括4个级的移位寄存器构成。移位寄存器的各级在各时刻下处于两个状态(第一状态及第二状态)中的某一个状态，并输出表示该状态的信号(以下称为“状态信号”)。此外，以下将构成移位寄存器各级的电路称为“级构成电路”。 [0130] 如图1所示，作为栅极控制信号GCTL，向栅极驱动器400提供包含用于使块扫描用电路40内的移位寄存器开始动作的脉冲的起始脉冲信号GSP、用于对块扫描用电路40内的移位寄存器的移位动作进行控制的两个时钟信号BCK1、BCK2、用于对奇数线扫描用电路42内的移位寄存器的移位动作进行控制的两个时钟信号GCK1、GCK2、包含用于使奇数线扫描用电路42内的移位寄存器的状态完全清零的脉冲的清零信号GCLR1、用于对偶数线扫描用电路44内的移位寄存器的移位动作进行控制的两个时钟信号GCK3、GCK4、以及包含用于使偶数线扫描用电路44内的移位寄存器的状态完全清零的脉冲的清零信号GCLR2。 [0131] 块扫描用电路40接收到起始脉冲信号GSP的脉冲后，基于两个时钟信号BCK1、BCK2，依次将该脉冲从移位寄存器的第一级传输到最后一级(第2z级)。伴随着上述移位动作，从奇数级输出包含用于使奇数线扫描用电路42内的移位寄存器开始动作的脉冲的起始脉冲信号GSPOp(p=1～z)，并从偶数级输出包含用于使偶数线扫描用电路44内的移位寄存器开始动作的脉冲的起始脉冲信号GSPEq(q=1～z)。 [0132] 奇数线扫描用电路42接收到起始脉冲信号GSPOp的脉冲后，基于两个时钟信号GCK1、GCK2，依次将该脉冲从移位寄存器的第一级传输到最后一级(第4级)。伴随着上述移位动作，从构成奇数线扫描用电路42的移位寄存器依次输出用于对奇数行的栅极总线依次进行选择性的驱动的扫描脉冲。偶数线扫描用电路44接收到起始脉冲信号GSPEq的脉冲后，基于两个时钟信号GCK3、GCK4，依次将该脉冲从移位寄存器的第一级传输到最后一级(第4级)。伴随着上述移位动作，从构成偶数线扫描用电路44的移位寄存器依次输出用于对偶数行的栅极总线依次进行选择性的驱动的扫描脉冲。 [0133] <2.3级构成电路的构成> [0134] 图4是用于对奇数线扫描用电路42及偶数线扫描用电路44中所包含的移位寄存器的第n级级构成电路SRn的输入输出信号进行说明的图。向各级构成电路提供时钟信号CK、清零信号CLR、置位信号SET、以及复位信号RESET。此外，从各级构成电路输出表示各时刻下状态的状态信号Z。时钟信号CK是上述四个时钟信号GCK1～GCK4中的某一个。清零信号CLR是上述两个清零信号GCLR1、GCLR2中的某一个。从第(n-1)级级构成电路SRn-1输出的状态信号Zn-1被作为置位信号SET提供给第n级级构成电路SRn，从第(n+1)级级构成电路SRn+1输出的状态信号Zn+1被作为复位信号RESET提供给第n级级构成电路SRn。此外，从第n级级构成电路SRn输出的状态信号Zn被作为扫描信号施加给该级构成电路SRn所对应的栅极总线GL，并且被作为复位信号RESET提供给第(n-1)级级构成电路SRn-1，还被作为置位信号SET提供给第(n+1)级级构成电路SRn+1。 [0135] 图5是表示本实施方式中的级构成电路的结构(移位寄存器的一个级的结构)的电路图。如图5所示，该级构成电路包括六个薄膜晶体管TS及T1～T5、以及一个电容器(电容元件)Cap。这六个薄膜晶体管TS及T1～T5均为N沟道型。此外，除了低电平的直流电源电位VSS用的输入端子以外，该级构成电路中还具有四个输入端子51～54和一个输出端子(输出节点)59。这里，对接收置位信号SET的输入端子标注标号51，对接收复位信号RESET的输入端子标注标号52，对接收时钟信号CK的输入端子标注标号53，并对接收清零信号CLR的输入端子标注标号54。此外，对输出状态信号Z的输出端子标注标号59。 [0136] 薄膜晶体管TS的栅极端子、薄膜晶体管T1的源极端子、薄膜晶体管T2的漏极端子、薄膜晶体管T5的漏极端子、以及电容器Cap的一端相互连接。另外，为方便起见，将它们相互连接的区域(布线)称为“netA”(第一节点)。 [0137] 薄膜晶体管TS的栅极端子与netA相连，漏极端子与输入端子53相连，源极端子与输出端子59相连。薄膜晶体管T1的栅极端子及漏极端子与输入端子51相连(即二极管连接)，源极端子与netA相连。薄膜晶体管T2的栅极端子与输入端子52相连，漏极端子与netA相连，源极端子与直流电源电位VSS用的输入端子相连。薄膜晶体管T3的栅极端子与输入端子52相连，漏极端子与输出端子59相连，源极端子与直流电源电位VSS用的输入端子相连。薄膜晶体管T4的栅极端子与输入端子54相连，漏极端子与输出端子59相连，源极端子与直流电源电位VSS用的输入端子相连。薄膜晶体管T5的栅极端子与输入端子54相连，漏极端子与netA相连，源极端子与直流电源电位VSS用的输入端子相连。电容器Cap的一端与netA相连，另一端与输出端子59相连。 [0138] 另外，本实施方式中，利用薄膜晶体管TS来实现输出控制用开关元件，利用薄膜晶体管T1来实现第一开关元件，利用薄膜晶体管T2来实现第二开关元件，利用薄膜晶体管T3来实现第三开关元件，利用薄膜晶体管T4来实现第四开关元件，并利用薄膜晶体管T5来实现第五开关元件。此外，本实施方式中，利用图5中标号57所示的部分来实现第一节点充电部，利用图5中标号58a所示的部分来实现第一节点放电部，利用图5中标号58b所示的部分来实现输出节点放电部。 [0139] <3.驱动方法> [0140] <3.1级构成电路的动作> [0141] 参照图5及图6，说明本实施方式中的级构成电路的动作。如图6所示，在该液晶显示装置的动作中，将以规定周期并在规定期间内为高电平的时钟信号CK提供给输入端子53。 [0142] 在t0时刻以前的期间内，netA的电位及状态信号Z的电位(输出端子59的电位)为低电平。到t0时刻后，向输入端子51提供置位信号SET的脉冲。由于薄膜晶体管T1如图5所示那样进行二极管连接，因此该置位信号SET的脉冲使得薄膜晶体管T1变为导通状态，从而对电容器Cap进行充电。由此，netA的电位从低电平变为高电平，薄膜晶体管TS变为导通状态。然而，在t0时刻～t1时刻期间，时钟信号CK变为低电平。因此，状态信号Z在该期间内维持低电平。 [0143] 在t1时刻，时钟信号CK从低电平变为高电平。此时，由于薄膜晶体管TS变为了导通状态，因此输出端子59的电位会随着输入端子53的电位上升而上升。这里，如图5所示，由于netA与输出端子59之间设有电容器Cap，因此netA的电位也会随着输出端子59的电位上升而上升(对netA进行自举)。其结果，会在薄膜晶体管TS上施加较大的电压，状态信号Z的电位会上升到时钟信号CK的高电平电位。由此，与该级构成电路的输出端子59相连的栅极总线处于选择状态。 [0144] 在t2时刻，时钟信号CK从高电平变为低电平。由此，输出端子59的电位会随着输入端子53的电位下降而下降，netA的电位也会经由电容器Cap而下降。然而，由于netA的电位的下降量大致与输出端子59的电位的下降量相同，因此不会下降到低电平，而维持在高电平。 [0145] 在t3时刻，向输入端子52提供复位信号RESET的脉冲。由此，薄膜晶体管T2及薄膜晶体管T3变为导通状态。薄膜晶体管T2变为导通状态会使得netA的电位从高电平变为低电平，而薄膜晶体管T3变为导通状态会使得输出端子59的电位被拉至低电平的直流电源电位VSS。 [0146] 在t4时刻，向输入端子54提供清零信号CLR的脉冲。由此，薄膜晶体管T4及薄膜晶体管T5变为导通状态。薄膜晶体管T4变为导通状态会使得输出端子59的电位被拉至低电平的直流电源电位VSS，而薄膜晶体管T5变为导通状态会使得netA的电位被拉至低电平的直流电源电位VSS。 [0147] <3.2栅极驱动器的整体动作> [0148] 接着，根据上述级构成电路的动作，并参照图7，对本实施方式中的栅极驱动器400的整体动作进行说明。另外，这里关注块BLK1(参照图3)，但对于其它块BLK2～BLKz也进行同样的动作。 [0149] 首先，在t10时刻，向奇数线驱动用级提供起始脉冲信号GSP的脉冲。奇数线驱动用级在t10时刻后最初接收到时钟信号BSK1的脉冲的时刻(t11时刻)，输出起始脉冲信号GSPO1的脉冲。从奇数线驱动用级输出的起始脉冲信号GSPO1的脉冲被提供给偶数线驱动用级以及奇数线扫描用电路42内的移位寄存器的第一级。偶数线驱动用级在接收到从奇数线驱动用级输出的起始脉冲信号GSPO1的脉冲后的、最初接收到时钟信号BSK2的脉冲的时刻(t12时刻)，输出起始脉冲信号GSPE1的脉冲。从偶数线驱动用级输出的起始脉冲信号GSPE1的脉冲被提供给奇数线驱动用级以及偶数线扫描用电路44内的移位寄存器的第一级。 [0150] 对于奇数线扫描用电路42，在向移位寄存器的第一级提供起始脉冲信号GSPO1的脉冲之后(t11时刻后)，基于两个时钟信号GCK1、GCK2来依次向奇数行的栅极总线GL1、GL3、GL5、及GL7输出扫描脉冲。对于偶数线扫描用电路44，在向移位寄存器的第一级提供起始脉冲信号GSPE1的脉冲之后(t12时刻后)，基于两个时钟信号GCK3、GCK4来依次向偶数行的栅极总线GL2、GL4、GL6、及GL8输出扫描脉冲。如上所述，若关注第一行到第八行的栅极总线GL1～GL8，则如图7所示，以“GL1、GL3、GL5、GL7、GL2、GL4、GL6、GL8”的顺序提供扫描脉冲。 [0151] 时钟信号BCK1的脉冲会在t14时刻上升，而时钟信号BCK2的脉冲会在t16时刻上升。由此，在块BLK2中进行与块BLK1相同的动作。此后，进一步在块BLK3～BLKz中也进行与块BLK1相同的动作。 [0152] 另外，清零信号GCLR1的脉冲会在t13时刻上升。由此，构成奇数线扫描用电路42内的移位寄存器的所有级构成电路均变为完全清零的状态。此外，清零信号GCLR2的脉冲会在t15时刻上升。由此，构成偶数线扫描用电路44内的移位寄存器的所有级构成电路均变为完全清零的状态。 [0153] <4.效果> [0154] 根据本实施方式，将栅极总线GL1～GLi区分为多个块，使得一个块中包含八根栅极总线。若关注各个块，则对八根扫描总线进行隔行扫描。详细而言，首先在第一次垂直扫描中逐根依次对奇数行的四根栅极总线进行选择，之后在第二次垂直扫描中逐根依次对偶数行的四根栅极总线进行选择。因此，在第一次垂直扫描与第二次垂直扫描时使各视频信号的极性反转，并且也在每一帧期间内使各视频信号的极性反转，由此，像素电压在连续两帧期间内的极性如图12所示。并且，由于也使施加在相邻数据总线上的视频信号的极性反转，因而像素电压在连续两帧期间内的极性如图13所示。如上所述，本实施方式中进行块反转驱动。 [0155] 对于在通常的液晶显示装置中采用线反转驱动、点反转驱动的情况，如图8所示，逐根依次地选择栅极总线，并在每一水平扫描期间内对视频信号进行极性反转。与此相对，本实施方式如图9所示，在各个块中，先逐根依次地选择奇数行的四根栅极总线，然后逐根依次地选择偶数行的四根栅极总线。因此，为了获得图12或者图13所示那样的像素电压的极性，只需如图9所示在每四个水平扫描期间内使视频信号的极性反转即可。因此，视频信号在一帧期间内的极性反转次数变少。由此，维持了高品质显示，并降低了耗电量。 [0156] 如上所述，根据本实施方式，实现了能够进行块反转驱动而不会引起显示品质下降、耗电量增大的单片栅极驱动器。 [0157] 然而，对于非晶硅，由于P型的迁移率较低，故无法采用CMOS结构。对于这一点，若关注本实施方式中的栅极驱动器400内的移位寄存器，会发现仅利用N沟道型TFT来构成开关元件。因此，即使在例如大型液晶面板那样采用非晶硅TFT来作为驱动元件的显示装置中，也能实现可进行块反转驱动的单片栅极驱动器。此外，根据本实施方式，对于栅极驱动器400内的移位寄存器，能够通过使所有级均为相同结构的电路来实现，而且能以结构比较简单的电路来实现。 [0158] <5.变形例> [0159] 上述实施方式中，以采用非晶硅TFT来作为驱动元件的请款为例进行了说明，但本发明并不限于此。以下对用作驱动元件的TFT的变形例进行说明。 [0160] <5.1第1变形例> [0161] 首先，对采用下面这种TFT作为驱动元件的例子进行说明，该TFT(以下称为“IGZO-TFT”)使用了非晶氧化物半导体的一种、即IGZO。IGZO是以铟(In)、镓(Ga)、锌(Zn)、以及氧(O)为主要成分的N型氧化物半导体。由于是N型氧化物半导体，因此可以采用与上述实施方式相同的构成(参照图5)来构成栅极驱动器内的移位寄存器的各级(级构成电路)。 [0162] 作为IGZO的特征，例如有高迁移率。因此，通过采用IGZO-TFT来作为驱动元件，可以提高栅极驱动器400的驱动能力、并由于TFT尺寸得到缩小而能实现窄边框化。此外，由于负载电容降低，使得耗电量与上述实施方式相比得到了进一步的降低。另外，IGZO-TFT还具有泄漏较少的特征。因此，例如在利用了自举的电路(参照图5)中，浮置节点(电学上处于浮置状态的节点，图5中的netA在图6的t1时刻到t2时刻期间内的)的电荷泄漏所引起的动作不良的产生得到了抑制，并能实现动作范围的扩大。 [0163] <5.2第2变形例> [0164] 接着，对采用多晶硅TFT(p-Si TFT)来作为驱动元件的例子进行说明。多晶硅TFT与非晶硅TFT不同，能够采用CMOS结构。因此，在本变形例中，栅极驱动器400内的移位寄存器的各级(级构成电路)使用了CMOS逻辑电路。 [0165] 图10是表示本变形例中的级构成电路的结构(移位寄存器的一个级的结构)的电路图。如图10所示，该级构成电路包括四个时钟反相器61～64、以及两个NOR电路65、66。这四个时钟反相器61～64以及两个NOR电路65、66都使用了CMOS。另外，对于各自的具体电路结构，由于可以采用公知的结构，因此省略说明。 [0166] 对于时钟反相器61、64，当时钟信号clk为低电平且时钟信号clkb为高电平时，起到反相器的作用，而当时钟信号clk为高电平且时钟信号clkb为低电平时，使输入端子与输出端子之间电气断开。对于时钟反相器62、63，当时钟信号clk为高电平且时钟信号clkb为低电平时，起到反相器的作用，而当时钟信号clk为低电平且时钟信号clkb为高电平时，使输入端子与输出端子之间电气断开。NOR电路65、66输出的信号表示提供给两个输入端子的信号的否定逻辑和。对于NOR电路65，将来自时钟反相器61、62的输出信号提供给其一个输入端子，并将清零信号CLR提供给另一个输入端子。此外，来自NOR电路65的输出信号被提供给时钟反相器62、63。对于NOR电路66，将来自时钟反相器63、64的输出信号提供给其一个输入端子，并将清零信号CLR提供给另一个输入端子。此外，将来自NOR电路66的输出信号提供给时钟反相器64，并作为状态信号Z从该级构成电路输出。 [0167] 如上所述，在该级构成电路中，在清零信号CLR为低电平、时钟信号clk为低电平、且时钟信号clkb为高电平的期间内，将提供给时钟反相器61的输入信号(输入数据)Din的逻辑值暂时保持在节点N1中。并且，在时钟信号clk从低电平变为高电平、且时钟信号clkb从高电平变为低电平的时刻，暂时保持在节点N1中的数据的逻辑值表现为状态信号Z的波形。由此，该级构成电路作为由主触发器(图10中标号601所示的部分)和从触发器(图10中标号602所示的部分)组成的主从型D触发器进行动作。 [0168] 另外，提供给时钟反相器61～64的两个时钟信号clk、clkb是在利用两个反相器71、72所构成的图11所示的电路中、利用时钟信号CK所生成的。时钟信号CK与上述实施方式同样，是上述四个时钟信号GCK1～GCK4中的某一个。根据图11所示的结构，当时钟信号CK变为高电平时，时钟信号clk变为高电平，时钟信号clkb变为低电平。另一方面，当时钟信号CK变为低电平时，时钟信号clk变为低电平，时钟信号clkb变为高电平。 [0169] 在上述结构中，起始脉冲信号或者从上一级输出的状态信号Zn-1被作为输入信号Din提供给时钟反相器61。例如，当第一行的栅极总线GL1的扫描脉冲上升后，基于该扫描脉冲和时钟信号GCK2，在第三行的栅极总线GL3所对应的级构成电路中，将表示逻辑值“1”的数据暂时保持在节点N1中。并且，在从第一行扫描总线GL1的扫描脉冲上升时刻起经过一个水平扫描期间以后，时钟信号GCK2从低电平变为高电平，由此，从第三行栅极总线GL3所对应的级构成电路输出的状态信号Z变为高电平。由此，在从第一行扫描总线GL1的扫描脉冲上升时刻起经过一个水平扫描期间以后，第三行栅极总线GL3的扫描脉冲上升。 [0170] 如上所述，即使如图10那样利用CMOS逻辑电路来组成级构成电路从而构成移位寄存器，也能使栅极驱动器400进行与上述实施方式相同的动作。由于利用CMOS逻辑电路来构成级构成电路，因此与上述实施方式相比，耗电量得以降低。此外，在本变形例中，对于栅极驱动器400内的移位寄存器，能够通过使所有级均为相同结构的电路来实现，而且能以结构比较简单的电路来实现。 [0171] <6.其它> [0172] 上述实施方式中以液晶显示装置为例进行了说明，但本发明并不限于此。也能够将本发明应用于有机EL(Electro Luminescence：电致发光)等其它显示装置中。 [0173] 标号说明 [0174] 40…块扫描用电路 [0175] 42…奇数线扫描用电路 [0176] 44…偶数线扫描用电路 [0177] 51～54…(级构成电路的)输入端子 [0178] 59…(级构成电路的)输出端子 [0179] 100…显示部 [0180] 200…显示控制电路 [0181] 300…源极驱动器(视频信号线驱动电路) [0182] 400…栅极驱动器(扫描信号线驱动电路) [0183] BLK1～BLKz…块 [0184] SR…级构成电路(移位寄存器的级) [0185] Cap…电容器(电容元件) [0186] TS，T1～T5…薄膜晶体管(TFT) [0187] GL1～GLi…栅极总线 [0188] SL1～SLj…源极总线 |
||||||
QQ群二维码
意见反馈
意见反馈