液晶显示器驱动电路及相关驱动方法 |
|||||||
| 申请号 | CN201010621664.1 | 申请日 | 2010-12-28 | 公开(公告)号 | CN102013244B | 公开(公告)日 | 2012-10-03 |
| 申请人 | 友达光电股份有限公司; | 发明人 | 陈冠宇; 廖一遂; | ||||
| 摘要 | 本 发明 涉及一种 液晶 显示器 驱动 电路 及相关驱动方法，液晶显示装置使用两组驱 动能 力 相异的时钟脉冲 信号 来驱动多级移位暂存单元，使得每一级移位暂存单元在刚启动时能以较强下传驱动信号来触发下一级移位暂存单元，进而改善低温启动不良的情形。在启动后经过一预定时间时，开始逐渐减少高驱动能力时钟脉冲信号的驱动能力，进而降低 能量 消耗。 | ||||||
| 权利要求 | 1.一种液晶显示器的驱动电路，其包含多级移位暂存单元，该多级移位暂存单元中一第N级移位暂存单元包含： |
||||||
| 说明书全文 | 液晶显示器驱动电路及相关驱动方法技术领域[0001] 本发明涉及一种液晶显示器驱动电路及相关驱动方法，尤其涉及一种能改善低温起始不良的液晶显示器驱动电路及相关驱动方法。 背景技术[0002] 液晶显示器(liquid crystal display，LCD)具有低辐射、体积小及低耗能等优点，已逐渐取代传统的阴极射线管显示器(cathode ray tube display，CRT)，因而被广泛地应用在笔记本电脑、个人数字助理(personal digital assistant，PDA)、平面电视，或移动电话等信息产品上。传统液晶显示器的驱动方式是利用外部源极驱动电路(source driver)和栅极驱动电路(gate driver)来驱动面板上的像素以显示图像，近年来逐渐发展成将驱动电路结构直接制作于显示面板上，例如将栅极驱动电路(gate driver)整合于液晶面板(gate driver on array，GOA)的技术。 [0003] 图1为先前技术中一采用GOA技术的液晶显示装置100的示意图。液晶显示装置100包含一显示面板110、一时序控制器(timing controller)120、一源极驱动电路(source driver)130，以及一栅极驱动电路(gate driver)140。显示面板110上设有多条数据线DL1～DLM、多条栅极线GL1～GLN，以及一像素矩阵。像素矩阵包含多个像素单元PX，每一像素单元PX包含一薄膜晶体管(thin film transistor，TFT)开关TFT、一液晶电容CLC和一存储电容CST，分别耦接于相对应的数据线、相对应的栅极线，以及一共同电压VCOM。时序控制器120可产生源极驱动电路130和栅极驱动电路140运行所需的信号，例如起始脉冲信号VST和时钟脉冲信号CK1～CKN等。源极驱动电路130可产生对应于显示图像的数据驱动信号SD1～SDM，进而充电相对应的像素单元PX。栅极驱动电路140包含有多级串接的移位暂存单元SR1～SRN，可依据时钟脉冲信号CK1～CKN和起始脉冲信号VST来依序输出栅极驱动信号SG1～SGN至相对应的栅极线GL1～GLN，进而开启相对应像素单元PX内的薄膜晶体管TFT。 [0004] 在先前技术的液晶显示装置100中，每一级移位暂存单元会将同一时钟脉冲信号选择性地传送至此级输出端和下一级移位暂存单元。换而言之，除了第一级移位暂存单元SR1是由起始脉冲信号VST来触发外，此级输出的下传驱动信号SF1～SFN-1也分别用来触发下一级相对应的移位暂存单元SR2～SRN。 [0005] 图2为先前技术的移位暂存单元SR1～SRN中一第n级移位暂存单元SRn的示意图。先前技术的移位暂存单元SRn包含一输出端OUTn、一端点Qn、一输入电路12、一上拉电路(pull up circuit)14、一下传电路16、一第一下拉电路(first pull down circuit)21，以及一第二下拉电路(second pull down circuit)22。移位暂存单元SRn可于其输出端OUTn输出栅极驱动信号SGn至栅极线GLn。 [0006] 上拉电路14包含一晶体管开关T1，其控制端耦接于端点Qn，第一端耦接于时钟脉冲信号CKn，而第二端耦接于输出端OUTn；下传电路16包含一晶体管开关T2，其控制端耦接于端点Qn，第一端耦接于时钟脉冲信号CKn，而第二端耦接于第(n+1)级移位暂存单元SRn+1。当端点Qn的电位高于晶体管开关T1的导通电压时，时钟脉冲信号CKn可通过导通的晶体管开关T1传送至输出端OUTn以供应栅极驱动信号SGn；当端点Qn的电位高于晶体管开关T2的导通电压时，时钟脉冲信号CKn可通过导通的晶体管开关T2传送至第(n+1)级移位暂存单元SRn+1以供应下传驱动信号SFn。负责信号输出的晶体管开关T1其沟道宽长比(W/L ratio)通常远大于负责信号下传的晶体管开关T2。 [0007] 在GOA技术中，移位暂存单元SR1～SRN利用TFT工艺来制作。薄膜晶体管开关的导通电流ION正比于沟道宽长比和外加的栅极电压VGH，且会随着外在环境温度下降而变小，也即薄膜晶体管的开启速度会因温度降低而变慢，因此移位暂存单元SR1～SRN在低温环境下(例如刚启动尚未完全热机时)容易发生低温起始不良(cold-start)的问题。如前所述，晶体管开关T2的沟道宽长比其值较小，低温操作环境对其导通电流的影响较晶体管开关T1为大，因此下传驱动信号在低温操作环境下其波形会明显恶化，进而引影响其触发下一级移位暂存单元的能力。 [0008] 在低温操作环境下，先前技术一般会通过拉高薄膜晶体管开关的栅极电压VGH来增加薄膜晶体管开关的导通电流ION。举例来说，在图1所示的液晶显示器中，时序控制器120可包含一计数器。在刚启动移位暂存单元SR1～SRN时，时序控制器120会输出脉冲振幅较大的时钟脉冲信号CK1～CKN以拉高晶体管开关T1和T2的栅极电压VGH；在计数器判断移位暂存单元SR1～SRN已启动超过一预定时间后，时序控制器120会输出脉冲振幅较小的时钟脉冲信号CK1～CKN。 [0009] 先前技术通过两阶段变换时钟脉冲信号脉冲振幅的方式来驱动移位暂存单元，进而改善低温起始不良。然而，在切换时钟脉冲信号时，晶体管开关其栅极电压的瞬间变化会造成电压馈通(feed through)，因此可能会造成画面显示不均(flicker)的情形，影响画面显示品质。 发明内容[0010] 为了解决现有技术的问题，本发明提供一种液晶显示器的驱动电路，其包含多级移位暂存单元。该多级移位暂存单元中一第N级移位暂存单元包含一端点；一输入电路，其依据该多级移位暂存单元中一第X级移位暂存单元传来的信号来维持该端点的电位；一上拉电路，其依据该端点的电位来选择性地导通一第一时钟脉冲信号至该第N级移位暂存单元的输出端的传送路径；以及一下传电路，其依据该端点的电位来选择性地导通一第二时钟脉冲信号至该多级移位暂存单元中一第Y级移位暂存单元的传送路径；其中，该第二时钟脉冲信号的驱动能力大于该第一时钟脉冲信号的驱动能力，N为大于1的整数，X为小于N的正整数，而Y为大于N的整数。 [0011] 本发明另提供一种液晶显示器的驱动方法，用来在多级驱动周期内分别提供相对应的多级驱动信号。该驱动方法包含在该多级驱动周期中一第N级驱动周期内，提供一第一时钟脉冲信号以作为该多级驱动信号中一第N级驱动信号，并提供一第二时钟脉冲信号以作为该多级驱动周期中一第(N+1)级驱动周期的起始信号，其中该第二时钟脉冲信号的驱动能力大于该第一时钟脉冲信号的驱动能力，且N为正整数。 [0013] 图1为先前技术中一GOA液晶显示装置的示意图。 [0014] 图2为先前技术中一移位暂存单元的示意图。 [0015] 图3为本发明中一GOA液晶显示装置的示意图。 [0016] 图4A～图4C为本发明中一移位暂存单元的示意图。 [0017] 图5A～图5E和图6为本发明液晶显示装置运行时的时序图。 [0018] 其中，附图标记说明如下： [0019] 12、32输入电路100、300液晶显示装置 [0020] 14、34上拉电路110、310显示面板 [0021] 16、36下传电路120、320时序控制器 [0022] 21、41第一下拉电路130、330源极驱动电路 [0023] 22、42第二下拉电路140、340栅极驱动电路 [0024] 350调整电路TFT薄膜晶体管开关 [0025] PX像素单元DL1～DLM数据线 [0026] CLC液晶电容GL1～GLN栅极线 [0027] CST存储电容T1～T3晶体管开关 [0028] Qn端点OUTn输出端 [0029] SRn、SR1～SRN移位暂存单元 具体实施方式[0030] 图3为本发明中一采用GOA技术的液晶显示装置300的示意图。液晶显示装置300包含一显示面板310、一时序控制器320、一源极驱动电路330、一栅极驱动电路340，以及一调整电路350。显示面板310上设有多条数据线DL1～DLM、多条栅极线GL1～GLN(M和N为大于1的整数)，以及一像素矩阵。像素矩阵包含多个像素单元PX，每一像素单元PX包含一薄膜晶体管开关TFT、一液晶电容CLC和一存储电容CST，分别耦接于相对应的数据线、相对应的栅极线，以及一共同电压VCOM。时序控制器320可产生源极驱动电路330和栅极驱动电路340运行所需的信号，例如起始脉冲信号VST、第一组时钟脉冲信号CK1～CKN和第二组时钟脉冲信号CK1’～CKN’等，其中第一组时钟脉冲信号CK1～CKN和第二组时钟脉冲信号CK1’～CKN’以一预定周期在一使能电位和一禁能电位之间切换，且第二组时钟脉冲信号CK1’～CKN’的驱动能力大于第一组时钟脉冲信号CK1～CKN的驱动能力。在栅极驱动电路 340启动后经过一预定时间时，调整电路350可开始逐渐降低第二组时钟脉冲信号CK1’～CKN’的驱动能力。 [0031] 源极驱动电路330可产生对应于显示图像的数据驱动信号SD1～SDM，进而充电相对应的像素单元PX。栅极驱动电路340包含有多级串接的移位暂存单元SR1～SRN，可依据起始脉冲信号VST、相对应的第一组时钟脉冲信号CK1～CKN和相对应的第二组时钟脉冲信号CK1’～CKN’依序输出栅极驱动信号SG1～SGN至相对应的栅极线GL1～GLN以开启相对应像素单元PX内的薄膜晶体管TFT，并依序输出下传驱动信号SF1～SFN以触发相对应的下级移位暂存单元。 [0032] 在本发明的液晶显示装置300中，每一级移位暂存单元会将第一组时钟脉冲信号CK1～CKN中一相对应的时钟脉冲信号选择性地传送至此级输出端，以及将第二组时钟脉冲信号CK1’～CKN’中一相对应的时钟脉冲信号选择性地传送至下一级移位暂存单元。由于第二组时钟脉冲信号CK1’～CKN’的驱动能力大于第一组时钟脉冲信号CK1～CKN的驱动能力，在刚启动可能发生低温起始不良时，每一级移位暂存单元会以较强下传驱动信号来触发下一级移位暂存单元；在栅极驱动电路340启动后经过一预定时间时，因为已经热机一段时间通常不会再有低温起始不良的情形，此时调整电路350可开始逐渐降低第二组时钟脉冲信号CK1’～CKN’的驱动能力，进而降低能量消耗。 [0033] 图4A～图4C为本发明多级移位暂存单元SR1～SRN中一第n级移位暂存单元SRn的示意图(假设n为介于1和N之间的整数)。本发明实施例中的移位暂存单元SRn包含一输出端OUTn、一端点Qn、一输入电路32、一上拉电路34、一下传电路36、一第一下拉电路41，以及一第二下拉电路42。 [0034] 输入电路32包含一晶体管开关T3：在图4A所示的实施例中，晶体管开关T3的控制端耦接于第(n-1)级移位暂存单元SRn-1以接收下传驱动信号SFn-1，第一端耦接于一偏压VDD，而第二端耦接于端点Qn；在图4B所示的实施例中，晶体管开关T3的控制端耦接于第(n-1)级移位暂存单元SRn-1以接收下传驱动信号SFn-1，第一端耦接于控制第(n-1)级移位暂存单元SRn-1输出的时钟脉冲信号CKn-1，而第二端耦接于端点Qn；在图5C所示的实施例中，晶体管开关T3的控制端和第一端耦接于第(n-1)级移位暂存单元SRn-1以接收下传驱动信号SFn-1，而第二端耦接于端点Qn。偏压VDD的电位和时钟脉冲信号CKn-1的使能电位高于上拉电路34和下传电路36的导通电压。 [0035] 在图4A～图4C所示的实施例中，上拉电路34包含一晶体管开关T1，其控制端耦接于端点Qn，第一端耦接于时钟脉冲信号CKn，而第二端耦接于输出端OUTn；下传电路36包含一晶体管开关T2，其控制端耦接于端点Qn，第一端耦接于时钟脉冲信号CKn’，而第二端耦接于第(n+1)级移位暂存单元SRn-1。依据端点Qn的电位，上拉电路34会将第一时钟脉冲信号CKn选择性地传送至输出端OUTn以作为栅极驱动信号SGn，而下传电路36会将第二时钟脉冲信号CKn’选择性地传送至第(n+1)级移位暂存单元SRn+1以作为下传驱动信号SFn。 [0036] 图5A～图5E和图6为本发明液晶显示装置300运行时的时序图，图5A～图5E显示了本发明实施例中第一组时钟脉冲信号CK1～CK4和第二组时钟脉冲信号CK1’～CK4’的波形，而图6显示了本发明实施例中栅极驱动信号SGn和下传驱动信号SFn的波形。 [0037] 在图5A所示的实施例中，在刚启动时第一组时钟脉冲信号CK1～CK4的高电位为VGH，第二组时钟脉冲信号CK1’～CK4’的高电位为VGH’，其中VGH’的值大于VGH，因此脉冲振幅较大的第二组时钟脉冲信号能以较高的栅极电压来驱动晶体管开关，进而改善低温起始不良的情形。在启动后过了一预定时间后，第一组时钟脉冲信号CK1～CK4的高电位维持在VGH，而第二组时钟脉冲信号CK1’～CK4’的高电位逐渐降低至为VGH，因此能避免不必要的能量消耗。同时，由于晶体管开关的栅极电压随着第二组时钟脉冲信号CK1’～CK4’的电位逐渐降低，并不会造成画面显示不均的情形。 [0038] 在图5B所示的实施例中，在刚启动时第一组时钟脉冲信号CK1～CK4的脉冲宽度为W，第二组时钟脉冲信号CK1’～CK4’的脉冲宽度为W’，其中W’的值大于W，因此责任周期(duty cycle)较长的第二组时钟脉冲信号能以较长的导通时间来驱动晶体管开关，进而改善低温起始不良的情形。在启动后过了一预定时间后，第一组时钟脉冲信号CK1～CK4的脉冲宽度维持在W，而第二组时钟脉冲信号CK1’～CK4’的脉冲宽度逐渐缩短至为W，因此能避免不必要的能量消耗。 [0039] 在图5C所示的实施例中，在刚启动时第一组时钟脉冲信号CK1～CK4的高电位为VGH且脉冲宽度为W，第二组时钟脉冲信号CK1’～CK4’的高电位为VGH’且脉冲宽度为W’，其中VGH’的值大于VGH且W’的值大于W，因此脉冲振幅较大和责任周期较长的第二组时钟脉冲信号能以较高的栅极电压和较长的导通时间来驱动晶体管开关，进而改善低温起始不良的情形。在启动后过了一预定时间后，第一组时钟脉冲信号CK1～CK4的高电位和脉冲宽度以及第二组时钟脉冲信号CK1’～CK4’的脉冲宽度维持不变，而第二组时钟脉冲信号CK1’～CK4’的高电位逐渐降低至VGH，因此能避免不必要的能量消耗。同时，由于晶体管开关的栅极电压随着第二组时钟脉冲信号CK1’～CKN’的电位逐渐降低，并不会造成画面显示不均的情形。 [0040] 在图5D所示的实施例中，在刚启动时第一组时钟脉冲信号CK1～CK4的高电位为VGH且脉冲宽度为W，第二组时钟脉冲信号CK1’～CK4’的高电位为VGH’且脉冲宽度为W’，其中VGH’的值大于VGH且W’的值大于W，因此脉冲振幅和脉冲宽度均较大的第二组时钟脉冲信号能以较高的栅极电压和较长的导通时间来驱动晶体管开关，进而改善低温起始不良的情形。在启动后过了一预定时间后，第一组时钟脉冲信号CK1～CK4的高电位和脉冲宽度以及第二组时钟脉冲信号CK1’～CK4’的高电位维持不变，而第二组时钟脉冲信号CK1’～CK4’的脉冲宽度逐渐缩短至为W，因此能避免不必要的能量消耗。 [0041] 在图5E所示的实施例中，在刚启动时第一组时钟脉冲信号CK1～CK4的高电位为VGH且脉冲宽度为W，第二组时钟脉冲信号CK1’～CK4’的高电位为VGH’且脉冲宽度为W’，其中VGH’的值大于VGH且W’的值大于W，因此脉冲振幅和脉冲宽度均较大的第二组时钟脉冲信号能以较高的栅极电压和较长的导通时间来驱动晶体管开关，进而改善低温起始不良的情形；在启动后过了一预定时间后，第一组时钟脉冲信号CK1～CK4的高电位和脉冲宽度维持不变，而第二组时钟脉冲信号CK1’～CK4’的高电位逐渐降低至为VGH且脉冲宽度逐渐缩短至为W，因此能避免不必要的能量消耗。同时，由于晶体管开关的栅极电压随着第二组时钟脉冲信号CK1’～CK4’的电位逐渐降低，并不会造成画面显示不均的情形。 [0042] 以第n级移位暂存单元SRn为例，图5A至图5E所示实施例所产生的下传驱动信号分别由图6所示的SFn_A～SFn_E来表示。图6左侧显示了刚启动时端点Qn、栅极驱动信号SGn和下传驱动信号SFn_A～SFn_E的波形，图6中间显示了启动超过一预定时间后在调降第二组时钟脉冲信号的驱动能力时端点Qn、栅极驱动信号SGn和下传驱动信号SFn_A～SFn_E的波形，而图6右侧显示了调降完成后端点Qn、栅极驱动信号SGn和下传驱动信号SFn_A～SFn_E的波形。如图6所示，在刚启动时下传驱动信号SFn_A的脉冲振幅大于栅极驱动信号SGn的脉冲振幅、下传驱动信号SFn_B的脉冲宽度大于栅极驱动信号SGn的脉冲宽度，而下传驱动信号SFn_C～SFn_E的脉冲振幅和宽度均大于栅极驱动信号SGn的脉冲振幅和宽度，因此能增加导通晶体管开关的能力以改善低温启动不良。在启动后过了一预定时间后，下传驱动信号SFn_A～SFn_E的脉冲振幅或宽度随着第二组时钟脉冲信号CK1’～CKN’逐渐降低，因此能避免不必要的能量消耗。同时，由于下传驱动信号SFn_A～SFn_E的脉冲振幅或宽度逐渐变化，并不会造成画面显示不均的情形。 [0043] 在本发明的液晶显示装置300中，第一下拉电路41用来稳定输出端点Qn的电位，而第二下拉电路42用来稳定输出电压，其可采用相关领域内公知技术的不同电路，图4A～图4C所示仅为其中一例，第一下拉电路41和第二下拉电路42的结构和相关运行并不影响本发明的范畴。另一方面，晶体管开关T1～T3可为金属氧化物半导体(MOS)开关，或是具备类似功能的元件。 [0044] 本发明的液晶显示装置300使用两组驱动能力相异的时钟脉冲信号，使得每一级移位暂存单元在刚启动时能以较强下传驱动信号来触发下一级移位暂存单元，进而改善低温启动不良的情形。在启动后经过一预定时间时，本发明开始逐渐减少两组时钟脉冲信号驱动能力之间的差异，进而降低能量消耗。 |
||||||
