一种显示装置的驱动方法、装置及显示装置 |
|||||||
| 申请号 | CN201510753611.8 | 申请日 | 2015-11-06 | 公开(公告)号 | CN105225652B | 公开(公告)日 | 2017-12-08 |
| 申请人 | 京东方科技集团股份有限公司; 合肥鑫晟光电科技有限公司; | 发明人 | 张志伟; 马韬; 陈成; | ||||
| 摘要 | 本 发明 提供一种显示装置的驱动方法、装置及显示装置，涉及显示技术领域，用于避免或者改善竖向条纹不良现象，该方法包括：逐级向每条 栅线 输入栅极驱动 信号 ，每一个扫描周期内向一条栅线输入栅极驱动信号；在每一个扫描周期内向每一条数据线输入数据信号，每n个扫描周期向同一数据线输入的数据信号的极性翻转一次；在每一个扫描周期内向 阈值 电压 线输入预设时间长度的阈值电压，若扫描周期内数据信号的极性进行翻转，则输入第一时间长度的阈值电压，否则输入第二时间长度的阈值电压；在向阈值电压线输入阈值电压时向数据线输入的数据信号进行 锁 存，否则进行输出；第二时间长度大于第一时间长度。本发明用于显示器的制造。 | ||||||
| 权利要求 | 1.一种显示装置的驱动方法，其特征在于，包括： |
||||||
| 说明书全文 | 一种显示装置的驱动方法、装置及显示装置技术领域[0001] 本发明涉及显示技术领域，尤其涉及一种显示装置的驱动方法、装置及显示装置。 背景技术[0002] 目前，薄膜晶体管液晶显示器(英文全称：Thin Film Transistor，简称：TFT-LCD)已成为主流显示器。集成栅极驱动电路(英文全称：Gate-driver On Array，简称：GOA)在TFT-LCD的应用使TFT-LCD有了一个质的飞跃。 [0003] 随着显示技术的不断进步，人们对显示装置提出了更高的要求，为了适应市场需求，进一步增大显示装置的开口率、降低显示装置的生产成本，现有技术中提出了液晶显示面板的双栅(Dual Gate)设计，但现有的GOA技术应用于液晶显示面板的双栅设计时，在GOA电路逐行对像素单元进行扫描的过程会导致液晶显示面板中某一列像素单元充电较为充分，而另一列像素单元充电不充分，进而出现竖向条纹不良(英文名称：V-line)等现象。具体的，参照图1所示，图1为液晶显示面板的栅双设计的示意性结构图，阵列基板包括多条数据线(SO1、SO2、SO3…)多条栅线(GO1、GO2、GO3…)，及其由多条数据线和多条栅线限定出的多个像素单元，所述多个像素单元形成像素单元阵列；每个像素单元通过一个薄膜晶体管与一条栅线和一条数据线连接，栅线连接至薄膜晶体管的栅极，数据线连接至薄膜晶体管的源极，其中每一行像素单元中奇数列像素单元连接至同一条栅线，偶数列连接至另一条相邻的栅线，而第2n和第2n+1列像素单元连接至同一条数据线。多条数据用于向像素单元输入数据信号，多条栅线用于向像素单元输入栅极驱动信号。 [0004] 进行驱动时，第一扫描周期，栅极线GO1高电平，第一行奇数列的像素单元的薄膜晶体管开启，对应的数据线接收数据信号对第一行奇数列的像素单元充电，并存储相应数据；第二扫描周期，栅线GO2高电平，第一行偶数列像素单元的薄膜晶体管开启，对应的数据线对第一行偶数列像素单元充电，接着栅线GO3、GO4等依次高电平，配合对应的数据线为对应的像素单元充电。与传统液晶显示相同，为了避免一直使用正电压或者负电压来驱动液晶分子，使液晶分子造成损害，数据线使用正负电压交互的方式来驱动液晶分子，即n个扫描周期输出至同一数据线上的数据极性反转一次，但是在数据信号极性反转时源极驱动电路输出数据信号需要一段上升延迟时间(英文：Rising Time)，所以数据线信号极性反转时数据写入的像素单元的数据写入时间会比没有进行数据线信号极性反转时数据写入的像素单元的数据写入时间短，进而导致某些列的像素单元充电较多，某些列的像素单元充电较少，这样就会出现像素单元亮度不均匀，进而出现竖向条纹不良现象。 发明内容[0005] 本发明的实施例提供一种显示装置的驱动方法、装置及显示装置，用于避免或者改善竖向条纹不良现象。 [0006] 为达到上述目的，本发明的实施例采用如下技术方案： [0007] 第一方面，提供一种显示装置的驱动方法，包括： [0008] 逐级向每条栅线输入栅极驱动信号，每一个扫描周期内向一条所述栅线输入栅极驱动信号； [0009] 在每一个所述扫描周期内向每一条数据线输入数据信号，每n个所述扫描周期向同一数据线输入的数据信号的极性翻转一次，n为正整数； [0010] 在每一个所述扫描周期内向阈值电压线输入预设时间长度的阈值电压；若所述扫描周期内所述数据信号的极性进行翻转，则所述向阈值电压线输入第一时间长度的阈值电压，若所述扫描周期内所述数据信号的极性不进行翻转，则向所述阈值电压线输入第二时间长度的阈值电压；在向所述阈值电压线输入阈值电压时向所述数据线输入的数据信号进行锁存，在所述阈值电压线没有输入阈值电压时所述数据线输入的数据信号进行输出； [0011] 其中，所述第二时间长度大于所述第一时间长度。 [0012] 可选的，所述第二时间长度与所述第一时间长度的差值为所述数据信号的极性进行反转时的上升延迟时间长度。 [0013] 可选的，n等于2。 [0014] 第二方面，提供一种显示装置的驱动装置，包括：栅极驱动电路，源极驱动电路和阈值电压驱动电路； [0015] 所述栅极驱动电路连接每一条所述栅线，用于逐级向每条栅线输入栅极驱动信号，每一个扫描周期内向一条所述栅极线输入栅极驱动信号； [0016] 所述源极驱动电路连接每一条所述数据线，用于在每一个所述扫描周期内向每一条数据线输入数据信号，且每n个所述扫描周期将向同一数据线输入的数据信号的极性翻转一次； [0017] 所述阈值电压驱动电路连接所述阈值电压线，用于在每一个所述扫描周期内向阈值电压线输入预设时间长度的阈值电压，若所述扫描周期内所述数据信号的极性进行翻转，则向所述阈值电压线输入第一时间长度的阈值电压，若所述扫描周期内所述数据信号的极性不进行翻转，则向所述阈值电压线输入第二时间长度的阈值电压；在阈值电压驱动电路向所述阈值电压线输入阈值电压时所述源极驱动电路向所述数据线输入的数据信号进行锁存，在所述阈值电压驱动电路没有向所述阈值电压线输入阈值电压时所述源极驱动电路向所述数据线输入的数据信号进行输出； [0018] 其中，所述第二时间长度大于所述第一时间长度，n为正整数。 [0019] 可选的，所述阈值电压驱动电路连接第一输入端、第二输入端、第一电平端、第二电平端和输出端，用于在所述第一输入端的电压与所述第二输入端的电压中一个为低电平，另一个为高电平时将所述第一电平端的电压在所述输出端输出；在所述第一输入端的电压与所述第二输入端的电压均为高电平或均为低电平时将所述第二电平端的电压在所述输出端输出。 [0020] 可选的，所述阈值电压驱动电路包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管和第十晶体管； [0021] 所述第一晶体管的第一端连接所述第一电平端，所述第一晶体管的第二端连接所述第二晶体管的第一端，所述第一晶体管的栅极连接所述第二输入端； [0022] 所述第二晶体管的第二端连接所述第三晶体管的第一端，所述第二晶体管的栅极连接所述第一输入端； [0023] 所述第三晶体管的第一端连接所述第四晶体管的第一端，所述第三晶体管的第二端连接所述第二电平端，所述第三晶体管的栅极连接所述第二输入端； [0024] 所述第四晶体管的第一端连接所述第九晶体管的栅极，所述第四晶体管的第二端连接所述第二电平端，所述第四晶体管的栅极连接所述第一输入端； [0025] 所述第五晶体管的第一端连接所述第一电平端，所述第五晶体管的第二端连接所述第八晶体管的第二端，所述第五晶体管的栅极连接所述第二输入端； [0026] 所述第六晶体管的第一端连接所述输出端，所述第六晶体管的第二端连接所述第七晶体管的第一端，所述第六晶体管的栅极连接所述第一输入端； [0027] 所述第七晶体管的第二端连接所述第二电平端，所述第七晶体管的栅极连接所述第二输入端； [0028] 所述第八晶体管的第一端连接所述第一电平端，所示第八晶体管的第二端连接所述第九晶体管的第一端，所述第八晶体管的栅极连接所述第一输入端； [0029] 所述第九晶体管的第二端连接所述输出端，所述第九晶体管的栅极连接所述第十晶体管的栅极； [0030] 所述第十晶体管的第一端连接所述输出端，所述第十晶体管的第二端连接所述第二电平端； [0031] 其中，所述第一晶体管、所述第二晶体管、所述第五晶体管、所述第八晶体管以及所述第九晶体管为P型晶体管；所述第三晶体管、所述第四晶体管、所述第六晶体管、所述第七晶体管以及所述第十晶体管为N型晶体管。 [0032] 可选的，所述n等于2。 [0033] 可选的，所述第二输入端输入的电压脉冲的上升沿与所述第一输入端输入的电压脉冲的上升沿对齐，且所述第一输入端输入电压脉冲的频率为所述第二输入端输入电压脉冲的频率的一倍。 [0034] 可选的，所述第二输入端输入的电压脉冲的长度为所述数据信号的极性进行反转时的上升延迟时间长度。 [0035] 第三方面，提供一种显示装置，包括第二方面任一项所述的显示装置的驱动装置。 [0036] 本发明实施例提供的显示装置的驱动方法，在每一扫描周期内向一条栅线输入栅极驱动信号、向每一条数据线输入数据信号且向阈值电压线输入预设时间长度的阈值电压，由于在向阈值电压线输入阈值电压时向数据线输入的数据信号进行锁存，在阈值电压线没有输入阈值电压时数据线输入的数据信号进行输出，且若扫描周期内数据信号的极性进行翻转，则向阈值电压线输入第一时间长度的阈值电压，若扫描周期内数据信号的极性不进行翻转，则向阈值电压线输入第二时间长度的阈值电压，第二时间长度大于第一时间长度，所以可以减小数据信号的极性不进行反转时数据信号对像素单元的充电时间，进而使数据信号的极性不进行反转和数据信号的极性进行反转时向像素单元充电的时间长度接近或相同，所以本发明的实施例可以使素单元亮度更加均匀，进而可以改善或者避免竖向条纹不良现象。附图说明 [0037] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。 [0038] 图1为本发明的实施例提供的双栅设计的显示面板的示意性结构图； [0039] 图2为本发明的实施例提供的触控显示面板中各信号的时序状态图； [0040] 图3为本发明的实施例提供的显示装置的驱动方法的步骤流程图； [0041] 图4为本发明的实施例提供的显示装置的驱动装置的示意性结构图； [0042] 图5为本发明的实施例提供的阈值电压驱动电路的示意性结构图； [0043] 图6为本发明的实施例提供的阈值电压驱动电路的电路图； [0044] 图7为本发明的实施例提供的阈值电压驱动电路的输入、输出信号的时序状态图。 具体实施方式[0045] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。 [0046] 本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本发明的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中源极称为第一端，漏极称为第二端。按附图中的形态规定晶体管的中间端为栅极、输入信号端为源极、输出信号端为漏极。此外本发明实施例所采用的开关晶体管包括P型开关晶体管和N型开关晶体管两种，其中，P型开关晶体管在栅极为低电平时导通，在栅极为高电平时截止，N型开关晶体管为在栅极为高电平时导通，在栅极为低电平时截止。 [0047] 以下以15.6全高清双栅设计的显示面板为例对本发明的发明原理进行说明，该显示面板包括1920*1080的像素单元阵列，数据线中的数据信号的极性每2行像素单元反转一次，且数据信号极性反转总是发生在奇数行，并且通过实际测量数据信号极性进行反转时源极驱动芯片的上升延迟时间长度为780ns，所以，奇数行像素单元的实际充电时间比偶数的像素单元的实际充电时间行少780ns。具体的，参照图1所示，该显示面板包括：栅线G1、G2、G3……、数据线S1、S2、S3……以及像素单元R1、G2、R3、G4……；栅线的扫描顺序依次为：G1、G2、G3……G10，数据线S1依次向像素单元R1、G2、R3、G4、R5、G6、R7、G8、R9、G10写入数据。 在G1扫描阶段，S1向R1写入数据，在G2扫描阶段，S1向G2写入数据，然而在G1扫描阶段S1中的数据信号进行反转，因此R1的充电时间比G2的充电时间少780ns，同理，R3的充电时间比G4的充电时间少780ns，R5的充电时间比G6的充电时间少780ns……；这样奇数行像素单元的充电时间总是比偶数行像素单元的充电时间少780ns，奇数行像素与偶数行像素单元的亮度不均匀，奇数行像素单元较暗，而偶数行像素单元较亮，进而导致出现竖向条纹不良现象。进一步的，参照图2所示，图2为栅极驱动电路输出的栅极驱动信号G、源极驱动电路输出的数据信号S、阈值电压驱动电路的输出阈值电压TP以及像素单元充电时间的T时序状态图。图2中t1表示数据线号发转时的上升延迟时间长度；t2表示奇数行像素单元的充电时间，t3表示偶数行像素单元的充电时间，t4表示偶数行对应TP高电平时间长度与奇数行TP高电平时间长度的差值；其中，t3＝t4＝780ns；当栅极驱动信号高电平且阈值电压低电平时，数据信号对像素单元进行充电，本发明实施例中通过使偶数行像素单元对应的阈值电压高电平的输出时间比奇数行像素单元对应的阈值电压高电平的输出时间多出780ns，使偶数行像素单元的充电时间减少780ns，进而使奇数行像素单元与偶数行像素单元的充电时间相同，即t3＝t4；奇数行像素单元与偶数行像素单元的亮度均匀，最终避免或改善了竖向条纹不良现象。 [0048] 参照图3所示，本发明的实施例提供一种显示装置的驱动方法，该显示装置驱动方法包括如下步骤： [0049] S301、逐级向每条栅线输入栅极驱动信号，每一个扫描周期内向一条栅线输入栅极驱动信号。 [0050] 即，栅极驱动信号逐行对显示装置的像素单元进行扫描。其中，一个扫描周期即为对一行像素单元进行扫描的时间长度。 [0051] S302、在每一个扫描周期内向每一条数据线输入数据信号，每n个扫描周期向同一数据线输入的数据信号的极性翻转一次，n为正整数。 [0052] 即，数据信号对显示装置中栅极驱动信号正在扫描的像素单元进行充电。 [0053] S303、在每一个扫描周期内向阈值电压线输入预设时间长度的阈值电压；若扫描周期内数据信号的极性进行翻转，则向阈值电压线输入第一时间长度的阈值电压，若扫描周期内数据信号的极性不进行翻转，则向阈值电压线输入第二时间长度的阈值电压；在向阈值电压线输入阈值电压时向数据线输入的数据信号进行锁存，在阈值电压线没有输入阈值电压时数据线输入的数据信号进行输出； [0054] 其中，第二时间长度大于第一时间长度。 [0055] 本发明实施例提供的显示装置的驱动方法，在每一扫描周期内向一条栅线输入栅极驱动信号、向每一条数据线输入数据信号且向阈值电压线输入预设时间长度的阈值电压，由于在向阈值电压线输入阈值电压时向数据线输入的数据信号进行锁存，在阈值电压线没有输入阈值电压时数据线输入的数据信号进行输出，且若扫描周期内数据信号的极性进行翻转，则向阈值电压线输入第一时间长度的阈值电压，若扫描周期内数据信号的极性不进行翻转，则向阈值电压线输入第二时间长度的阈值电压，第二时间长度大于第一时间长度，所以可以减小数据信号的极性不进行反转时数据信号对像素单元的充电时间，进而使数据信号的极性不进行反转和数据信号的极性进行反转时向像素单元充电的时间长度接近或相同，所以本发明的实施例可以使素单元亮度更加均匀，进而可以改善或者避免竖向条纹不良现象。 [0056] 优选的，上述实施例中的第二时间长度与第一时间长度的差值为数据信号的极性进行反转时的上升延迟时间长度。 [0057] 若第二时间长度与第一时间长度的差值为数据信号的极性进行反转时的上升延迟时间长度，则可以使进行数据信号的极性不进行反转和数据信号的极性进行反转时向像素单元充电的时间长度相同，进而完全避免像素单元充电不均匀导致的竖向条纹不良现象。 [0058] 优选的，n等于2。即，每两个扫描周期向同一数据线输入的数据信号的极性翻转一次。 [0059] 本发明一实施例提供一种显示装置的驱动装置400，具体的，参照图4所示，该显示装置的驱动装置包括：栅极驱动电路401，源极驱动电路402和阈值电压驱动电路403。 [0060] 栅极驱动电路401连接每一条栅线，用于逐级向每条栅线输入栅极驱动信号，每一个扫描周期内向一条栅极线输入栅极驱动信号。 [0061] 本发明的实施例中不对栅极驱动电路进行限定，以能够输出对显示装置的像素单元进行逐行扫描的栅极驱动信号为准。示例性的，栅极驱动电路可以为GOA电路。 [0062] 源极驱动电路402连接每一条数据线，用于在每一个扫描周期内向每一条数据线输入数据信号，且每n个扫描周期将向同一数据线输入的数据信号的极性翻转一次。 [0063] 同样，本发明的实施例中不对源极驱动电路进行限定，以能够输出对显示装置的像素单元进行充电，且每n个扫描周期输出的数据信号的极性反转一次为准。示例性的，源极驱动电路可以为源极芯片。 [0064] 阈值电压驱动电路403连接阈值电压线，用于在每一个扫描周期内向阈值电压线输入预设时间长度的阈值电压，若扫描周期内数据信号的极性进行翻转，则向阈值电压线输入第一时间长度的阈值电压，若扫描周期内数据信号的极性不进行翻转，则向阈值电压线输入第二时间长度的阈值电压；在阈值电压驱动电路向阈值电压线输入阈值电压时源极驱动电路向数据线输入的数据信号进行锁存，在阈值电压驱动电路没有向阈值电压线输入阈值电压时源极驱动电路向数据线输入的数据信号进行输出； [0065] 其中，第二时间长度大于第一时间长度，n为正整数。 [0066] 本发明实施例提供的显示装置的驱动装置，包括：栅极驱动电路、源极驱动电路和阈值电压驱动电路；在每一扫描周期内栅极驱动电路向一条栅线输入栅极驱动信号、源极驱动电路向每一条数据线输入数据信号且向阈值电压驱动电路输出预设时间长度的阈值电压，由于在向阈值电压线输入阈值电压时向数据线输入的数据信号进行锁存，在阈值电压线没有输入阈值电压时数据线输入的数据信号进行输出，且若扫描周期内数据信号的极性进行翻转，则向阈值电压线输入第一时间长度的阈值电压，若扫描周期内数据信号的极性不进行翻转，则向阈值电压线输入第二时间长度的阈值电压，第二时间长度大于第一时间长度，所以可以减小数据信号的极性不进行反转时数据信号对像素单元的充电时间，进而使数据信号的极性不进行反转和数据信号的极性进行反转时向像素单元充电的时间长度接近或相同，所以本发明的实施例可以使素单元亮度更加均匀，进而可以改善或者避免竖向条纹不良现象。 [0067] 具体的，参照图5所示，该阈值电压驱动电路403连接第一输入端Input1、第二输入端Input2、第一电平端V1、第二电平端V2和输出端Output，用于在第一输入端Input1的电压与第二输入端Input2的电压中一个为低电平，另一个为高电平时将第一电平端V1的电压在输出端Output输出；在第一输入端的电压与第二输入端的电压均为高电平或均为低电平时将第二电平端的电压在输出端Output输出。 [0068] 即，以第一输入端Input1的输入信号为A、第二输入端Input2的输入信号为B、阈值电压驱动电路的输出信号为L，为例对上述实施例工作过程进行说明。Input1输入高电平时A＝1，Input2输入高电平时B＝1,Input1输入低电平时A＝0，Input2输入低电平时B＝0,上述阈值电压驱动电路对第一输入端Input1的输入信号A和第二输入端Input2的输入信号B做异或运算后作为阈值电压驱动电路的输出L，其表达式为： 第一输入端的输入信号A、第二输入端的输入信号B以及输出端的输出信号的逻辑运算的真值表入下表所示： [0069] [0070] 进一步的，本发明的实施例提供一种显示上述异或运算的阈值电压驱动电路，具体的，参照图6所示，该电路包括：第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9和第十晶体管T10； [0071] 第一晶体管T1的第一端连接第一电平端V1，第一晶体管T2的第二端连接第二晶体管T2的第一端，第一晶体管T1的栅极连接第二输入端Input2； [0072] 第二晶体管T2的第二端连接第三晶体管T3的第一端，第二晶体管T2的栅极连接第一输入端Input1； [0073] 第三晶体管T3的第一端连接第四晶体管T4的第一端，第三晶体管T3的第二端连接第二电平端V2，第三晶体管T3的栅极连接第二输入端Input2； [0074] 第四晶体管T4的第一端连接第九晶体管T9的栅极，第四晶体管T4的第二端连接第二电平端V2，第四晶体管T4的栅极连接第一输入端Input1； [0075] 第五晶体管T5的第一端连接第一电平端V1，第五晶体管T5的第二端连接第八晶体管T8的第二端，第五晶体管T5的栅极连接第二输入端Input2； [0076] 第六晶体管T6的第一端连接输出端Output，第六晶体管T6的第二端连接第七晶体管T7的第一端，第六晶体管T6的栅极连接第一输入端Input1； [0077] 第七晶体管T7的第二端连接第二电平端V2，第七晶体管T7的栅极连接第二输入端Input2； [0078] 第八晶体管T8的第一端连接第一电平端V1，所示第八晶体管T8的第二端连接第九晶体管T9的第一端，第八晶体管T8的栅极连接第一输入端Input1； [0079] 第九晶体管T9的第二端连接输出端Output，第九晶体管T9的栅极连接第十晶体管T10的栅极； [0080] 第十晶体管T10的第一端连接输出端Output，第十晶体管T10的第二端连接第二电平端V2； [0081] 其中，第一晶体管、第二晶体管、第五晶体管、第八晶体管以及第九晶体管为P型晶体管；第三晶体管、第四晶体管、第六晶体管、第七晶体管以及第十晶体管为N型晶体管。 [0082] 以下分四种情况对上述阈值电压驱动电路的工作原理进行说明，其中第一电平端V1提供高电平，第二电平端V2提供低电平，示例性的第二电平端V2可以为接地端。 [0083] 第一种情况，Input1输入高电平，Input2输入高电平，即第一信号输入端的输入A＝1，第二信号输入端的输入B＝1。 [0084] 因为Input1和Input2均输入高电平，所以栅极直接与Input1或Input2连接的N晶体管导通，P型晶体管截止，所以晶体管T3、T4、T6、T7导通，晶体管T1、T2、T5、T8截止；T9、T10栅极连接于T2第二端和T4第一端之间，T9、T10栅极均通过T4连接V2,T9、T10栅极低电平，T9导通，T10截止，T9无信号输入，所以Output为低电平，即当A＝1，B＝1时Output的输出L＝0。 [0085] 第二种情况，Input1输入高电平，Input2输入低电平，即第一信号输入端的输入A＝1，第二信号输入端的输入B＝0。 [0086] 因为Input1输入高电平，Input2输入低电平，所以晶体管T1、T5导通，T2、T3、T4、T5、T6、T7、T8均截止，T9、T10栅极低电平，T9导通，T10截止，V1通过T5、T9连接Output，所以Output为高电平，即当A＝1，B＝0时Output的输出L＝1。 [0087] 第三种情况，Input1输入低电平，Input2输入高电平，即第一信号输入端的输入A＝0，第二信号输入端的输入B＝1。 [0088] 因为Input1输入低电平，Input2输入高电平，所以晶体管T2、T3、T7、T8导通，T1、T4、T5、T6截止，T9、T10栅极通过T3连接V2，T9、T10栅极低电平，T9导通，T10截止，V1通过T8、T9连接Output，所以Output为高电平，即当A＝0，B＝1时Output的输出L＝1。 [0089] 第三种情况，Input1输入低电平，Input2输入低电平，即第一信号输入端的输入A＝0，第二信号输入端的输入B＝0。 [0090] 因为Input1输入低电平，Input2输入低电平，所以晶体管T1、T2、T5、T8导通，T3、T4、T6、T7截止，T9、T10栅极通过T1、T2连接V1，T9、T10栅极高电平，T9截止，T10导通，V2通过T10连接Output，所以Output为低电平，即当A＝0，B＝0时Output的输出L＝0。 [0091] 进一步的，上述阈值电压驱动电路中个晶体管采用的晶体管类型还可以进行反转，即N型晶体管变为P型晶体管，P型晶体管变为N型晶体管，当然这都是本领域的技术人员依据本发明的实施例可以做出的合理变通方案，因此均应为本发明的保护范围。 [0092] 优选的，n等于2。即，每两个扫描周期源极驱动电路向同一数据线输入的数据信号的极性翻转一次。参照图7所示，图7为n＝2时第一输入端Input1的输入信号A、第二输入端Input2的输入信号B以及输出端Output的输出信号L的时序状态图。当A、B均为高电平或均为低电平时，L为低电平，当A、B中一个为高电平，另一个为低电平时，L为高电平。此外，第二输入端输入的电压脉冲的上升沿与第一输入端输入的电压脉冲的上升沿对齐，且第一输入端输入电压脉冲的频率为第二输入端输入电压脉冲的频率的一倍。 [0093] 优选的，第二输入端输入的电压脉冲的长度为数据信号的极性进行反转时的上升延迟时间长度。 [0094] 若第二输入端输入的电压脉冲的长度为数据信号的极性进行反转时的上升延迟时间长度，则可以使进行数据信号的极性不进行反转和数据信号的极性进行反转时向像素单元充电的时间长度相同，进而完全避免像素单元充电不均匀导致的竖向条纹不良现象。 [0095] 本发明一实施例提供一种显示装置，包括上述实施例中任一种显示装置的驱动装置。另外，显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。 [0096] 以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。 |
||||||
QQ群二维码
意见反馈
意见反馈