首页 / 国际专利分类库 / 物理 / 教育;密码术;显示;广告;印鉴 / 像素电路及其驱动方法、显示装置

像素电路及其驱动方法、显示装置

申请号 CN201510346349.5 申请日 2015-06-19 公开(公告)号 CN104867456B 公开(公告)日 2017-12-22
申请人 合肥鑫晟光电科技有限公司; 京东方科技集团股份有限公司; 发明人 徐攀; 吴仲远; 张玉婷; 李永谦;
摘要 本 发明 公开了一种 像素 电路 及其驱动方法和一种显示装置,所述像素电路包括:驱动晶体管、存储电容、数据写入模 块 、发光元件和预定 电压 写入模块;所述存储电容的第一端与所述驱动晶体管的栅极相连,所述存储电容的第二端与所述驱动晶体管的第二极相连,所述预定电压写入模块用于使得所述驱动晶体管的第二极在预充电阶段和补偿阶段达到预定电位;所述数据写入模块用于在补偿阶段将数据线上的数据电压存储至所述存储电容中。本发明可以消除发光元件的跨压对驱动 电流 的影响。
权利要求

1.一种像素电路,其特征在于,包括:驱动晶体管、存储电容、数据写入模、发光元件和预定电压写入模块;
所述存储电容的第一端与所述驱动晶体管的栅极相连,所述存储电容的第二端与所述驱动晶体管的第二极相连,所述驱动晶体管的第一极与高电平输入端相连,所述驱动晶体管的第二极与所述发光元件的阳极相连,所述发光元件的阴极与低电平输入端相连;
所述预定电压写入模块用于使得所述驱动晶体管的第二极在预充电阶段和补偿阶段分别达到同一个预定电位;
所述数据写入模块用于在补偿阶段将数据线上的数据电压存储至所述存储电容中。
2.根据权利要求1所述的像素电路,其特征在于,所述数据写入模块的第一输入端与所述高电平输入端相连,所述数据写入模块的第二输入端与数据线相连,所述数据写入模块的输出端与所述存储电容的第一端相连,所述数据写入模块用于在预充电阶段将高电平输入端的电压存储在所述存储电容中,以使得在所述补偿阶段所述存储电容的第一端电位高于所述存储电容的第二端的电位,并使得所述存储电容放电,并在放电过程结束后将数据电压以及与驱动晶体管的阈值电压等值的电压存储至所述存储电容。
3.根据权利要求2所述的像素电路,其特征在于,所述数据写入模块包括:第一晶体管、第二晶体管、第三晶体管、第一扫描端和第二扫描端;
所述第一晶体管的栅极与所述第一扫描端相连,所述第一晶体管的第一极与所述高电平输入端相连,所述第一晶体管的第二极与所述驱动晶体管的栅极相连;
所述第二晶体管的栅极与所述第二扫描端相连,所述第二晶体管的第一极与数据线相连,所述第二晶体管的第二极与所述第三晶体管的第二极相连,所述第三晶体管的第一极和栅极均与所述驱动晶体管的栅极相连,所述第三晶体管的阈值电压与所述驱动晶体管的阈值电压相同;
所述第一扫描端用于在预充电阶段提供开启信号;所述第二扫描端用于在补偿阶段提供开启信号。
4.根据权利要求3所述的像素电路,其特征在于,所述第一扫描端与第一栅线相连,所述第二扫描端与第二栅线相连。
5.根据权利要求1至4中任意一项所述的像素电路,其特征在于,所述预定电压写入模块包括第四晶体管、第四扫描端和预定电压输入端,
所述第四晶体管的栅极与所述第四扫描端相连,所述第四晶体管的第一极与所述驱动晶体管的第二极相连,所述第四晶体管的第二极与所述预定电压输入端相连,所述第四扫描端用于在预充电阶段和补偿阶段提供开启信号、在发光阶段提供关断信号。
6.根据权利要求5所述的像素电路,其特征在于,所述预定电压写入模块还包括第五晶体管和第五扫描端,所述第五晶体管的栅极与所述第五扫描端相连,所述第五晶体管的第一极与所述高电平输入端相连,所述第五晶体管的第二极与所述驱动晶体管的第一极相连,所述第五扫描端用于在预充电阶段和补偿阶段提供关断信号、在发光阶段提供开启信号。
7.根据权利要求6所述的像素电路,其特征在于,所述第四扫描端与第四栅线相连,所述第五扫描端与第五栅线相连。
8.根据权利要求5所述的像素电路,其特征在于,所述预定电压输入端的输入电压为零。
9.根据权利要求5所述的像素电路,其特征在于,所述低电平输入端作为所述预定电压输入端。
10.一种像素电路的驱动方法,其特征在于,所述像素电路为权利要求1所述的像素电路,所述驱动方法包括:
预充电阶段,通过预定电压写入模块向所述驱动晶体管的第二极写入电压,以使得所述驱动晶体管的第二极的电位为所述预定电位;
补偿阶段,通过数据写入模块将数据线上的数据电压存储至所述存储电容中;并通过所述预定电压写入模块向所述驱动晶体管的第二极写入电压,以使得所述驱动晶体管的第二极的电位为所述预定电位;
发光阶段,将高电平输入端与所述发光元件的阳极导通,以使得所述发光元件发光。
11.根据权利要求10所述的驱动方法,其特征在于,所述驱动方法包括:
在所述预充电阶段,通过所述数据写入模块将高电平输入端的电压存储至所述存储电容中;
在所述补偿阶段,通过所述数据写入模块将数据线与所述存储电容的第一端导通,以使得存储电容放电,并在放电结束后将数据线上的数据电压以及与驱动晶体管的阈值电压等值的电压存储至所述存储电容。
12.根据权利要求11所述的驱动方法,其特征在于,所述数据写入模块包括第一晶体管、第二晶体管、第三晶体管、第一扫描端和第二扫描端,所述第一晶体管的栅极与所述第一扫描端相连,所述第一晶体管的第一极与所述高电平输入端相连,所述第一晶体管的第二极与所述驱动晶体管的栅极相连;
所述第二晶体管的栅极与所述第二扫描端相连,所述第二晶体管的第一极与数据线相连,所述第二晶体管的第二极与所述第三晶体管的第二极相连,所述第三晶体管的第一极和栅极均与所述驱动晶体管的栅极相连,所述第三晶体管的阈值电压与所述驱动晶体管的阈值电压相同;
所述驱动方法包括:
在所述预充电阶段,分别向所述第一扫描端提供开启信号,向所述第二扫描端提供关断信号,以使得所述第一晶体管开启、所述第二晶体管关断,所述高电平输入端的电压通过所述第一晶体管存储至所述存储电容;
在所述补偿阶段,分别向所述第二扫描端提供开启信号,向所述第一扫描端提供关断信号,以使得所述第二晶体管和所述第三晶体管开启,同时第一晶体管关断,并使得所述存储电容放电结束后将数据电压以及所述第三晶体管的阈值电压存储至所述存储电容;
在所述发光阶段,分别向所述第一扫描端和所述第二扫描端提供关断信号,以使得所述第一晶体管和所述第二晶体管关断。
13.根据权利要求10至12中任意一项所述的驱动方法,其特征在于,所述预定电压写入模块包括第四晶体管、第四扫描端和预定电压输入端,所述第四晶体管的栅极与所述第四扫描端相连,所述第四晶体管的第一极与所述驱动晶体管的第二极相连,所述第四晶体管的第二极与所述预定电压输入端相连;所述驱动方法包括:
在所述预充电阶段和所述补偿阶段,向所述第四扫描端提供开启信号,以使得所述第四晶体管开启,所述驱动晶体管的第二极与所述预定电压输入端导通;
在所述发光阶段,向第四扫描端提供关断信号,以使得所述第四晶体管关断,并使得所述高电平输入端与所述发光元件的阳极导通。
14.根据权利要求13所述的驱动方法,其特征在于,所述预定电压写入模块还包括第五晶体管和第五扫描端,所述第五晶体管的栅极与所述第五扫描端相连,所述第五晶体管的第一极与所述高电平输入端相连,所述第五晶体管的第二极与所述驱动晶体管的第一极相连,所述驱动方法还包括:
在所述预充电阶段和所述补偿阶段,向所述第五扫描端提供关断信号,在所述发光阶段,向所述第五扫描端提供开启信号,以使得所述第五晶体管在所述预充电阶段和所述补偿阶段关断,并在所述发光阶段开启,使得所述高电平输入端与发光元件在所述预充电阶段和所述补偿阶段断开,并在所述发光阶段导通。
15.根据权利要求13所述的驱动方法,其特征在于,所述预定电压输入端输入的电压为零。
16.根据权利要求13所述的驱动方法,其特征在于,所述低电平输入端作为所述预定电压输入端。
17.一种显示装置,其特征在于,包括多个权利要求1至9中任意一项所述的像素电路。

说明书全文

像素电路及其驱动方法、显示装置

技术领域

[0001] 本发明涉及显示技术领域,具体涉及一种像素电路、一种像素电路的驱动方法和一种显示装置。

背景技术

[0002] 有机发光二极管(Organic Light-Emitting Diode,OLED)显示装置具有能自发光、对比度高、色域度广等优点,同时由于其功耗低、易于实现柔性显示,因而具有广阔的应用前景。
[0003] 有机发光二极管显示装置的每个像素电路中都集成了一组薄膜晶体管和存储电容,通过对薄膜晶体管和存储电容的驱动控制,实现对通过发光元件的电流控制。如图1所示的是现有技术中一种像素电路的结构示意图,包括四个薄膜晶体管T1、T2、T3和Tr以及一个存储电容Cs,ELVDD为高电平输入端,VSS为低电平输入端,Data为数据线,Vn-1和Vn为扫描线,其中通过发光元件的驱动电流为:
[0004] Ioled=k(Vdata-Voled)2
[0005] 其中,k为与驱动晶体管Tr结构相关的常数,Vdata为数据电压,Voled为发光元件发光时两端的电压。可以看出,驱动电流的大小会受到Voled的影响。而显示装置中不同的发光元件受工艺条件的影响,其Voled也不完全相同,从而出现亮度不均匀的现象。

发明内容

[0006] 本发明的目的在于提供一种像素电路、一种像素电路的驱动方法和一种显示装置,以防止发光元件的跨压对驱动电流产生影响。
[0007] 为了实现上述目的,本发明提供一种像素电路,包括:驱动晶体管、存储电容、数据写入模、发光元件和预定电压写入模块;
[0008] 所述存储电容的第一端与所述驱动晶体管的栅极相连,所述存储电容的第二端与所述驱动晶体管的第二极相连,所述驱动晶体管的第一极与高电平输入端相连,所述驱动晶体管的第二极与所述发光元件的阳极相连,所述发光元件的阴极与低电平输入端相连;
[0009] 所述预定电压写入模块用于使得所述驱动晶体管的第二极在预充电阶段和补偿阶段达到预定电位;
[0010] 所述数据写入模块用于在补偿阶段将数据线上的数据电压存储至所述存储电容中。
[0011] 优选地,所述数据写入模块的第一输入端与所述高电平输入端相连,所述数据写入模块的第二输入端与数据线相连,所述数据写入模块的输出端与所述存储电容的第一端相连,所述数据写入模块用于在预充电阶段将高电平输入端的电压存储在所述存储电容中,以使得在所述补偿阶段所述存储电容的第一端电位高于所述存储电容的第二端的电位,并使得所述存储电容放电,并在放电过程结束后将数据电压以及与驱动晶体管的阈值电压等值的电压存储至所述存储电容。
[0012] 优选地,所述数据写入模块包括:第一晶体管、第二晶体管、第三晶体管、第一扫描端和第二扫描端;
[0013] 所述第一晶体管的栅极与所述第一扫描端相连,所述第一晶体管的第一极与所述高电平输入端相连,所述第一晶体管的第二极与所述驱动晶体管的栅极相连;
[0014] 所述第二晶体管的栅极与所述第二扫描端相连,所述第二晶体管的第一极与数据线相连,所述第二晶体管的第二极与所述第三晶体管的第二极相连,所述第三晶体管的第一极和栅极均与所述驱动晶体管的栅极相连,所述第三晶体管的阈值电压与所述驱动晶体管的阈值电压相同;
[0015] 所述第一扫描端用于在预充电阶段提供开启信号;所述第二扫描端用于在补偿阶段提供开启信号。
[0016] 优选地,所述第一扫描端与第一栅线相连,所述第二扫描端与第二栅线相连。
[0017] 优选地,所述预定电压写入模块包括第四晶体管、第四扫描端和预定电压输入端,[0018] 所述第四晶体管的栅极与所述第四扫描端相连,所述第四晶体管的第一极与所述驱动晶体管的第二极相连,所述第四晶体管的第二极与所述预定电压输入端相连,所述第四扫描端用于在预充电阶段和补偿阶段提供开启信号、在发光阶段提供关断信号。
[0019] 优选地,所述预定电压写入模块还包括第五晶体管和第五扫描端,所述第五晶体管的栅极与所述第五扫描端相连,所述第五晶体管的第一极与所述高电平输入端相连,所述第五晶体管的第二极与所述驱动晶体管的第一极相连,所述第五扫描端用于在预充电阶段和补偿阶段提供关断信号、在发光阶段提供开启信号。
[0020] 优选地,所述第四扫描端与第四栅线相连,所述第五扫描端与第五栅线相连。
[0021] 优选地,所述预定电压输入端的输入电压为零。
[0022] 优选地,所述低电平输入端作为所述预定电压输入端。
[0023] 相应地,本发明还提供一种像素电路的驱动方法,所述像素电路为本发明提供的上述像素电路,所述驱动方法包括:
[0024] 预充电阶段,通过预定电压写入模块向所述驱动晶体管的第二极写入电压,以使得所述驱动晶体管的第二极的电位为所述预定电位;
[0025] 补偿阶段,通过数据写入模块将数据线上的数据电压存储至所述存储电容中;
[0026] 发光阶段,将高电平输入端与所述发光元件的阳极导通,以使得所述发光元件发光。
[0027] 优选地,所述驱动方法包括:
[0028] 在所述预充电阶段,通过所述数据写入模块将高电平输入端的电压存储至所述存储电容中;
[0029] 在所述补偿阶段,通过所述数据写入模块将数据线与所述存储电容的第一端导通,以使得存储电容放电,并在放电结束后将数据线上的数据电压以及与驱动晶体管的阈值电压等值的电压存储至所述存储电容。
[0030] 优选地,所述数据写入模块包括第一晶体管、第二晶体管、第三晶体管、第一扫描端和第二扫描端,所述第一晶体管的栅极与所述第一扫描端相连,所述第一晶体管的第一极与所述高电平输入端相连,所述第一晶体管的第二极与所述驱动晶体管的栅极相连;
[0031] 所述第二晶体管的栅极与所述第二扫描端相连,所述第二晶体管的第一极与数据线相连,所述第二晶体管的第二极与所述第三晶体管的第二极相连,所述第三晶体管的第一极和栅极均与所述驱动晶体管的栅极相连,所述第三晶体管的阈值电压与所述驱动晶体管的阈值电压相同;
[0032] 所述驱动方法包括:
[0033] 在所述预充电阶段,分别向所述第一扫描端提供开启信号,向所述第二扫描端提供关断信号,以使得所述第一晶体管开启、所述第二晶体管关断,所述高电平输入端的电压通过所述第一晶体管存储至所述存储电容;
[0034] 在所述补偿阶段,分别向所述第二扫描端提供开启信号,向所述第一扫描端提供关断信号,以使得所述第二晶体管和所述第三晶体管开启,同时第一晶体管关断,并使得所述存储电容放电结束后将数据电压以及所述第三晶体管的阈值电压存储至所述存储电容;
[0035] 在所述发光阶段,分别向所述第一扫描端和所述第二扫描端提供关断信号,以使得所述第一晶体管和所述第二晶体管关断。
[0036] 优选地,所述预定电压写入模块包括第四晶体管、第四扫描端和预定电压输入端,所述第四晶体管的栅极与所述第四扫描端相连,所述第四晶体管的第一极与所述驱动晶体管的第二极相连,所述第四晶体管的第二极与所述预定电压输入端相连;所述驱动方法包括:
[0037] 在所述预充电阶段和所述补偿阶段,向所述第四扫描端提供开启信号,以使得所述第四晶体管开启,所述驱动晶体管的第二极与所述预定电压输入端导通;
[0038] 在所述发光阶段,向第四扫描端提供关断信号,以使得所述第四晶体管关断,并使得所述高电平输入端与所述发光元件的阳极导通。
[0039] 优选地,所述预定电压写入模块还包括第五晶体管和第五扫描端,所述第五晶体管的栅极与所述第五扫描端相连,所述第五晶体管的第一极与所述高电平输入端相连,所述第五晶体管的第二极与所述驱动晶体管的第一极相连,所述驱动方法还包括:
[0040] 在所述预充电阶段和所述补偿阶段,向所述第五扫描端提供关断信号,在所述发光阶段,向所述第五扫描端提供开启信号,以使得所述第五晶体管在所述预充电阶段和所述补偿阶段关断,并在所述发光阶段开启,使得所述高电平输入端与发光元件在所述预充电阶段和所述补偿阶段断开,并在所述发光阶段导通。
[0041] 优选地,所述预定电压输入端输入的电压为零。
[0042] 优选地,所述低电平输入端作为所述预定电压输入端。
[0043] 相应地,本发明还提供一种显示装置,包括多个本发明提供的上述像素电路。
[0044] 在本发明中,驱动晶体管的第二极在预充电阶段和补偿阶段达到预定电位,在补偿阶段,存储电容所存储的电压与发光元件的跨压无关,驱动晶体管的栅源电压也与发光元件的跨压无关,由于存储电容的自举作用使得在发光阶段驱动晶体管的栅源电压保持与补偿阶段相同,以使得流过发光元件的驱动电流与发光元件的跨压无关,从而消除了发光元件的退化等因素造成的显示不均匀等现象。附图说明
[0045] 附图是用来提供对本发明的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本发明,但并不构成对本发明的限制。在附图中:
[0046] 图1是现有的像素电路的结构示意图;
[0047] 图2是本发明的实施例中像素电路的结构框图
[0048] 图3是本发明的实施例中像素电路的具体结构示意图;
[0049] 图4是本发明的实施例中像素电路的各扫描端提供的信号示意图。
[0050] 其中,附图标记为:10、数据写入模块;20、发光元件;30、预定电压写入模块;T1、第一晶体管;T2、第二晶体管;T3、第三晶体管;T4、第四晶体管;T5、第五晶体管;Tr、驱动晶体管;S1、第一扫描端;S2、第二扫描端;S4、第四扫描端;S5、第五扫描端;ELVDD、高电平输入端;VSS、低电平输入端;Data、数据线;Vn-1、Vn:现有技术中的扫描线。

具体实施方式

[0051] 以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是,此处所描述的具体实施方式仅用于说明和解释本发明,并不用于限制本发明。
[0052] 作为本发明的一方面,提供一种像素电路,如图2所示,包括:驱动晶体管Tr、存储电容Cs、数据写入模块10、发光元件20和预定电压写入模块30;
[0053] 存储电容Cs的第一端与驱动晶体管Tr的栅极相连,存储电容Cs的第二端与驱动晶体管Tr的第二极相连,驱动晶体管Tr的第一极与高电平输入端ELVDD相连,驱动晶体管Tr的第二极与发光元件20的阳极相连,所述发光元件的阴极与低电平输入端VSS相连;
[0054] 预定电压写入模块30用于使得驱动晶体管Tr的第二极(即节点P)在预充电阶段和补偿阶段达到预定电位;
[0055] 数据写入模块10用于在补偿阶段将数据线上的数据电压存储至存储电容Cs中。
[0056] 在本发明中,存储电容Cs连接在驱动晶体管Tr的栅极和第二极之间,驱动晶体管Tr的第二极在预充电阶段和补偿阶段达到预定电位V0,数据写入模块10在补偿阶段可以将数据电压Vdata存储至存储电容Cs中,因此,在补偿阶段,存储电容Cs两端的电压为Vdata-V0,也就是说,在发光阶段前,驱动晶体管Tr的栅源电压Vgs为Vdata-V0。因此,在发光阶段,即使发光元件20两端的电压Voled使得驱动晶体管Tr的第二极电位升高,而由于存储电容Cs的自举作用,也会使得驱动晶体管Tr的栅源电压Vgs保持不变,通过发光元件的驱动电流为:
[0057] Ioled=k(Vgs-Vthr)2=k(Vdata-V0-Vthr)2;
[0058] 其中,k为与驱动晶体管的结构有关的常数,Vthr为驱动晶体管Tr的阈值电压。
[0059] 在图1中所示的像素电路中,存储电容的第二端连接低电平输入端VSS,发光元件20的阴极也连接低电平输入端,而由于各个像素单元中发光元件20的跨压可能不同,使得不同像素单元内驱动晶体管Tr的栅源电压Vgs也可能不同,从而会使得不同像素单元中流过发光元件的驱动电流不同,而导致发光不均匀。
[0060] 在本发明中,存储电容Cs的一端与发光元件20的阳极相连,另一端与驱动晶体管Tr的栅极相连,由上述驱动电流的公式可以看出,流过发光元件20的驱动电流不会受到发光元件跨压的影响,从而消除了不同发光元件20的跨压不一致对发光均匀性的影响。
[0061] 进一步地,如图2所示,数据写入模块10的第一输入端与高电平输入端ELVDD相连,数据写入模块10的第二输入端与数据线Data相连,数据写入模块10的输出端与存储电容Cs的第一端相连,数据写入模块10用于在预充电阶段将高电平输入端的电压存储至存储电容Cs中,以使得在补偿阶段存储电容Cs的第一端的电位高于存储电容的第二端的电位,并使得所述存储电容放电,并在放电结束后将数据电压以及与驱动晶体管Tr的阈值电压等值的电压存储至存储电容Cs。
[0062] 驱动晶体管Tr的第二极在预充电阶段和补偿阶段达到预定电位V0,驱动晶体管Tr的阈值电压为Vthr,在预充电阶段,存储电容Cs的第一端与地之间的电压与高电平输入端ELVDD的电压相等,存储电容的第二端与地之间的电压为V0。因此,补偿阶段,存储电容放电结束后,存储电容Cs两端的电压为Vdata+Vthr-V0,在发光阶段,由于存储电容Cs的自举作用,也会使得驱动晶体管Tr的栅源电压Vgs保持不变,通过发光元件的驱动电流为:
[0063] Ioled=k(Vgs-Vthr)2=k(Vdata-V0)2;
[0064] 可以看出,驱动电流Ioled与驱动晶体管Tr的阈值电压无关,从而消除了由驱动晶体管的阈值电压漂移造成的发光元件亮度不均匀的现象;另外,驱动电流与高电平输入端ELVDD的电压也无关,从而消除了电阻压降(IR drop)的问题。
[0065] 本发明中的发光元件20为有机电致发光二极管,可以理解的是,由于发光阶段前的预充电阶段和补偿阶段在一周期内所占的时间较短,因此,驱动晶体管第二极的电压对发光元件的驱动电流影响较小。为了防止发光元件20在发光阶段前发光,所述预定电位可以不大于发光元件20阴极电位。
[0066] 与驱动晶体管Tr的阈值电压等值的电压表示,获取阈值电压的方式不做限定,可以直接获取驱动晶体管Tr的阈值电压,也可以获取阈值电压与驱动晶体管相等的晶体管的阈值电压,从而间接获取到驱动晶体管Tr的阈值电压。
[0067] 具体地,如图3所示,数据写入模块10包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第一扫描端S1和第二扫描端S2;第一晶体管T1的栅极与第一扫描端S1相连,第一晶体管T1的第一极与高电平输入端ELVDD相连(即第一晶体管T1的第一极与上述数据写入模块10的第一输入端为同一端),第一晶体管T1的第二极与驱动晶体管Tr的栅极相连;
[0068] 第二晶体管T2的栅极与第二扫描端S2相连,第二晶体管T2的第一极与数据线Data相连(即第二晶体管T2的第一极与上述数据写入模块10的第二输入端为同一端),第二晶体管T2的第二极与第三晶体管T3的第二极相连,第三晶体管T3的第一极和栅极均与驱动晶体管Tr的栅极相连,第三晶体管T3与驱动晶体管Tr的阈值电压相同;
[0069] 第一扫描端S1用于在预充电阶段提供开启信号;第二扫描端S2用于在补偿阶段提供开启信号。
[0070] 在预充电阶段,第一扫描端S1控制第一晶体管T1开启,高电平信号端ELVDD通过第一晶体管T1向存储电容Cs的充电,直至存储电容Cs的第一端的电位达到Vdd;在补偿阶段,第二扫描端S2控制第二晶体管T2开启,第三晶体管T3形成二极管连接,存储电容Cs放电,直至存储电容Cs第一端的电位达到Vdata+Vth3。
[0071] 第三晶体管T3为驱动晶体管Tr的镜像晶体管,与驱动晶体管Tr具有相同的电学特性,通过获取第三晶体管T3的阈值电压即可间接获取驱动晶体管Tr的阈值电压,且第三晶体管T3和驱动晶体管Tr形成镜像电流源,从而可以为发光元件提供稳定的驱动电流,提高了电路的稳定性
[0072] 具体地,如图3所示,预定电压写入模块30包括第四晶体管T4、第四扫描端S4和预定电压输入端,第四晶体管T4的栅极与第四扫描端S4相连,第四晶体管T4的第一极与驱动晶体管Tr的第二极相连,第四晶体管T4的第二极与所述预定电压输入端相连,第四扫描端S4用于在预充电阶段和补偿阶段提供开启信号、在发光阶段提供关断信号,从而使得第四晶体管T4在预充电阶段和补偿阶段开启,节点P达到预定电位。
[0073] 当预定电压写入模块30包括第四晶体管T4时,为了防止出现第四晶体管T4和驱动晶体管Tr串联分压而导致节点P电位升高的情况,优选地,预定电压写入模块30还包括第五晶体管T5和第五扫描端S5,第五晶体管T5的栅极与第五扫描端S5相连,第五晶体管T5的第一极与高电平输入端ELVDD相连,第五晶体管T5的第二极与驱动晶体管Tr的第一极相连,第五扫描端T5用于在预充电阶段和补偿阶段提供关断信号、在发光阶段提供开启信号。因此,在预充电阶段和补偿阶段,第五晶体管T5关断,P点电位达到预定电位,而不受高电平输入端ELVDD的电压的影响。
[0074] 具体地,所述预定电压输入端的输入电压可以为零,即预定电压输入端与地相连。所述低电平输入端可以作为所述预定电压输入端,减少信号端的设置,从而简化了电路结构。
[0075] 在补偿阶段存储电容Cs放电完成后,存储电容Cs两端的电压为Vdata+Vth3,在发光阶段,由于存储电容的自举作用,使得存储电容Cs两端的电压保持与补偿阶段相同,仍为Vdata+Vth3。流过发光元件20的驱动电流为:
[0076] Ioled=(W/2L)μnCox(Vgs-Vthr)2
[0077] =(W/2L)μnCox(Vdata+Vth3-Vthr)2
[0078] 其中,Ioled为流过发光元件20的驱动电流;
[0079] Vth3为第三晶体管T3的阈值电压;
[0080] Vthr为驱动晶体管Tr的阈值电压;
[0081] μn为载流子迁移率;
[0082] Cox为驱动晶体管栅化层的单位电容;
[0083] W/L为驱动晶体管导电沟道的宽长比。
[0084] 如上文中所述,第三晶体管T3的阈值电压与驱动晶体管Tr的阈值电压相同,即Vth3=Vthr,所以,流过发光元件20的驱动电流为:
[0085] Ioled=(W/2L)μnCox(Vdata)2。
[0086] 在包括所述像素电路的显示装置中,可以设置有第一栅线、第二栅线、第四栅线、第五栅线以及栅极驱动电路,所述第一扫描端可以和第一栅线相连,所述第二扫描端可以和第二栅线相连,所述第四扫描端可以和第四栅线相连,所述第五扫描端可以和第五栅线相连,以使得栅极驱动电路为第一扫描端、第二扫描端、第四扫描端和第五扫描端提供驱动信号。
[0087] 本发明中的各个晶体管均为N型晶体管,第一极为N型晶体管的漏极,第二极为N型晶体管的源极,相应地,所述开启信号为高电平信号,关断信号为低电平信号。当然,也可以将各个晶体管均设置为P型晶体管,这时,第一极为P型晶体管的源极,第二极为P型晶体管的漏极,相应地,提供给P型晶体管的开启信号为低电平信号,关断信号为高电平信号。
[0088] 作为本发明的另一方面,提供一种上述像素电路的驱动方法,包括:
[0089] 预充电阶段,通过预定电压写入模块20向驱动晶体管Tr的第二极写入电压,以使得所述驱动晶体管的第二极的电位为所述预定电位,并通过数据写入模块10将所述高电平输入端的电压存储至存储电容Cs;
[0090] 补偿阶段,通过数据写入模块30将数据线上的数据电压存储至存储电容Cs中;
[0091] 发光阶段,将高电平输入端与发光元件20的阳极导通,以使得发光元件20发光。
[0092] 在预充电阶段,存储电容的第二端与地之间的电压为V0,补偿阶段,存储电容Cs两端的电压为Vdata+Vthr-V0,也就是说,在发光阶段前,驱动晶体管Tr的栅源电压Vgs为Vdata-V0。因此,在发光阶段,即使发光元件20两端的电压Voled使得驱动晶体管Tr的第二极电位升高,而由于存储电容Cs的自举作用,也会使得驱动晶体管Tr的栅源电压Vgs保持不变,通过发光元件的驱动电流为:
[0093] Ioled=k(Vgs-Vthr)2=k(Vdata-V0-Vthr)2;
[0094] 其中,k为与驱动晶体管的结构有关的常数,Vthr为驱动晶体管Tr的阈值电压。
[0095] 可以看出,流过发光元件的驱动电流与发光元件20的跨压无关,从而消除了发光元件的退化等因素造成的显示不均匀等现象。
[0096] 如上文所述,数据写入模块10的第一输入端与高电平输入端ELVDD相连,数据写入模块10的第二输入端与数据线Data相连,数据写入模块10的输出端与存储电容Cs的第一端相连。所述驱动方法包括:
[0097] 在所述预充电阶段,通过数据写入模块10将高电平输入端的电压存储至存储电容中;在所述补偿阶段,通过数据写入模块10将数据线与存储电容Cs的第一端导通,以使得存储电容Cs放电,并在放电结束后将数据上的数据电压以及与驱动晶体管的阈值电压等值的电压存储至存储电容Cs。
[0098] 在预充电阶段,存储电容Cs的第一端与地之间的电压与高电平输入端ELVDD的电压相等,存储电容的第二端与地之间的电压为V0。因此,补偿阶段,存储电容放电结束后,存储电容Cs两端的电压为Vdata+Vthr-V0,在发光阶段,由于存储电容Cs的自举作用,也会使得驱动晶体管Tr的栅源电压Vgs保持不变,通过发光元件的驱动电流为:
[0099] Ioled=k(Vgs-Vthr)2=k(Vdata-V0)2;
[0100] 可以看出,驱动电流Ioled与驱动晶体管Tr的阈值电压无关,从而消除了由驱动晶体管的阈值电压漂移造成的发光元件亮度不均匀的现象;另外,驱动电流与高电平输入端ELVDD的电压也无关,从而消除了电阻压降(IR drop)的问题。
[0101] 具体地,如上文中所述,数据写入模块10包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第一扫描端S1和第二扫描端S2,第一晶体管T1的栅极与第一扫描端S1相连,第一晶体管T1的第一极与所述高电平输入端相连,第一晶体管T1的第二极与驱动晶体管Tr的栅极相连;
[0102] 第二晶体管T2的栅极与第二扫描端S2相连,第二晶体管T2的第一极与数据线相连,第二晶体管T2的第二极与第三晶体管T3的第二极相连,第三晶体管T3的第一极和栅极均与驱动晶体管Tr的栅极相连,第三晶体管T3的阈值电压与驱动晶体管Tr的阈值电压相同。所述驱动方法包括:
[0103] 在预充电阶段(如图4中的t1阶段),向第一扫描端S1提供开启信号,向第二扫描端S2提供关断信号,以使得第一晶体管T1开启、第二晶体管T2关断,高电平输入端的电压通过第一晶体管存储至存储电容Cs;
[0104] 在补偿阶段(如图4中的t2阶段),分别向第二扫描端S2提供开启信号,向第一扫描端S1提供关断信号,以使得第二晶体管T2和第三晶体管T3开启,同时第一晶体管T1关断,并使得存储电容放电后将数据电压Vdata以及第三晶体管T3的阈值电压存储至存储电容Cs。存储电容Cs的第一端的电位在预充电阶段结束后达到Vdd,会将第三晶体管T3开启,因此,存储电容Cs通过第三晶体管放电,当存储电容Cs的第一端的电位降低至Vdata+Vth3时,第三晶体管T3关闭,存储电容Cs停止放电;
[0105] 在发光阶段(如图4中的t3阶段),分别向第一扫描端S1和第二扫描端S2提供关断信号,以使得第一晶体管T1和第二晶体管T2关断。
[0106] 预定电压写入模块30包括第四晶体管T4、第四扫描端S4和预定电压输入端,第四晶体管T4的栅极与第四扫描端S4相连,第四晶体管T4的第一极与驱动晶体管Tr的第二极相连,第四晶体管T4的第二极与所述预定电压输入端相连;所述驱动方法包括:
[0107] 在预充电阶段和补偿阶段,向第四扫描端S4提供开启信号,以使得第四晶体管T4开启,从而使得驱动晶体管Tr的第二极与预定电压输入端导通,进而使得驱动晶体管Tr的第二极的电位达到预定电位;
[0108] 在发光阶段,向第四扫描端S4提供关断信号,以使得第四晶体管关断,并使得高电平输入端ELVDD与发光元件20的阳极导通。
[0109] 预定电压写入模块还包括第五晶体管T5和第五扫描端S5,第五晶体管T5的栅极与第五扫描端S5相连,第五晶体管T5的第一极与高电平输入端ELVDD相连,第五晶体管T5的第二极与驱动晶体管Tr的第一极相连,驱动方法还包括:
[0110] 在预充电阶段和补偿阶段,向第五扫描端S5提供关断信号,在发光阶段向第五扫描端S5提供开启信号,以使得第五晶体管T5在预充电阶段关断,在发光阶段开启,使得高电平输入端ELVDD与发光元件20在预充电阶段和补偿阶段断开连接,并在发光阶段导通,从而防止发光元件20在预充电阶段和补偿阶段发光。
[0111] 具体地,所述预定电压收入端的输入电压为零,即,P点电位在预充电阶段和补偿阶段为零。
[0112] 优选地,所述低电平输入端作为所述预定电压输入端,从而减少信号端的设置,简化电路结构。
[0113] 作为本发明的再一个方面,提供一种显示装置,包括多个上述像素电路。所述显示装置还包括多条数据线,每一列的像素电路对应一条数据线,所述数据写入模块的第二输入端与相应的数据线相连,在补偿阶段,数据线上的数据电压存储至存储电容内。
[0114] 具体地,所述显示装置还可以包括多个栅线组,每个栅线组包括第一栅线、第二栅线和栅极驱动电路,所述第一栅线连接在第一扫描端S1和栅极驱动电路之间,所述第二栅线连接在第二扫描端S2和栅极驱动电路之间,所述栅极驱动电路可以在预充电阶段向所述第一扫描端S1提供开启信号,在补偿阶段向第二扫描端S2提供开启信号。
[0115] 预定电压写入模块30包括第四晶体管T4、第四扫描端S4和预定电压输入端,第四晶体管T4的栅极与第四扫描端S4相连,第四晶体管T4的第一极与驱动晶体管Tr的第二极相连,第四晶体管T4的第二极与所述预定电压输入端相连。
[0116] 每个栅线组还包括第四栅线,所述第四栅线连接在第四扫描端S4和栅极驱动电路之间,所述栅极驱动电路可以在所述预充电阶段和所述补偿阶段向第四扫描端S4提供开启信号、并在发光阶段向第四扫描端S4提供关断信号,从而使得第四晶体管T4在所述预充电阶段和补偿阶段开启,使得节点P的电位达到预定电位,第四晶体管T4在发光阶段关断,以使得高电平输入端与发光元件的阳极导通。
[0117] 预定电压写入模块还包括第五晶体管T5和第五扫描端S5,第五晶体管T5的栅极与第五扫描端S5相连,第五晶体管T5的第一极与高电平输入端ELVDD相连,第五晶体管T5的第二极与驱动晶体管Tr的第一极相连。
[0118] 每个栅线组还包括第五栅线,所述第五栅线连接在第五扫描端S5和栅极驱动电路之间,栅极驱动电路可以在所述预充电阶段和所述补偿阶段向第五扫描端S5提供关断信号、在发光阶段向第五扫描端S5提供开启信号,从而使得第五晶体管T5在预充电阶段和补偿阶段关断,在发光阶段导通,防止发光元件在预充电阶段和补偿阶段发光。
[0119] 所述显示装置还可以包括接地线,所述预定电压输入端与所述接地线相连,同时,所述低电平输入端也可以与所述接地线相连。
[0120] 所述显示装置可以为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0121] 由于本发明提供的像素电路的稳定性较好,驱动电流不受阈值电压和发光元件的跨压影响,因而可以提高发光元件亮度的均匀性,从而改善所述显示装置的显示效果。
[0122] 可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。
QQ群二维码
意见反馈