MPEG－2编码器数据流输出接口

本实用新型涉及广播电视数字化技术。更具体地说是MPEG-2编码器数 据流输出接口。

MPEG-2编码器是将经A/D转换的音频、视频信号切换输入后由iTVC12 芯片进行MPEG-2压缩，形成PS、ES或TS数据流，再由输出接口输出。 现有技术中，由于输出接口中缺少隔离电路，导致输出码流的误码，造成错 误码流。此外，以仅有的内部时钟作为码流时钟，缺乏灵活性。

本实用新型的目的在于避免上述现有技术中的不足之处，提供一种误码 率低、使用灵活的MPEG-2编码器数据流输出接口。

本实用新型的目的通过如下技术方案实现：

本实用新型的结构特点是：

在输出插座J301前端，设置由U302芯片74ABT244DE构成的驱动隔 离电路，编码数据STRDATA0-STRDATA7接入芯片U302的数据输入端，缓 冲后由输出插座J301输出。

设置输出码流时钟跳线器J303，内部时钟PIXCLK经芯片U302缓冲后， 一路在插座J301上输出，另一路接至跳线器J303的STRCLKI1可选端；外 部时钟STRCLKE由插座J303引入，经芯片U302缓冲后接至跳线器J303 的STRCLKE1可选端，由跳线器输出被选的内部时钟或外部时钟。

与已有技术相比，本实用新型中驱动隔离电路的设置可有效地避免传输 失真、降低误码率。内、外部时钟可选的工作方式极大地增加了使用灵活性。

附图为本实用新型结构示意图。

以下通过实施例，结合附图对本实用新型作进一步描述。

实施例：

参见附图，本实施例中，在输出插座J301前端，设置由U302芯片 74ABT244DE构成的驱动隔离电路，来自编码芯片iTVC12的编码数据 STRDATA0-STRDATA7接入芯片U302的数据输入端，缓冲后由输出插座J301 输出。此外，芯片U302第36脚的 STRTP及第35脚的 STRDVLD亦来自编 码芯片iTVC12，并经缓冲输出。

图中示出，设置输出码流时钟跳线器J303，内部时钟PIXCLK经芯片U302 缓冲后，一路在插座J301上输出，另一路接至跳线器J303的STRCLKI1可 选端1脚；外部时钟STRCLKE由插座J303第24脚引入，经芯片U302缓 冲后接至跳线器J303的STRCLKE1可选端第3脚，由跳线器第2脚输出被 选的内部时钟或外部时钟。

图中示出，被选时钟由跳线器2脚输出后，接到阻排RP325第1脚，并 在阻排第8脚输出时钟STRCLK，以此提供给编码芯片iTVC12。外界设备 申请数据信号 STRDREQE由插座J301的第22脚引入，并接到芯片U302的 第33脚，经缓冲接至阻排RP325，并在其第7脚输出至编码芯片iTVC12。

本实用新型输出为TS、PS或ES数据流。