振荡电路、电子电路及使用它们的半导体器件、时钟和电子装置

本发明涉及振荡电路、电子电路及使用它们的半导体器件、时钟和 电子装置。

当前，携带用的手表和电子装置，多使用电池和可充电的二次电池 作为主电源驱动电子线路。并且，在这些装置中使用的上述电子线路多 从振荡电路的振荡频率fs制作基准时钟。

通常，上述振荡电路在半导体基板上构成的主要电路部分通过输入 输出端子与设置在半导体基板之外的地方的石英振荡器相连。因此，由 于通过输入输出端子从外部侵入浪涌电压而需要保护上述主要电路部 分，于是，在上述主要电路部分的输入输出端子一侧设置了静电保护电 路。

因此，当电子电路的负载增大、主电源的电压Vss发生变动时，就 将引起上述静电保护电路的寄生电容值变化，结果，产生振荡电路的振 荡频率变化的问题。

就是说，上述静电保护电路包括连接在信号线和接地侧之间的二极 管和连接在信号线和主电源Vss侧之间的二极管，通过根据电压极性有 选择地使侵入信号线的浪涌电压向接地一侧或电源电压一侧旁路，谋求 保护内部电路。

可是，在上述静电保护电路中，在二极管的PN结部分产生寄生电 容。并且，该寄生电容具有下述特性：当起因于负载变化等上述电源电 压Vss变化时，该寄生电容的大小也变化。

然而，寄生电容值这样变化时，振荡电路的振荡常数变化，振荡频 率也就变化，结果是，基准时钟频率变化，存在对电子电路各部分的工 作产生不利影响的问题。

特别时，在将振荡电路的振荡输出作为基准时钟使用那样的电子电 路(例如手表用的电子电路)中，会产生振荡频率变化，正确的时钟动 作及部件受损的问题。

本发明的第一目的在于提供能够不受主电源的电源电压变化的影 响、能够用稳定的频率振荡的振荡电路，电子电路及使用它们的半导体 器件，时钟和电子装置。

本发明的第二目的是提供将设在振荡电路中的静电保护电路的寄 生电容作为构成振荡电路的相位补偿用电容的一部分或全部构成、使电 路整体结构简化并提高集成电路的振荡电路、电子电路及使用它们的半 导体器件、时钟和电子装置。

本发明是一种利用其绝对值比主电源的电源电压Vss低的恒定 电压Vreg进行省电驱动的振荡电路，包括第一静电保护电路和第二静 电保护电路，第一静电保护电路连接在上述振荡电路的信号通路和上述 恒定电压Verg一侧之间，通过第一半导体整流元件有选择地将侵入 信号通路的第一极性的静电压向上述恒定电压Vreg一侧旁路，第二 静电保护电路连接在上述振荡电路的信号通路和基准电位一侧，通过第 二半导体整流元件有选择地将侵入信号通路的第二极性的静电压向上 述基准电压一侧旁路。

在低耗电型的电子电路中，从主电源的电源电压Vss生成其绝对 值比Vss低的恒定电压Vreg，将其供给电路各部。

在本发明的振荡电路中，不是将静电保护电路连接到主电源的电源 电压Vss一侧，而是采用将其连接到由该电源电压Vss生成的恒定电 压Vreg一侧的结构。因此，即使电源电压变化，与静电保护电路连 接的恒定电压Vreg也不变化，所以，能有效地抑制构成静电保护电 路的半导体整流元件的寄生电容值的变化。

这样，如果采用本发明，能够得到即使主电源的电源电压Uss变 化、振荡频率也不变化的振荡电路。

这里，作为上述静电保护电路中使用的第一、第二半导体整流元 件，例如能够根据需要，使用例如二极管、双极型晶体管等。

还有，在本发明中，上述第一静电保护电路也可以包含第三半导体 整流元件，该第三半导体整流元件连接在上述振荡电路的信号通路和上 述电源电压Vss之间，有选择地将侵入信号通路的第一极性的静电压 向上述电源电压Vss一侧旁路。

即，生成比供给电源电压Vss的主电源的绝对值低的恒定电压V reg的电源电路，其电路内部的电容成分小。因此，如果只在给定电 压Vreg一侧连接静电保护电路，当侵入极大的浪涌电压时，与其电 压相比、电容成分过小，恐怕不能解决。与此不同，如果采用本发明， 则采用将第3半导体整流元件连接到具有比恒定电压电路的电容大的电 容成分的主电源的电源电压Vss一侧的结构。这样，即使在大的浪涌电 压侵入时，也能流向主电源侧，结果是能得到具有足够的耐静电破坏性 而进行稳定的振荡输出的振荡电路。

另外，在本发明中，上述第三半导体整流元件的寄生电容值最好设 定为比上述第1半导体整流元件的寄生电容值小的值。

特别是第三半导体整流元件的寄生电容值最好设定为与第1半导体 整流元件的寄生电容值相比可以忽略的小的值。

这样，即使在第3半导体整流元件的寄生电容值因主电源的电源电 压Vss的变化而变化时，也可得到基本不受其影响的、稳定振荡频率的 振荡输出。

还有，在本发明中，也可以将上述各半导体整流元件的寄生电容作 为相位补偿用电容的一部分或全部来使用。

这样，能够省去相位补偿用电容的一部分或全部，结果，可以进一 步提高电路整体的集成度。

还有，以往为了减少振荡电路整体的电容成分、抑制振荡电路的耗 电并减小半导体器件的面积，作为静电保护电路的半导体整流元件，使 用寄生电容值小且尺寸小的整流元件。因此，存在着包含半导体整流元 件的电路整体耐静电破坏性不够的情况。与此相反，根据本发明，可积 极地使用寄生电容值大的半导体整流元件构成静电保护电路。结果，可 提高各半导体整流元件本身的耐静电破坏性，加强作为静电保护电路的 功能。

还有，最好使用本发明的振荡电路形成电子电路。

因此，使用振荡电路供给的稳定的频率输出，可得到能够良好地工 作的电子电路。

还有，最好使用本发明的振荡电路或电子电路形成半导体器件。

即，在半导体装置上形成使用石英振荡器的振荡电路和使用振荡电 路的电子电路时，多半通过布线连接在规定的电路基板上形成的振荡电 路的主要电路部分和设在不同于该电路基板的区域上的石英振荡器。这 时，浪涌电压等静电压将作为噪声从石英振荡器和主要电路部分的连接 部分侵入主要电路部分，恐怕会破坏电路内部。

即使在这样的情况下，如果采用本发明，则能够使用静电保护电路 良好地除去侵入到电路中的浪涌电压等静电压，并能实现可使用稳定的 振荡输出良好地使电路各部分工作的半导体装置。

还有，最好使用本发明的振荡电路或电子电路形成时钟。

如果采用本发明，则能够得到即使在主电源的电源电压变化时，也 能不受其影响地进行正确的计时动作的时钟。

还有，最好使用本发明的振荡电路或电子电路形成电子装置。

这样，能够得到即使在主电源的电源电压变化时、也能不受其影响 而生成正确的振荡输出、使电路各部分工作的电子装置。

特别是，使用本发明的振荡电路或电子电路形成的时钟、电子装置 极适用于使用可更换的电池和可充电的二次电池等作为主电源使用的 便携式时钟和电子装置。

图1是表示应用本发明的手表用电子电路的一例的框图，

图2是图1所示电子电路的时钟电路部分的框图。

图3是表示实施形态的石英振荡电路的具体结构的说明图。

图4是表示本实施形态的电路中使用的两种电源的电压变化状况 的说明图。

图5A是图3中的石英振荡电路的等效电路图，图5B是石英振荡 器的说明图，图5C是石英振荡器的等效电路图，图5D是考虑石英振 荡器的等效电路制作的图5A的等效电路图。

图6是其他静电保护电路的说明图。

图7是以前使用的静电保护电路的说明图。

图8是图6所示的静电保护电路的等效电路图。

图9是使用其他种类的半导体元件构成的静电保护电路的说明 图。

图10是基板上的石英振荡器与构成振荡电路主要部分的C-M OS集成电路的配置的说明图。

以将本发明应用于模拟显示型的手表为例，更详细地说明本发明的 优选实施形态。

(1)整体结构

图1示出了手表中使用的电子电路的一例。

该手表内含有未图示的发电机构。如果使用者佩带手表的手腕活动 的话，发电机构的旋转锤就旋转，利用此时的动能使发电转子高速旋 转，从设在发电定子一侧的发电绕组10输出交流电压。

用二极管12对该交流电压进行整流，对二次电池14进行充电。 该二次电池和升压电路18、辅助电容器18构成主电源20。

在本实施形态中，在二次电池14的电压低到不满足时钟驱动电压 时，可利用升压电路16将二次电池14的电压变换成可驱动时钟的高 电压，对辅助电容器18充电。并且，该辅助电容器18的电压作为电 源电压Vss，使时钟电路30工作。

该时钟电路30作为半导体器件构成，使用通过端子连接到半导体 器件上的石英振荡器42生成预先设定的振荡频率，这里是32768 Hz频率的振荡输出，通过对该振荡输出进行分频，每秒输出极性不同 的驱动脉冲，该驱动脉冲被输入与时钟电路30相连的步进电机的驱动 绕阻22。这样，每次使驱动脉冲通电时，未图示的步进电机就旋转驱 动转子，驱动未图示的时钟的秒针、分针和时钟，模拟地显示时刻。

这里，本实施形态和时钟电路30包括：用从主电源供给的电源电 压Vss驱动的电源电压电路部120；生成比电源电压Vss的绝 对值低的规定的恒定电压Vreg的恒定电压发生电路32；由该恒定 电压Vreg驱动的恒定电压工作电路部100。

(2)时钟电路

图2示出了上述时钟电路30的更详细的功能框图。

上述恒定电压工作电路部100包括在其一部分中含有外部连接 的石英振荡器42构成的石英振荡电路40、波形整形栅极44和高频 分频电路46。

上述电源电压电路部120包括电位移位器50、中低频分频电路 52及其他电路54。另外，在本实施形态的时钟电路中，上述电源电 压电路部120和恒定电压发生电路32构成了利用从主电源20供 给的电源电压Vss驱动的电源电压工作电路部110。

上述石英振荡电路40使用石英振荡器42，向波形整形栅极44 输出基准频率fs＝32768Hz的正弦波输出。

上述波形整形栅极44在将该正弦波输出整形为矩形波后，向高频 分频电路46输出。

上述高频分频电路46一直将基准频率32768Hz分频到2 048Hz，通过电位移位器50将该分频输出输出到中低频分频电路 52。

上述中低频分频电路52将被分频到2048Hz的信号再分频 到1Hz，输入到其他电路54。

上述其他电路54包括与1Hz的分频信号同步通电驱动绕阻2 2的驱动电路，与该1Hz的分频信号同步驱动时钟驱动用步进电机。

在本实施形态的时钟电路30中，除利用主电源20供给的电压V ss驱动电路整体的电源电压工作电路部110之外，还设置了由绝对 值比其低的恒定电压Vreg驱动的恒定电压工作电路部100，其理 由如下。

就是说，在这样的时钟电路30中，为确保长时间稳定动作，需要 降低耗电。

通常，电路的耗电P如下式所示，与信号的频率f和电路的电容C 成正比，与供给电源电压V的平方成正比增大。

p∝fcv2    (式1)

这里，如果注意时钟电路30的话，为减少电路整体的耗电P，可 以将供给电路各部分的电源电压V设定为低绝对值的电压，例如Vre g。可是，单纯地这样做，就必然使恒定电压发生电路32本身容量大， 从电路整体的高集成化和小型化的观点看是不好的。

其次，如果注意信号的频率的话，时钟电路30就能大致区分为信 号频率高的石英振荡电路40、波形整形栅极44、高频分频电路46 和此外的电路。由上式1可知，该信号的频率与电路的耗电成正比。

因此，本实施形态的恒定电压发生电路32从主电源20供给的电 源Vss生成比其绝对值低的恒定电压Vreg，将其供给处理高频信号 的电路部100，即石英振荡电路40、波形整形栅极44、高频分频 电路46。这样，通过降低供给处理上述高频信号的电路40、44、 46的驱动电压的绝对值，不怎么增加恒定电压发生电路32的负担， 就能有效地降低时钟电路的整体耗电。

在本实施形态中，在高频分频电路46和中低频分频电路52间设 置电平移位器50的原因如下。

高频分频电路46的输出峰值为恒定电压Vreg的值，比主电源 电压在Vss的峰值小。因此，在用电源电压Vss驱动的中低频分频 电路52中，即使原样输入高频分频电路46的给定电压Vreg值的 输出，其输入值也不超过中低频分频电路52的初级的逻辑电平电压， 所以，中低频分频电路52不正常工作。因此，为使中低频分频电路5 2正常动作，使用了电位移位器，使高频分频电路46的输出峰值从给 定电压值上升到电源电压值。

(3)石英振荡电路

图3示出了具有本实施形态特征的石英振荡电路40的具体电路 结构。

该石英振荡电路基本上包括倒相器60、反馈电阻62、漏电阻6 4、以及相位补偿用电容66、68，将振荡频率为fs的振荡输出输 出给功能电路80。该功能电路80包括波形整形栅极44、高频分频 电路46、电位移位器50、中低频分频电路52及其他电路54。

因此，图2所示的时钟电路30除图10所示的石英振荡器42 外，基本上作为半导体器件C-MOS-IC300形成，构成振荡电 路主要部分的C-MOJ-IC300和石英振荡器42通过布线3 10相连。

就是说，石英振荡器42通过输入输出端子与C-MOS-IC3 00内部构成的石英振荡电路40的主要电路部分相连。因此，恐怕浪 涌电压会从该输入输出端子输入而破坏内部电路。

作为这样的浪涌电压，例如考虑有产品组装时从工具侵入的浪涌电 压和从操作人员侵入的浪涌电压等。

因此，在石英振荡电路40的内部设置了静电保护电路200- 1、200-2。

这些静电保护电路200-1、200-2分别设在与各输入端子 相连的信号通路中。各静电保护电路200-1、200-2具有相同 的结构，这里，以一方的静电保护电路200-1为例进行证明。

该静电保护电路200包括：电阻70；通过第一半导体整流元件 72有选择地把侵入到振荡电路的信号通路中的负极性的静电压向上 述给定电压Vreg一侧旁路的第一静电保护电路部210、通过第二 半导体整流元件74有选择地把侵入到振荡电路的信号通路中的正极 性的静电压向接地一侧旁路的第二静电保护电路部220。

上述电阻70与信号通路串联连接，保护各整流元件72、74不 受浪涌电压破坏。

上述第一、第二半导体整流元件72、74使用PN结型的二极管 构成。并且，构成第一半导体整流元件72的二极管逆方向连接到恒定 电压发生电路32的恒定电压(Vreg)输出端一侧，构成第二半导 体整流元件72的二极管顺向与接地侧相连。

这样，通过将从外部侵入的负极性的浪涌电压向恒定电压端子Vr eg一侧旁路，正极性的浪涌电压向接地侧旁路，防止了向半导体电路 内部的侵入。

如上所述本实施形的特征在于，第一半导体整流元件72与恒定电 压发生电路的Vreg一侧的端子相连接，即使主电源20的电源电压 Vss变动时，该恒定电压发生电路的电压也不变动。这样，即使主电 源20的电源电压Vss变动，这些半导体整流元件72、74的寄生 电容也不变化，石英振荡电路40的振荡频率fs总是一定的值。

下面详细地进行说明。

图4示出了上述恒定电压Vreg和电源电压Vss的关系。从主 电源供给的电源电压Vss(在本实施形态中为负值)的绝对值总是具 有比从恒定电压发生电路32输出的恒定电压Vreg(在本实施形态 中为负值)的绝对值大的值。然而，该电源电压Vss多随负载变动和 主电源20的充电状态等而如图4所示那样变动。

与此相反，从恒定电压发生电路32输出的恒定电压Vreg只 要该主电源电压Vss不插进Vreg的值，已经是一定的电压。

本来，第一半导体整流元件72连接在容量大的主电源20一侧， 这在防高电压浪涌方面是有利的。可是，如上所述，主电源20的电压 Vss变动时，由半导体构成的第一、第二半导体整流元件72、74 的寄生电容的值将变化。

IC内部的PN结制作的半导体整流元件72、74，特别是二极 管的PN结部分的寄生静电电容C通常用下式表示。

其中：

A：常数

VA：外加电压

VB：P-N结电位差

从式2可知，电源电压VA＝Vss变化时，寄生电容C变化。

因此，寄生电容C变化时，结果，振荡电路40的振荡频率fs也 变动。下面进行说明。

(3-1)振荡频率的变动对策

图5A示出了振荡电路40的等效电路。

图5B示出了石英振荡器42，图5C示出了其等效电路。

使用图5C所示的等效电路，图5A所示的振荡电路40就表示为 图5D所示的电路。

并且，用图5D中的等效电路表示的LC振荡电路40的振荡频率 fs用下式表示。     

由该式可知，改变振荡电路的内部电容CG′时，振荡频率fs变 化。即，由于在上式3中含有第一、第二半导体整流元件72、74的 寄生电容值CVDD、VUSS，所以，这些值变化时，振荡频率fs 变化。

与此相反，在本实施形态中，上述第一半导体整流元件72与电压 不变动的Vreg相连。因此，不受电源电压Vss变动的影响，石英 振荡电路40可以总是生成一定频率fs的振荡输出。

另外，通过这样构成，上述第一及第二半导体整流元件72、74 的寄生电容值总是一定的值。因此，就能够积极地将该寄生电容的值用 作相位补偿用电容66、68。这样，能够减少图3所示的相位补偿用 电容66、68的电容值；或根据情况，可以省去这些电容66、68。

这样，可减少石英振荡电路40的部件数，可提高其集成度。

另外，根据本实施形态，通过将第一及第二半导体整流元件72、 74的寄生电容用作上述相位补偿用电容66、68的一部分或全部， 能使半导体整流元件72、74本身的寄生电容值增大。

即，在全部另外设置上述相位补偿用电容66、68和二极管72、 74的情况下，从减小电路40的总体电容、降低其耗电的观点看，有必 要使用寄生电容小的二极管72、74。在此情况下，随着该寄生电容值 的下降，耐静电破坏性也下降。

与此相反，在本实施形态的情况下，通过积极地将半导体元件72、 74的寄生电容用作前述相位补偿用的电容，作为半导体元件可使用寄生 电容大的元件。结果，提高了元件72、74本身的耐静电破坏性，可 提高电路整体的静电保护能力。 (4)其他实施形态

图6示出了本发明的另一例。在该实施形态的静电保护电路中，使 用第三半导体整流元件，将其与主电源Vss反向连接。这样，由于能 够构成使浪涌电压向电容大的主电流20一侧旁路，所以，能够进一步 提高静电保护电路的耐静电破坏性。

还有，在这种情况下，受电阻电压Vss变动的影响，第三半导体 整流元件78的寄生电容值变动。因此，与第三半导体整流元件78的 寄生电容值相比，将第一半导体整流元件72的寄生电容值设定增大1 0倍到100倍左右，希望第三半导体整流元件78的寄生电容值的变 动量落在与是第一半导体整流元件72和第三半导体整流元件78的 合成寄生电容值变动量的百分之几的范围内。这样，能够总是使电路整 体的静电电容值稳定，能得到更稳定的振荡输出。 (5)与先有技术的比较

图7示了将半导体整流元件72连接到主电源Vss一侧的先有 静电保护电路的一例。在图7所示的先有例中，与电源电压Vss变动 的主电源连接的第一半导体整流元件72在电路上表现为寄生电容值 CVss变化的元件。

这里，对使用先有静电保护电路的石英振荡电路的一例，如下所述 那样进行频率偏差的研究。

在图7的先有电路中，从构成振荡电路40的栅极60的晶体管的 栅极端和漏极端看，包括静电保护电路200的IC(半导体器件)的 内部电路的合成电容即CG、GD的实测数据是如下式所示的值。这 里，由于电阻62的电阻值Rf极大，所以CD0的值从下式所示的 CG值中省去了，CG0的值从CD的值中省去了。

CG＝CGO+CVDD+CVSS+CGP＝10.8(PF)

CD＝CDO+CVDD+CVSS+CDP＝6.1(PF)    (公式4)

在该现有电路中，电源电压Vss从1.1伏变化到2.4伏时， 第一半导体整流元件7 2的寄生电容值CVSS的变动量为ΔCVS S＝0.07(PF)。

接着，对寄生电容值的变化量在石英振荡电路40的静电电容整体 中所占的比例进行研究。

首先，如果对式4所示的CG计算静电保护电路200-2的寄生 电容值的变动量的比，则其值如下式所示。

还有，如果对式4所示的CD计算静电保护电路200-1的寄生 电容值变动量的比，则其值如下式所示。

这里，CGP、CDP分别表示振荡电路40的布线电容值。

如果从这样的寄生电容值的变动量求振荡电路的频率偏差值的 话，则其值为(df/dv)＝3(PPM)。将它换算为每月的偏差 的话，就是8秒左右。例如，在时钟允许月偏差为15秒左右时，该1 5秒中的8秒是由于寄生电容值的变化引起的，是无论如何也不允许 的。

对此，如图3所示，通过将第一半导体元件72与电压不变动的电 源Vreg相连，这样的寄生电容值的变化基本上就能忽视了，能够将 石英振荡电路40本身的振荡频率偏差改善为与先有电路相比可以忽 略不计的程度。

还有，对使用图6所示的第二实施形态的静电保护电路的石英振荡 电路40进行同样的研究。图8是其静电保护电路的等效电路图。此 时，第三半导体整流元件78是寄生电容值CVSS变化的元件。

在图8所示的电路中，与第一半导体整流元件72的寄生电容值相 比，第三半导体整流元件78的寄生电容值非常小地形成，因此，即使 该寄生电容值CVSS变化时，与使用图7所示的静电保护电路的情况 相比，电路整体的频率偏差可以大幅度减少。

另外，在上述各实施形态中，作为半导体整流元件是使用二极管为 例说明的，但除此之外，还可以根据需要使用各种半导体整流元件形成 保护电路。例如，如图9所示，可以使用双极型晶体管作为半导体整流 元件形成静电保护电路。

另外，在上述实施形态中，是以将本发明应用于携带用的手表的情 况为例说明的，除此之外，本发明还可以应用于例如便携式电话、便携 用计算机终端等各种电子装置。