Optical a/d converter

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、光Ａ／Ｄコンバータ、より詳細にはニューラルネット方式の光Ａ／Ｄコンバータに関する。

【０００２】

【従来の技術】光Ａ／Ｄコンバータでニューラルネット方式のものとしては、従来から、文献：ＩＥＥＥ Ｔｒ
ａｎｓ． Ｃｉｒｃｕｉｔｓ Ｓｙｓｔ． ＣＡＳ−３３，
５３３（１９８６）に開示された、ホップフィールド等の提案に係るものが良く知られているが、このコンバータは、Ａ／Ｄ変換の結果がニューラルネット演算の初期値に応じて変動する所謂初期値依存性の問題があって、
これを除くためシミュレーテッドアニーリングなる方策を施す必要があり、このため結果的に変換速度が遅いという問題がある。

【０００３】上記の初期値依存性を除去し、変換速度を高め得るニューラルネットワーク方式のＡ／Ｄコンバータモデルが提案されている（中島・早川 信学技報 Ｎ
Ｃ８９−２７（１９８９）４９）。

【０００４】しかしこのＡ／Ｄコンバータは現段階ではモデルに止まり、具体的な装置としては実現していない。 上記モデルを具体的に実現する方法として、集積化電子デバイスで実現することが考えられるが、このためには精度の良い固定抵抗または電界効果型トランジスタによる可変抵抗をコンパレータとともにモノリシック化する必要があり、実現は必ずしも容易でない。

【０００５】

【発明が解決しようとする課題】この発明は、上述した事情に鑑みてなされたものであって、上記ニューラルネットワーク方式のＡ／Ｄコンバータモデルを、光Ａ／Ｄ
コンバータとして具体的に実現することを目的とする。

【０００６】

【課題を解決するための手段】この発明の光Ａ／Ｄコンバータは、「アナログ信号：Ａをｎビット（ｎ≧２）のデジタル信号に変換するＡ／Ｄコンバータ」であって、
図１に示すように、光演算手段１とコンパレータ装置２
を有する。 光演算手段１とコンパレータ装置２とはフィードバック系を構成し、コンパレータ装置２は、光演算手段１のｎ個の出力の個々に対応して設けられたｎ個のコンパレータ回路を含む。

【０００７】上記フィードバック系は、演算式： Ｕ _i ＝｛（ΣＷ _ij Ｘ _j ＋ｈ _i ）Ｖ＋Ａ｝Ｓ _i （１） ［ここに、 Ｗ _ijは、ｉ＞ｊ≧０に対して：０，ｊ＞ｉ≧０に対して：−２＊＊ｊ （記号＊＊ｊはｊ乗を意味する） ｈ _iは：−２＊＊ｉもしくは：−｛（２＊＊ｉ）−ε｝
（｜ε｜≦１） Ｖ，Ｓｉは任意の正数 右辺第１項の和は、ｊに就き０からｎ−１までとる］の右辺の演算を行うように構成され、光演算手段１は、少なくとも演算： ｛（ΣＷ _ij Ｘ _j ）Ｖ｝Ｓ _iを光演算する。 またコンパレータ装置２は、上記演算式の左辺に対して所定の閾値値処理を行う。

【０００８】デジタル信号に変換されるべきアナログ信号：Ａ（上記演算式の第３項）は、図１（Ａ）に示すように、光演算手段１に入力させても良いし、図１（Ｂ）
に示すようにコンパレータ装置２に入力させても良い（請求項４）。

【０００９】上記のように、Ｗ _ijの非０要素およびｈ _i
は何れも負の値であり、アナログ信号：Ａは正の値であるから、上記演算式は正負の演算を含んでいる。 そこで、図１（Ａ）のように、アナログ信号Ａを光演算手段に入力させる場合は、アナログ信号Ａを、Ａ'＝θ−Ａ
｛θ＝（２＊＊ｎ）−１｝と補数演算してＡ'として光演算手段１に入力し、光演算手段１により、演算： Ｕ _i ＝｛（Σ｜Ｗ _ij ｜Ｘ _j ＋｜ｈ _i ｜）Ｖ＋Ａ'｝Ｓ _i （２） の右辺を光演算し、コンパレータ装置２により、「θ・
Ｓ _i 」を閾値として閾値処理を行うようにする（請求項２）。 あるいは、アナログ信号Ａを光演算手段１に入力し、光演算手段１により、演算： Ｕ _i ＝｛（Σ｜Ｗ _ij ｜Ｘ _j ＋｜ｈ _i ｜）Ｖ＋Ａ｝Ｓ _i （３） の右辺を光演算し、コンパレータ装置により「θ・
Ｓ _i 」を閾値として閾値処理を行い、各ビットの出力をＮＯＴ回路手段により反転させるようにしてもよい（請求項３）。

【００１０】演算式（１）中の第２項：ｈ _i ＶＳ _iは、請求項２，３のように光演算手段１において光演算してもよいが、電気信号としてコンパレータ装置２に入力することもできる（請求項５）。 Ａ／Ｄ変換の結果は電気信号として出力することもできるが、各ビットの出力を光出力に変換して出力することもできる（請求項６）。

【００１１】光演算手段１の具体的構成としては、従来から知られたものを適宜利用でき、例えば、「光演算手段が、１次元の発光素子アレイと、２次元のマスク手段と、１次元の受光素子アレイとを有する」ように構成することもできるし（請求項７）、請求項８のように、
「光演算手段が、２次元の発光素子アレイと、１次元の受光素子アレイとを有する」ように構成することもできる。

【００１２】

【作用】演算式（１）の右辺において、Ｓ _iは任意の整数であり、添字：ｉごとに異なっていても良いが、以下では説明の簡単のためにＳ _i ＝１とする。 またＶは、アナログ入力に対するデジタル出力のスケールを決定するレファレンス入力であり、このＶの値も前述のとおり任意に選べる。

【００１３】上記のように、Ｓ _i ＝１とすると演算式（１）は Ｕ _i ＝ΣＷ _ij Ｘ _j Ｖ＋ｈ _i Ｖ＋Ａ （１'） となる。

【００１４】Ｖによりアナログ入力のレンジを変えるには、結合荷重：Ｗ _ijを固定して、各Ｘ _iの出力レベルを｛０，Ｖ｝とするか、あるいは、各Ｘ _iの出力レベルを｛０，１｝とし、Ｗ _ijをＶ倍すれば良い。

【００１５】演算式（１'）の右辺を演算し、演算の結果として得られる各Ｕ _iに対して、Ｕ _i ＜０のとき、Ｘ _i
＝０，Ｕ _i ≧０のときＸ _i ＝１なる閾値処理を行ない、閾値処理の結果得られる一連のＸ _iを（１'）式の右辺に入れて演算を行なうプロセスを繰り返すと、アナログ信号：Ａに応じて、Ｘ _iは一定の値に集束する。 このように演算式（１'）と閾値処理とをフィードバック演算して、最後に安定した「Ｘ _i 」はアナログ信号Ａに対応するデジタル信号の個々のビットの値を表す。

【００１６】結合荷重：Ｗ _ijは、対角要素および左下の要素が０である非対称行列であり、このような結合荷重を用いることにより、従来問題となっていた初期値依存性を除去することができる。

【００１７】上記演算式（１'）の第１項の「Ｗ _ij 」および第２項の「ｈ _i 」は共に負であり、アナログ入力信号Ａは正であるから、演算式（１'）の右辺は正負の演算が混在しており、この演算を光演算で行なうには工夫を要する。

【００１８】説明の簡単のためにＶ＝１として、式（１'）を Ｕ _i ＝−（Σ｜Ｗ _ij ｜Ｘ _j ＋ｈ _i ＋θ−Ａ）＋θ （２'） と変形する。 θは｛（２＊＊ｎ）−１｝である。

【００１９】このとき、Ａ'＝θ−Ａと補数処理を行ない、演算： Ｕ _i ＝（Σ｜Ｗ _ij ｜Ｘ _j ＋ｈ _i ＋Ａ'） （２”） を行ない、Ｕ _iに対して、Ｕ _i ≦θのとき、Ｘ _i ＝１，Ｕ _i
＞θのときＸ _i ＝０なる閾値処理を行なうと、この演算過程により「演算式（１'）でＶ＝１とし、Ｕ _i ＜０のとき、Ｘ _i ＝０，Ｕ _i ≧０のときＸ _i ＝１という閾値処理を行なう」のと等価な演算を光演算で実行できる。

【００２０】アナログ信号Ａを用いて、演算： Ｕ _i ＝（Σ｜Ｗ _ij ｜Ｘ _j ＋ｈ _i ＋Ａ） （２”） を行ない、Ｕ _iに対して、Ｕ _i ≦θのとき、Ｘ _i ＝１，Ｕ _i
＞θのときＸ _i ＝０なる閾値処理を行っても、アナログ信号Ａに対応するデジタル信号を得られる。 ただしこの場合の出力は、各ビットの出力は、本来のデジタル信号と「１」「０」が反転したものとなる。 従って、通常の信号を得る必要があれば、各ビット出力をノット回路で反転させてやれば良い。

【００２１】図２（Ａ）は、上記演算式（２”）を光演算で行なう場合の光演算手段の概念図である。符号１０
は、Ｎ＋２個の発光素子を１列に配列した発光素子アレイを示し、符号１１は、２次元のマスク手段、符号１２
は、ｎ個の受光素子を１列に配列した受光素子アレイを示している。

【００２２】２次元のマスク手段１１は、方形状の領域をｎ行・（ｎ＋２）列に配列し、各方形状領域に所定の光透過率を割り振ったものである。 各方形状領域の光透過率は、図２（Ｂ）において、各方形状領域内に記載した数字の如くである。 この図は発光素子アレイ１０の側からみた図である。 図２（Ｂ）の左から第ｎ行までの部分が「Ｗ _ij 」に対応し、左から第ｎ＋１列目は、
「ｈ _i 」に対応する。 即ち、マスク１１に発光素子アレイの側から均一な光を強度「１」として照射した場合、
各方形状領域を透過した光の強度は、｜Ｗ _ij ｜，｜ｈ _i
｜を与えることになる。

【００２３】発光素子アレイ１０は、入力：Ｘ _i用の発光素子Ｌ ₀ ，Ｌ ₁ ，Ｌ ₂ ，． ，Ｌ _n-1とレファレンス入力：
Ｖ用の発光素子Ｌ _Vとアナログ信号：Ａ用の発光素子Ｌ _A
を密接して１列に配列したもので、各発光素子には対応する電気信号が印加され、各発光素子は印加される電気信号に応じて、左側からそれぞれ発光する。 発光素子Ｌ
₁ ，Ｌ ₂ ，． ，Ｌ _n-1の発光強度はＸ ₀ ，Ｘ ₁ ，． ，Ｘ _n-1に対応し、発光素子Ｌ _Vの発光強度は式（２”）の第２
項、発光素子Ｌ _Aの発光強度はアナログ信号：Ａに対応する。 発光素子Ｌ _Aに代えて、外部から直接光信号を入力しても良い。

【００２４】受光素子アレイ１２は、ｎ個の受光素子Ｄ
₀ ，Ｄ ₁ ，Ｄ ₂ ． ． ，Ｄ _n-1を密接して１列に配列してなる。 図２（Ａ）のように、発光素子アレイ１０の長手方向をマスク手段１１の行方向に対応させ、受光素子アレイ１２の長手方向をマスク手段１１の列方向に対応させれば、各受光素子Ｄ ₀ ，Ｄ ₁ ，Ｄ ₂ ，． ． Ｄ _n-1の出力は演算式（２”）の左辺のＵ ₀ ，Ｕ ₁ ，．．Ｕ _n-1に対応することになる。

【００２５】一例として、ｎ＝４（従ってθ＝１５）の場合につき図２の構成で式（２”）の光演算を行ない、
Ｕ _iに対して、Ｕ _i ≦θのとき、Ｘ _i ＝１，Ｕ _i ＞θのときＸ _i ＝０なる閾値処理を行なうと、演算が安定集束した状態で図３（Ｂ）のように反転出力による４ビットのデジタル信号が得られる。 もしこのとき、アナログ信号：：Ａがθ−Ａにより補数処理されていれば、図３
（Ａ）のような反転していないデジタル信号が得られる。

【００２６】

【実施例】以下具体的な実施例を説明する。

【００２７】図４は、アナログ信号：Ａを４ビットのデジタル信号に変換する光Ａ／Ｄコンバータの概念図を示している。 図４（Ａ）中、符号１０は発光素子アレイ、
符号１２は受光素子アレイ、符号１４はコンパレータ装置、符号１５は２次元のマスク手段を示している。 発光素子アレイ１０とマスク手段１５と受光素子アレイ１２
とは光演算手段を構成している。

【００２８】発光素子アレイ１０は、素子サイズ５φでレンズ付の発光ダイオードを６個、密接して１列に配列してなり、受光素子は、素子サイズ５φで可視領域で受光可能なフォトダイオードを４個、密接して１列に配列したものである。

【００２９】図４（Ｂ）は、光演算手段を受光素子アレイ１２の素子配列方向から見た図であり、同図（Ｃ）
は、光演算手段を発光素子アレイ１０における素子配列方向から見た図である。 ２次元のマスク手段１５は、遮光板１１Ａと、レンズ５１，５２，５３，５４により構成されている。

【００３０】レンズ５１はシリンダーレンズ、レンズ５
２は球面レンズで、これらはアナモフィックな結像倒立結像系を構成し、発光素子アレイ１０を、受光素子アレイ１２の長手方向へ引き延ばし、且つ発光素子アレイ１
０の長手方向には反転させて遮光板１１Ａ上に結像させる。 上記倒立性を考慮して、発光素子アレイ１０における素子の配列は、遮光板１１Ａにおける対応要素の配列と逆になっている。

【００３１】一方、レンズ５３はシリンダーレンズ、レンズ５４は球面レンズで、これらもアナモフィックなレンズ系を構成するが、こちらは正立系であり、遮光板１
１Ａを、受光素子アレイ１２の長手方向に長い像に縮めて受光素子アレイ１２に結像する。

【００３２】遮光板１１Ａは、図４（Ｄ）に示すように矩形形状の開口部（ハッチを施した部分）を有する。 これらの開口部に就いて説明すると、先ず、結合荷重：Ｗ
_ijの非０要素および、アナログ信号：Ａに対応する要素では、一律に縦幅を２ｍｍ、横幅を４ｍの長方形の孔とし、レファレンス入力用のＶに対応する開口部は縦幅を２ｍｍ、横幅は第１行から第４行に向かって順次、４ｍ
ｍ，２ｍｍ，１ｍｍ，０．５ｍｍとした。 各開口部の横方向即ち行方向の配列間隔は１０ｍｍピッチとし、列方向の間隔はフォトダイオードの配列間隔５ｍｍにし、受光素子アレイの各素子への入射光のクロストークを防止するようにした。

【００３３】遮光板１１Ａとしては、例えば、光リソグラフィー用の遮光マスクの黒地に透明な窓を開けたものとして実現できる。

【００３４】結合荷重：Ｗ _ijの非０要素は、同一のｊに対しては同じ値であり、異なるｉに対しては異なる値をもつので、異なるｉに対応する発光素子は、論理値「１」に対応して発光するとき、その強度が「Ｗ _ijに比例する」ようにし、発光強度により「重み付け」を行なう。 勿論、遮光板の開口部の面積をＷ _ijに比例するようにし、Ｘ _iに対応する各発光素子の発光強度を一定にしても良い。

【００３５】レファレンス入力：Ｖに対応する発光素子の発光強度を１とすれば、上記光演算手段により演算式（２”）の右辺の演算が行なわれることは容易に理解されるであろう。

【００３６】コンパレータ装置１４は、受光素子アレイ１２の各受光素子の出力Ｕ _i （ｉ＝０，１，２，３）に対応して、コンパレータ回路４−０，４−１，４−２，
４−３を有し、これらが対応する入力：Ｕ _iに対して、
図５（Ｂ）に示すような閾値処理、即ち、Ｕ _i ≦θ（＝
１５）のときＸ _i ＝１，Ｕ _i ＞θのときＸ _i ＝０なる閾値処理を行なって、その結果：Ｘ _iを出力する。 これらの各出力：Ｘ _iは、発光素子アレイ１０に印加されて光信号に変換される。 なお、この演算ではＡ／Ｄ変換の結果は「Ｘ _iの初期値」によらないから、演算開始時のＸ _iの値は、論理値としては任意であり、各Ｘ _iの論理値として、例えばＸ _i ＝１（ｉ＝０〜３）とすることができる。

【００３７】図５（Ａ）はコンパレータ装置１４の各コンパレータ回路の構造の１例を示している。 コンパレータ回路は増幅器７１と比較器７２と増幅器７３とにより構成される。 受光素子Ｄ _iの出力：Ｕ _iは増幅器７１により増幅され、比較器７２の反転入力に入力される。 比較器７２の非反転入力には閾値：θが入力されている。 比較器７２は、入力：Ｕ _iと閾値：θとを比較し、図５
（Ｂ）に示すような出力を出力する。 この出力は増幅器７３で増幅されて、発光素子アレイの対応発光素子Ｌ _i
に入力する。 一方、比較器７２の出力は電気信号：Ｘ _i
を出力する。 この出力：Ｘ _iは、光演算が安定したときにはデジタル信号のビット出力となる。

【００３８】光演算の出力は増幅回路７１により出力電圧に換算されることになるから、発光素子の発光強度の調整や、受光素子の受光感度の調整は比較器７２の入力を基準に考えれば良い。

【００３９】この実施例装置で上述の如くＡ／Ｄ変換を行なうと、アナログ信号Ａが補数処理されている場合には、前述の図２（Ａ）のような、また補数処理がなされていないときは図２（Ｂ）のようなデジタル信号が得られる。

【００４０】図５（Ａ）に示した例では、Ａ／Ｄ変換の結果は、電気信号Ｘ _iの集合として得られるが、出力を一連の光信号として得ることも勿論可能である。 即ち、
今説明している例では、発光素子Ｌ _iは、入力Ｘ _iが論理値「１」のときには結合強度：Ｗ _ijに比例した強度で発光する。 このため増幅器７３では、比較器７２の出力を結合強度：Ｗ _ijに比例して増幅するので、発光素子Ｌ _i
の発光強度はビット毎に異なっている。 そこで、この場合は図５（Ｃ）に示すように、比較器７２の出力を引き出して増幅器９１にて増幅し出力専用の発光素子Ｌ _oiに印加すれば良い。 増幅器９１の増幅率は全コンパレータ回路に共通とする。

【００４１】結合強度：Ｗ _ijを、遮光板１１Ａの開口部面積により表現するようにする場合には、増幅器７３の増幅率を全コンパレータ回路に共通化できるので、その場合には、図５（Ａ）の構成で、増幅器７３の出力を引き出して、出力専用の発光素子に印加するようにすれば良い。

【００４２】上に説明した実施例では、演算式（２”）
を光演算で行っている。 従って、アナログ信号：Ａは、
発光素子アレイ１０により光信号化されている。 この発明ではアナログ信号：Ａを電気信号として入力することもできる（図１（Ｂ））。 図６は、このような場合の実施例を要部のみ略示している。

【００４３】この実施例を実施するには、第１に、図４
の構成からアナログ信号：Ａ用の発光素子Ｌ _Aを除去する。 そして、図６に示すように、全てのコンパレータ回路の比較器７２の非反転入力に共通して、アナログ信号：Ａを入力すれば良いのである。

【００４４】図７に要部を示す実施例では、演算項：ｈ
_i Ｖを電気的に入力する。 即ち発光素子Ｌ _i （ｉ＝０〜
３）に対応するコンパレータ回路の増幅器７１と比較器７２との間に、加算器９２を配し、入力ａには増幅器７
１の出力を、入力ｂには、外部から演算項：ｈ _i Ｖを電気的に入力し、加算器９２によりこれらを電気的に加算したものを、比較器７２の反転入力に入力する。 このとき図５の構成における発光素子アレイ１０から発光素子Ｌ _Vを除去することはいうまでもない。

【００４５】また図４の構成における発光素子アレイから発光素子Ｌ _VとＬ _Aとを除去し、図７における比較器７
２の非反転入力にアナログ信号：Ａを入力させることもできる。 この実施例では、演算項：ｈ _i Ｖとアナログ信号：Ａとを電気的に入力するので、光演算部では、演算式（１'）の第１項のみを演算することになる。 このため、フィードバック系では演算式（１'）を直接に演算でき、出力：Ｕ _iに対する閾値は０でよく、従って、比較器７２の非反転入力にはアナログ信号：Ａを入力させるのみでよい。

【００４６】図６，７を参照して説明した各実施例においても、図５（Ｃ）で説明したようにして、出力を光で表示することができる。

【００４７】上に説明した、各実施例では、光演算手段を１次元の発光素子アレイと、２次元のマスク手段と、
１次元の受光素子アレイとを有するように構成したが、
光演算手段はまた、以下の実施例に示すように、２次元の発光素子アレイと、１次元の受光素子アレイとを有するように構成することもできる。

【００４８】図８（Ａ）に示す実施例は、図４〜５を参照して説明した実施例において、光演算手段を２次元の発光素子アレイ１６と受光素子アレイ１２とを含むようにした概念図である。 具体的に実施するときには、発光素子アレイ１６と受光素子アレイ１２との間に、図５
（Ｂ）（Ｃ）のレンズ５３，５４を用いる。

【００４９】発光素子アレイ１６は２０個の発光素子を図８（Ｂ）に示すように組み合わせて配列したものである。 入力：Ｘ ₁ ，Ｘ ₂ ，Ｘ ₃に対応する各発光素子は、論理値「１」に対して、それぞれ発光強度比８：４：２で発光し、アナログ信号：Ａに対応する発光素子の列は全発光素子が信号：Ａに比例して発光する。 演算項：ｈ _i
Ｖの列の発光素子は上から順にＶ，２Ｖ，４Ｖ，８Ｖに比例して発光する。 発光強度：０の発光素子は省略しても良い。 現に、入力Ｘ ₀は、結合荷重が０であるので、
この入力Ｘ ₀に対する発光素子は省略されている。

【００５０】アナログ信号：Ａおよび入力Ｘ _i （ｉ＝１
〜３）に対応する発光素子の列は列ごとに発光強度が共通しているので、図８（Ｃ）に示すように、これらの発光素子に各各に関しては、発光面が長方形の一つの発光素子にまとめ、発光強度０の部分を遮光マスク（ハッチを施した部分）で遮光してもよい。

【００５１】また、図８（Ａ）（Ｂ）（Ｃ）に示すような２次元の発光素子アレイを用いる場合、受光素子アレイとして、図８（Ｄ）に示すような、長方形の受光面を持つ受光素子Ｄ ₀ −１，Ｄ ₁ −１，Ｄ ₂ −１，Ｄ ₃ −１を並列的に一体化した，受光素子アレイ１２１を用いると、
これを発光素子アレイ１６に密接させて用いることにより、発光素子アレイと受光素子アレイ間に用いる光学系を省略できる。

【００５２】図９は、発光素子アレイ１０と受光素子アレイ１２との間に用いられる、２次元のマスク手段として、反射型空間光変調素子を用いる例である。 反射型空間光変調素子は、ビームスプリッター１００とシャッターアレイ１０１と反射鏡１０２とにより構成される。

【００５３】発光素子アレイ１０からの光は、ビームスプリッター１００とシャッターアレイ１０１とを透過し、反射鏡１０２により反射され、再度シャッターアレイ１０１を透過することにより強度分布を空間変調され、ビームスプリッター１２に入射する。 シャッターアレイ１０１は透過型の液晶シャッターアレイや、ＰＬＺ
Ｔのライトバルブを２次元にアレイ配列したのライトバルブアレイを用いることができる。

【００５４】透過型の液晶シャッターアレイやＰＬＺＴ
のライトバルブアレイは、図４の実施例における、遮光板１１Ａの代わりに用いることができる。 これら液晶シャッターアレイやライトバルブアレイは、各シャッターやライトバルブの透過率を調整することにより、結合荷重：Ｗ _ijを透過率比として表現することもできる。

【００５５】なお、図８の実施例では、光はシャッターアレイ１０１を往復２度透過して空間変調されるので、
空間変調された光のコントラストを大きくとることが可能となる。 以上の各実施例において、発光素子Ｌ _Aに代えて、外部から直接光信号を入力するようにしても良い。

【００５６】

【発明の効果】以上のように、この発明によれば新規な光Ａ／Ｄコンバータを提供できる。 この発明によれば、
上述のように、従来モデルとしてのみ知られていたニューラルネット型のＡ／Ｄコンバータを具体的な装置として実現できる。

【００５７】このコンバータは演算の少なくとも１部を光演算で行なうため、結線が簡略化され、コンパレータ回路がビット数のみで良い点とも相まって、簡単な構成で実現でき、光または電気により入力・出力を行なうことができる。

【図面の簡単な説明】

【図１】この発明の光Ａ／Ｄコンバータの概念を説明する図である。

【図２】この発明において、行なわれる光演算を説明するための図である。

【図３】アナログ信号：Ａを４ビットのデジタル信号に変換した場合を示す図である。

【図４】この発明の１実施例を説明するための図で、
（Ａ）は概念図、（Ｂ）（Ｃ）（Ｄ）は光演算手段を説明するための図である。

【図５】図４の実施例におけるコンパレータ装置を構成するコンパレータ回路を説明するための図である。

【図６】別の実施例の特徴部分のみを示す図である。

【図７】他の実施例の特徴部分のみを示す図である。

【図８】更に他の実施例の光演算部を説明するための図である。

【図９】更に別の実施例を説明するための図である。

【符号の説明】

１ 光演算手段 ２ コンパレータ装置 Ａ アナログ信号