비선형 소자를 이용한 전 광학 논리 게이트 |
|||||||||||||||||||||||||||
申请号 | KR1020097007834 | 申请日 | 2006-12-06 | 公开(公告)号 | KR1020090043614A | 公开(公告)日 | 2009-05-06 | ||||||||||||||||||||
申请人 | 코베이테크, 엘엘씨; | 发明人 | 코베이존루터; | ||||||||||||||||||||||||
摘要 | 전 광학 논리 게이트는 하나 이상의 광 입력 신호가 데이터를 포함하도록 진폭 변조된 하나 이상의 광 입력 신호를 수신하도록 구성된 광학 공진기와 같은 비선형 소자를 포함한다. 이 비선형 소자는 반송파 주파수에 대한 비선형 소자의 공진 주파수에 기초하여 논리 연산을 수행하도록 광 입력 신호의 반송파 주파수에 대해 구성된다. 광 입력 신호에 기초하여, 이 비선형 소자는 이진 논리 레벨을 갖는 광 출력 신호를 생성한다. 결합 매체는 광 출력 신호를 생성하도록 비선형 소자에 의해 구별하기 위해 광 입력 신호들을 결합하기 위해 사용될 수 있다. 여러 실시예는 전 광학 AND 게이트, 전 광학 NOT 게이트, 전 광학 NAN 게이트, 전 광학 NOR 게이트, 전 광학 OR 게이트, 전 광학 XOR 게이트 및 전 광학 XNOR 게이트와 메모리 래치를 포함한다. | ||||||||||||||||||||||||||
权利要求 | 전 광학 AND 게이트에 있어서, 광학 공진기(optical resonator)를 포함하며, 이진 논리 레벨을 가진 각각의 데이터를 갖는 진폭 변조된 제1 및 제2 광 입력 신호를 수신하도록 구성된 비선형 소자(nonlinear element)를 포함하며, 상기 비선형 소자는, 상기 광 입력 신호들 중 하나 이상의 신호의 주파수에 대해 튜닝된 공진 주파수를 가짐으로써, 상기 제1 및 제2 광 입력 신호들 모두가 하이 논리 레벨을 가지는 경우에만 하이 논리 레벨을 갖는 광을 광 출력 신호로서 출력하고, 상기 제1 및 제2 광 입력 신호들 중 어느 하나 또는 둘 모두가 로우 논리 레벨을 가지는 경우에는 로우 논리 레벨을 가지는 광을 광 출력 신호로 실질적으로 출력하지 않으며, 이에 따라 상기 광 출력 신호는 진폭 변조된 이진 논리 레벨을 가지고, 상기 비선형 소자는, 서로 이격되어 대향하는 제1 및 제2 미러; 및 상기 제1 및 제2 미러들 사이에 위치된 비선형 물질 을 포함하며, 상기 이격된 미러들은 상기 비선형 물질에 의한 비선형 구별을 위한 상기 광 입력 신호를 트랩함으로써 상기 광 출력 신호를 생성하는, 전 광학 AND 게이트. 제1항에 있어서, 각각의 광 입력 신호를 수신해서 상기 비선형 소자로 가이드하도록 광학적으로 결합된 하나 이상의 광 입력 매체를 더 포함하는 전 광학 AND 게이트. 제1항에 있어서, 상기 비선형 소자에 의해 생성된 광 출력 신호를 수신하고 출력하도록 광학적으로 결합된 하나 이상의 광 출력 매체를 더 포함하는 전 광학 AND 게이트. 전 광학 AND 게이트에 있어서, 이진 논리 레벨을 가진 데이터를 각각 갖는 진폭 변조된 제1 및 제2 광 입력 신호를 각각 수신하기 위한 제1 및 제2 입력 매체; 상기 제1 및 제2 광 입력 매체에 광학적으로 연결되며, 상기 제1 및 제2 광 입력 신호를 수신해서 결합시킴으로써 결합된 결합 신호를 생성하도록 구성된 결합 매체; 상기 결합 신호를 수신하도록 구성된 비선형 소자; 및 상기 비선형 소자로부터 광 출력 신호를 수신해서 출력하도록 광학적으로 연결된 광 출력 매체 를 포함하며, 상기 비선형 소자는, 상기 제1 및 제2 광 입력 신호들 중 하나 이상의 신호의 주파수에 대해 튜닝된 공진 주파수를 갖는 광학 공진기를 포함함으로써, 상기 제1 및 제2 광 입력 신호들 모두로부터의 상기 결합 신호의 결과가 하이 논리 레벨을 가지는 경우에만 하이 논리 레벨을 갖는 광을 광 출력 신호로서 출력하고, 상기 제1 및 제2 광 입력 신호들 중 어느 하나 또는 둘 모두로부터의 상기 결합 신호의 결과가 로우 논리 레벨을 가지는 경우에는 로우 논리 레벨을 가지는 광을 광 출력 신호로 실질적으로 출력하지 않으며, 이에 따라 상기 광 출력 신호는 진폭 변조된 이진 논리 레벨을 가지고, 상기 제1 및 제2 광 입력 매체, 상기 결합 매체, 상기 비선형 소자, 및 상기 광 출력 매체는 포토닉 결정(photonic crystal)으로 형성되어 있으며, 상기 제1 및 제2 광 입력 매체, 상기 결합 매체, 및 상기 광 출력 매체는 상기 포토닉 결정 내의 구조 없이 형성되어 있으며, 상기 비선형 소자는 상기 결합 매체의 출력측과 상기 광 출력 매체의 입력측 사이에 광학적으로 배치된, 전 광학 AND 게이트. 제4항에 있어서, 상기 결합 매체의 출력측과 상기 광 출력 매체의 입력측은 서로 광학적으로 정렬되어 있는, 전 광학 AND 게이트. 제4항에 있어서, 상기 비선형 소자는 캐비티를 형성하기 위한 구조가 없는 영역 범위를 형성하는 제1 및 제2 세트의 공간 구조로 형성된, 전 광학 AND 게이트. 제6항에 있어서, 상기 제1 및 제2 세트의 공간 구조는 가변 크기의 복수의 구조를 각각 포함하는, 전 광학 AND 게이트. 제4항에 있어서, 상기 포토닉 결정은 실리콘을 포함하여 이루어진, 전 광학 AND 게이트. 제4항에 있어서, 상기 포토닉 결정은 갈륨 아세나이드(GaAs)를 포함하여 이루어진, 전 광학 AND 게이트. 제4항에 있어서, 상기 포토닉 결정은 반도체 온 절연체(SOI) 구조를 포함하여 이루어진, 전 광학 AND 게이트. 제4항에 있어서, 상기 포토닉 결정은 광학 칩(optical chip)인, 전 광학 AND 게이트. 제11항에 있어서, 상기 광학 칩은 브리지에 장착된, 전 광학 AND 게이트. 제4항에 있어서, 상기 제1 광 입력 신호를 상기 제1 광 입력 매체로 가이드하기 위해 상기 제1 광 입력 매체의 입력측에 광학적으로 연결된 제1 광 섬유를 더 포함하는 전 광학 AND 게이트. 제13항에 있어서, 상기 제2 광 입력 신호를 상기 제2 광 입력 매체로 가이드하기 위해 상기 제2 광 입력 매체의 입력측에 광학적으로 연결된 제2 광 섬유를 더 포함하는 전 광학 AND 게이트. 제13항에 있어서, 상기 포토닉 결정의 구조는 상기 제1 광 입력 매체의 입력측에서 테이퍼져 있는, 전 광학 AND 게이트. |
||||||||||||||||||||||||||
说明书全文 |
|
S | R | Q | Q-bar |
0 | 0 | 무효(invalid) | 무효 |
0 | 1 | 1 | 0 |
1 | 0 | 0 | 1 |
1 | 1 | Q | Q-bar |
따라서, 논리 제어되는 전 광학 메모리가 가능하며, 그 이유는 출력 매체(7) 상에 있는 광 출력 신호가 원하는 값으로 설정되고 이후 광 입력 신호(S,R)에 기초하여 저장될 수 있기 때문이다. 이 디바이스의 광 출력 신호가 일정한 연속파(CW) 광을 사용하여 인버터(10,10')에 의해 효과적으로 생성되기 때문에 그 논리 레벨은 매 전환 사이클마다 연속적으로 복구될 수 있다. 그러므로, 저장된 신호는 무한히 리사이클링 될 수 있으며, 이는 전자 메모리 게이트에 이미 존재하는 전 광학 메모리의 동작을 허용한다. 본 실시예에 개시된 전 광학 래치(all-optical latch)가 논리 게이트로부터 메모리를 생성하는 유일한 방식은 아니며 이에 따라 본 발명이 전 광학 메모리로 기능할 수 있게 하는 방법의 하나의 유일한 예로서 생각해서는 안 된다.
전 광학 메모리 래치(70)의 동작을 구체적으로 설명하기 위해, 광 입력 신호(S,R) 둘 모두가 로우 논리 레벨을 가지는 경우, 비선형 소자(26,26')는 공진되지 않게 비선형 소자(6,6')를 구동하기에 충분한 파워를 갖는 광 입력 신호를 수신하지 않으며, 광 출력 신호(Q, Q-bar) 둘 모두는 매체(3,3') 상에 있는 CW 광의 각각의 광 입력 신호들의 입력으로 인해 하이 논리 레벨을 가지게 된다. 동일한 논리 레벨을 가지는 광 출력 신호(Q, Q-bar) 둘 모두가 전 광학 메모리 래치(70)의 무효 논리 레벨로 고려된다. 광 입력 신호(S,R)가 로우 논리 레벨과 하이 논리 레벨을 각각 가지는 경우, 광 입력 신호(R)의 하이 논리 레벨은 NAND 게이트(30')의 광 출력 신호(Q-bar)를 NAND 게이트(30)로 피드백되는 로우 논리 레벨이 되도록 하며, 이는 비선형 소자(6)를 이에 입력되는 CW 광과 공진하도록 하며 이로 인해 광 출력 신호(Q)를 위한 비선형 소자(6)가 하이 논리 레벨을 생성하게 한다. 광 입력 신호(S,R)가 하이 및 로우 논리 레벨을 각각 가지는 경우, 광 입력 신호(S)의 하이 레벨은 NAND 게이트(30)에 의해 생성된 광 출력 신호(Q)를 로우 논리 레벨로 만든다. 광 출력 신호(Q)가 광 입력 신호로서 NAND 래치(30')에 피드백된다는 사실은 광 출력 신호(Q)가 하이 논리 레벨을 가진다는 것을 보장한다. 마지막으로, 광 입력 신호(R,S) 둘 모두가 하이 논리 레벨을 가지는 경우, NAND(부정 논리곱) 게이트(30,30') 중 어느 것도 논리 레벨을 전환하지 않으며 광 출력 신호(Q, Q-bar)의 논리 레벨은 변하지 않는다.
전 광학 논리 게이트를 제조하는 예시적인 방법
본 발명에 따른 전 광학 논리 게이트와 회로의 구조와 기능을 설명하였으며, 이하 전 광학 논리 게이트를 제조하는 방법의 예를 설명할 것이다.
실리콘 온 절연체 웨이퍼 기판(80)이 먼지와 부스러기를 제거하기 위해 질소 가스로 처리된다. 기판(80)은 연마기와 분말을 사용하여 연마된다. 분자 빔 에피택시(MBE: molecular beam epitaxy) 툴을 사용하여, 5㎚보다 작은 표면 거칠기(surface roughness)를 갖는 실리콘(81)의 2백 내지 4백 나노미터(200 내지 400㎚) 두께의 층이 실리콘 기판(80) 상에 성장된다. 웨이퍼(80)는 전자빔 리소그래피 챔버 내에 놓인다. 근접 효과(proximity effects)를 방지하기 위해, 각 최소 특징 영역(minimum feature area)은 순차적으로 전자 에칭에 노출된다. 이러한 각 "픽셀"은 외부 소프트웨어의 사용 없이 수동으로 선택적으로 노출된다. 이 디바이스의 특징은 홀(82)(도 13에서는 단지 몇 개만이 구체적으로 도시되어 있음)을 한정하도록 에칭되며, 이 홀(82)은 이백삼십일 나노미터(231㎚) 직경을 갖게 기판 내에 수직으로 관통하며 이와 동일한 행에서 서로 사백이십 나노미터(420㎚) 이격되어 있으며, 인접한 행의 홀들은 층(81)에 한정되며, 이 홀들은 제1 행에 대해 이백사십 나노미터(240㎚) 만큼 좌측이나 우측으로 시프트되어, 예를 들어 삼각형 포토닉 결정 격자를 형성한다. 층(81)에서 형성될 디바이스(10) 내에서 광이 전파되도록 의도된 영역에서만 홀이 에칭되지 않는다. 포토닉 결정 구조는 여러 이유로 논리 게이트를 형성할 때 사용하기에 유리하다. 첫째, 서브-미크론 경로들이 포토닉 결정에 한정될 수 있어 광의 전파 방향을 신속히 변경하고 논리 회로를 한정하는 경로를 통해 광 신호를 가이드할 수 있다. 또한, 포토닉 결정 캐비티는 서브-미크론 내지 미크론 스케일에서 매우 높은 Q-팩터(Q-factors)를 가질 수 있으며 이로 논리 전환을 수행하는데 필요한 더 낮은 파워 요건을 생성한다.
비선형 소자(6)는 광이 트랩되는 쪽에 홀을 삽입하여 형성된다. 비선형 소자는, 홀의 직경을 변경시키거나, 각 측에서 홀들 사이의 거리를 증가 또는 감소시키거나, 하나 또는 양 측에서 홀의 개수를 증가 또는 감소시키거나, 또는 이들 기술의 조합을 사용하여 입력 반송파 주파수로부터 튜닝되거나 비튜닝될 수 있다. 일반적으로 홀의 개수 및 양 측 사이의 거리는 원하는 전환 파워, 수명 및 대역폭으로 인해 고정되게 유지될 것이다. 그러므로, 이 특정 절차에서, 내부- 및 외부-대부분의 홀들의 직경만이 원하는 파장(들)을 전송하도록 공진기를 튜닝하기 위해 변경된다.
외부 광이 이 디바이스에 들어가거나 빠져 나오는 좌측과 우측 에지에서, 기판은 이 디바이스 아래의 절연체에 측면 액세스를 얻기 위해 깊게 에칭된다. 전체 영역이 광학 논리 게이트(들)를 형성하도록 노출된 후, 웨이퍼는 이 디바이스 바로 아래에 있는 절연체가 씻겨질 때까지 염화수소(HF) 산에 함침되며, 도 13 및 도 15에 도시된 바와 같이 공기 부양된 막 브리지(air-suspended membrane bridge)(83)를 생성한다. 웨이퍼(80)를 세정한 후, 이들 에지는 광학 칩(84)을 생성하도록 절단(cleave)된다.
섬유 도파로(3a,4a)가 절단되고 연마되며, 그리고 굴절률 정합 접착제(3b, 4b)가 이 섬유 단부에 도포되어 이를 돌출부(3c,4c)에 부착한다. 이 섬유는 접착제나 다른 기계적인 부착 수단(86)에 의하여 칩(84) 내 브리지(85)에 고정될 수 있으며, 이에 광학 논리 게이트 디바이스(10)의 도파로 단부에 대해 제 위치에 유지된다. 섬유의 대향하는 단부는 광 입력 신호(A,B)를 논리 게이트(10)에 제공하기 위해 입력 측에서 적절하게는 CW 레이저 소스나 업스트림 신호 소스에 부착될 수 있다. 광 입력 신호(A,B)는 각 섬유(3a,4a), 접착제(3b,4b) 및 돌출부(3c,4c)를 통해 디바이스(10)에 제공된다. 광 입력 신호(A,B)는 각 영역(3d,4d)을 통해 결합 매체(5)로 더 진행한다. 광 입력 신호의 결합으로부터 발생하는 광은 공진기(6)로 진행하며 여기서 광이 트랩된다. 공진기(6)는 광 출력 신호를 영역(7d)으로 출력하 며, 여기서 광 출력 신호는 돌출부(7c)로 들어가 접착제(7b) 내로 진행하며 궁극적으로 광 섬유(7a)로 진행하며, 여기서 광은 후속하는 논리 게이트에 대한 입력이나 칩(84)의 궁극적인 출력으로서 종단할 수 있는 섬유(7a)의 출력 단부로 진행한다. 섬유(7a)의 출력 단부는 전술된 바와 유사한 방식이나 이 기술분야에 통상의 지식을 가진 자에게 알려져 있는 다수의 기술이나 디바이스를 사용하여 다른 광학 섬유나 광학 회로(미도시)에 연결(splice)될 수 있다.
도 14에 도시된 바와 같이, 광 입력 및 출력 매체(3,4,7)는 버트 연결(butt-coupling) 기술을 사용하여 각 섬유에 연결될 수 있다. 이 경우, 논리 게이트(10)는 광 출력 신호의 모드 프로파일(modal profile)에 일치하도록 논리 게이트(10)의 입력 측에 있는 광 입력 신호의 전파 방향을 따라 더 좁게 되도록 점차적으로 테이퍼(3e,4e)진 홀을 형성하도록 한정된다. 출력 매체(7)에서, 이 구성은 반대로 되며, 기판(81)에서 홀에 의해 한정된 테이퍼(7e)는 디바이스(10)로부터 광 출력 신호의 전파 방향을 따라 점차적으로 더 증가하거나 더 넓게 되어, 게이트(10)의 출력의 모드 프로파일이 출력 매체(7a) 내에 있는 것과 일치하게 된다. 외부 소스 내외에서 광을 결합하는 도파로는 버트 연결된 섬유의 모드 프로파일에 일치하도록 완만하게 테이퍼져 있다.
도 15 및 도 16은 논리 게이트(10)의 광학 공진기(6)를 보다 상세히 도시한다. 공진기(6)의 각 단부에서 최외측 홀은 최내측 홀보다 더 작은 것이 분명하다. 다른 홀들이 공진기(6)에 포함되어야 하는 경우, 이들 홀은 최외측 홀과 최내측 홀 사이에 위치될 수 있을 것이며, 공진기(6) 외부의 포토닉 결정에서 사용된 홀과 동 일한 사이즈를 가질 수 있을 것이다.
본 발명의 다른 실시예는 도 17의 논리 게이트 디바이스(90)이다. 이 논리 게이트(90)는 반도체 온 절연체(SOI) 기판(90) 상에 형성된 포토닉 결정 대신에 반도체 "와이어"를 사용한다. 포토닉 와이어(93c, 94c)는 전술된 것과 동일한 장비를 사용하여 에칭되며, 이 경우에 서큘레이터나 공진기인 비선형 소자(96)와 같이 동작하는 링이나 루프 와이어 도파로에 직접 또는 에베네슨트(evanescently)하게 연결한다. 비선형 소자(96)는 이 비선형 소자(96)의 링의 외주면을 한정하여 튜닝되거나 비튜닝된다. 모든 다른 절차는 막 브리지가 형성되지 않는다는 것을 제외하고는 전술된 예에서와 같이 수행되며, 디바이스(90)는 절연체 기판(90) 상에 유지된다. 동작시, 광 입력 신호는 각 입력 매체(93,94) 상에서 결합 매체(95)로 진행한다. 보다 구체적으로, 광 도파로(93a, 94a)는 접착제(93b, 94b)를 사용하여 와이어(93c, 94c)와 정렬되고 이에 광학적으로 연결된다. 각 도파로(93a, 94a) 상의 광 입력 신호는 접착제(93b, 94b)를 통해 광 와이어(93c, 94c)로 진행하며, 이 와이어는 결합 매체(95)에 병합되며 여기서 광 입력 신호가 결합한다. 결합 매체(95)는 광 입력 신호를 비선형 소자(96)로 에베네슨트하게 결합한다. 입력 매체(93,94) 상에 있는 광 입력 신호의 논리 레벨에 따라, 비선형 소자(96)는 접착제(97b)를 통해 광 와이어(97c)에 그리고 출력 매체(97)를 형성하는 출력 광 도파로(97a)에 에베네슨트하게 결합함으로써 광 출력 신호를 출력한다.
도 18의 논리 게이트(100)의 실시예는, 광 입력 신호를 각 매체(93,94)를 통해 비선형 소자(96)에 직접 광학적으로 연결하여 이 비선형 소자(96)에서 그 신호 들이 결합하고 서로 간섭하여 출력 매체(97) 상에 광 출력 신호를 생성하게 함으로써, 결합 매체(95)가 도 18에 없는 것을 제외하고는, 도 17의 것과 대부분 유사하다.
도 19에 도시된 본 발명의 논리 게이트(110)의 다른 실시예는 광 섬유(103a, 104a,106a,107a)를 포함한다. 일반적인 단일 모드 광 섬유(103a, 104a)는 도파로로 사용되며 이 도파로는 비선형 물질을 포함하는 섬유(106a)에 연결된다. 비선형 섬유는 일반적으로 실리카와 같은 약한 컬(Kerr) 물질로 만들어진다. 브래그 격자(106b,106c)는, 이 섬유(106a)의 주기적인 부분을 (예를 들어, CO 2 레이저로부터 나오는) 강한 광에 노출함으로써 이격된 위치에서 비선형 섬유에 생성된다. 그 결과 비선형 소자(106)는 강한 광 노출의 배치와 길이를 변경하거나 또는 공진기 형상을 변경시키도록 섬유를 굴곡시킴으로써 튜닝될 수 있다.
도 20은 비선형 물질(116a)과 미러(mirror)(116b,116c)로 구성된 비선형 소자(116)를 구비하는 광학 논리 게이트(110)의 일 실시예를 도시한다. 광학 논리 게이트(110)는 또한 광 입력 신호를 비선형 물질(116)로 전송하기 위한 매체(113,114), 이 경우에는 광학 섬유로 도시된 매체를 포함하고, 또 비선형 물질(116)에 의해 생성된 광 출력 신호를 출력하기 위한 출력 매체(117)를 포함한다. 보다 구체적으로, 매체(113,114)로부터의 광 입력 신호는 일방향 미러(116b)로 진행하여 이를 통과하며 여기서 신호들이 매체(115)에서 결합하여 결합 신호를 생성하며 비선형 물질(116a)로 들어간다. 매체(115)는 비선형 소자(116) 내의 또는 외 부의 공기 또는 대기 환경일 수 있으며, 매체(115)는 대기 환경 단독 또는 이와 결합한 비선형 물질(116a)일 수 있다. 광 입력 신호의 주파수에 대한 비선형 소자(116)의 공진 주파수에 따라, 결합된 신호는 비선형 물질(116a)에 의해 소멸되거나 전송된다. 비선형 물질(116a)은 예를 들어 에스테르 기반 염료로 구성될 수 있다. 비선형 물질(16a)을 통과하는 결합된 신호는 일방향 미러(116c)로 전파되어 이를 전송하며 광학 매체(117)로 향하며 이로부터 광학 논리 게이트(110)로부터 출력된다. 캐비티는 미러들 사이의 거리를 변경하거나 또는 공진기의 형상을 변경하여 튜닝될 수 있다.
도 21은 본 발명에 따른 일반화된 전 광학 논리 게이트(200)의 다이아그램이다. 도 21에서, 전 광학 논리 게이트(200)는 포토닉 결정, 비선형 물질의 광학 섬유에 있는 브래그 격자, 서큘레이터, 분산된 피드백(DFB) 레이저 또는 다른 비선형 디바이스에 의하여 형성된 광학 공진기나 광학 캐비티 중 하나 이상을 포함하는 비선형 소자(206)를 포함한다. 광 입력 신호(A,..., B)(생략 부호 '...' 는 2개를 초과하는 신호들이 있을 수 있다는 사실을 나타낸다)(이 신호들 중 적어도 하나는 진폭 변조되어 있다)는 비선형 소자(206)에 직접 제공되며, 이 비선형 소자(206)는 광 출력 신호(A,..., B)를 결합하고 최종 결합된 신호의 논리 레벨(들)을 구별하며예를 들어 광 입력 신호(A,..., B)의 반송파 주파수에 대해 자기의 공진 주파수를 설정함으로써 비선형 소자(206)가 수행하도록 구성된 논리 연산에 따라 그 출력에서 이진 논리 레벨을 생성하도록 구성된다. 대안적으로, 도 21에서 점선으로 도시된 바와 같이, 광 입력 신호(A,..., B)는 도파로나 경로와 같은 결합 매체(205)에 제공되며, 여기서 광 입력 신호(A,..., B)가 결합된다. 최종 결합된 신호는 비선형 소자(206)로 전송되며, 이 비선형 소자는 수행하도록 구성된 논리 연산에 따라 논리 레벨을 구별하며 이 비선형 소자는 광 입력 신호(A,..., B)의 논리 레벨에 기초하여 논리 레벨을 갖는 진폭 변조된 광 출력 신호를 출력한다. 광 입력 매체(203)는 소스나 업스트림 논리 게이트로부터 비선형 소자(206)나 결합 매체(205)로 그리고 이 결합 매체(205)로부터 비선형 소자(206)로 광 입력 신호(A,..., B)를 제공하기 위해 사용될 수 있다. 광 출력 매체(207)는 광학 회로 내 그 다음 논리 게이트나 다른 다운스트림 소자로 광 출력 신호를 출력하기 위해 사용될 수 있다.
도 22에서, 하나 이상의 광학 논리 게이트를 구비하는 광학 논리 회로를 제조하는 방법은 단계 220에서 시작하며 여기서 수행되기 위한 논리 연산이 선택된다. 단계 222에서, 광학 회로는 선택된 논리 연산을 수행하는데 필요한 하나 이상의 논리 게이트와 광학적 연결을 갖게 설계된다. 단계 224에서, 설계된 광학 회로는 논리 게이트가 광학 회로의 설계에 따라 수행되도록 의도된 논리 연산의 부분을 수행하도록 공진 주파수(들)가 튜닝되도록 회로의 논리 게이트(들)를 형성함으로써 제조된다.
도 22의 본 방법의 일례로서, 광 출력 신호가 단계 220에서 선택된 이하의 논리 연산에 따라 생성되는 것이라고 가정한다:
광 출력 신호 = { 광 입력 신호(A) * 광 입력 신호(B) } + 광 입력 신호(C)
단계 222에서, 광학 회로가 설계된다. 선택된 논리 연산을 달성할 수 있는 하나의 설계는 광 입력 신호(A,B)를 구별하기 위해 AND 논리 게이트를 사용하며, 그 결과 출력 신호는 광 입력 신호(C)를 따라 OR 게이트에 입력되어 선택된 논리 연산을 위한 광 출력 신호를 생성하게 한다. 단계 224에서 AND 및 OR 논리 게이트는 원하는 AND 및 OR 논리 게이트를 생성하도록 비선형 소자(들)의 공진 주파수(들)가 광 입력 신호의 주파수로부터 적절히 튜닝되거나 비튜닝되도록 제조된다. 그 결과 광학 회로는 그 입력이 업스트림 소자로부터 각 광 입력 신호(A,B,C)를 수신하며 그 출력이 광 출력 신호를 다운스트림 소자에 제공하도록 연결되도록 연결된다.
도 23에서, 논리 게이트의 연산 방법은 단계 230에서 시작하며 여기서 광 입력 신호(들)가 CW 광을 위한 레이저 소스와 같은 업스트림 소자, 광학 진폭 변조기 또는 논리 게이트와 같은 업스트림 광학 회로 소자로부터 수신된다. 단계 232에서, 광 입력 신호가 가이드된다. 단계 230 및 단계 232가 각 광 입력 신호에 대해 광 입력 매체에 의해 수행될 수 있다. 단계 234에서 광 입력 신호가 결합하여 결합 신호를 생성한다. 이 단계는 결합 매체에 의해 수행될 수 있다. 단계 232 및 단계 234는 도 23에서 점선으로 나타난 바와 같이 선택적인 단계이다. 단계 236에서, 광 입력 신호(들)의 결합으로 발생하는 논리 레벨은, 로우 진폭으로 나타나는 로우 논리 레벨이나 하이 진폭으로 나타나는 하이 레벨을 가지는 이진 논리 레벨을 갖는 광 출력 신호를 생성하기 위해 구별된다. 단계 236은 논리 게이트의 비선형 소자에 의해 수행될 수 있다. 마지막으로, 단계 238에서 광 출력 신호(들)는 광학 회로나 다른 광학 디바이스에서 그 다음 게이트(들)와 같은 다운스트림 소자에 전송된다.
수단에 대응하는 요소들
첨부된 청구범위에서, '이진 논리 레벨을 갖는 광 출력 신호를 생성하도록 광 입력 신호들의 논리 레벨을 비선형으로 구별하기 위한 비선형 소자 수단' 는, 본 명세서에서 언급된 비선형 소자(6,6',26,26',56,96,106,116,206) 중 어느 하나 또는 이와 균등한 소자를 말한다.
대안적인 설명
광학 공진기의 "튜닝" 이란 일반적으로 공진기의 공진 주파수를 오프셋 하는 것을 말하지만, 본 발명은 또한 원하는 기능을 달성하는 가능한 수단으로서 공진기의 전송 특성을 변경하는 다른 방법을 말하기 위해 "튜닝"을 언급한다. 예를 들어, 공진기의 전송의 대역폭, 프로파일이나 중심은, 품질 팩터를 변경하거나, 추가적인 공진 피크를 공진기에 추가하거나, 또는 응력의 적용, 전자기장이나 피에조 전기장의 적용, 홀이나 전자와 같은 전하 운반자의 주입, 광 주사나 다른 기술을 통해 그 형상이나 굴절률을 변화시켜 변경될 수 있다.
광 통신 산업 분야에서의 현재 표준인 1.55 미크론(㎛)의 광학 신호를 참조하여 설명하였으나, 본 발명의 원리는 광학 신호에 대해 다른 파장이나 주파수를 사용하여 유리한 결과를 얻기 위해서도 적용될 수 있다는 것을 이해할 수 있어야 할 것이다. 본 명세서에 개시된 게이트와 래치에 사용되는 광 신호는 반드시 동일한 주파수를 가질 필요는 없다.
본 명세서에 개시된 실시예는 상대적으로 하이 진폭을 갖는 광 신호가 하이 논리 레벨로 고려되고 상대적으로 로우 진폭을 갖는 광학 신호가 로우 논리 레벨로 고려되는 "포지티브 논리" 상황에서 설명되었으나, 이 대신, "상대적으로 하이 진 폭을 갖는 광 신호가 로우 논리 레벨로 고려되고 상대적으로 로우 진폭을 갖는 광 신호가 하이 논리 레벨인 것으로 고려되는 "네거티브 논리"가 사용될 수도 있다.
본 명세서에서 설명된 구조는 2차원 구조이지만, 이 기술 분야에 통상의 지식을 가진 자에게는 명확한 바와 같이, 본 명세서에 제공된 기술적 내용의 장점을 가지는 1차원이나 3차원 구조를 사용하여 전술된 바와 유사한 기능을 갖는 전 광학 논리 게이트를 구현하는 것도 가능하다.
본 명세서에서 포토닉 결정을 형성하는 구조는 매체에 원형 홀로 기술되어 있으나, 포토닉 결정을 형성하기 위해 기판 위에 기둥(post), 열(column), 원통형, 입방체, 구형체 또는 다른 구조를 만드는 것에 의해 매체 내에 홀을 만드는 대신 그 반대로 행해질 수 있다는 것을 이해하여야 할 것이다. 나아가, 선택적 에칭과 대조적으로 기판 위에 물질의 선택적 증착을 통해 포토닉 결정을 형성하는 것이 가능하며, 이들 기술의 결합이 포토닉 결정을 형성하는데 사용될 수도 있다.
다른 가능한 구성은 단독 발명자로서 존 루터 커베이(John Luther Covey)를 가지고 2004년 5월 21일 출원된 공동 양도된 US 2005/0259999호에 개시되어 있으며, 이 문헌은 본 명세서에 완전히 기재된 것처럼 본 명세서에 참조로 포함된다.
본 명세서에 개시된 본 발명의 많은 변경과 다른 실시예는 전술된 상세한 설명과 이와 연관된 도면에 제시된 기술적 내용의 이익을 가지고 본 발명이 속하는 이 기술 분야에 통상의 지식을 가진 자라면 알 수 있을 것이다. 그러므로, 본 발명은 개시된 특정 실시예로만 제한되는 것이며 다른 변경과 다른 실시예들은 첨부된 청구범위 내에 포함되는 것으로 의도되어 있다는 것을 이해하여야 할 것이다. 특정 용어가 본 명세서에 사용되고 있으나, 이들 용어는 일반적인 설명 의미로만 사용된 것일 뿐 제한하기 위한 것이 아니라는 것을 이해하여야 할 것이다.
본 발명에 대하여, 일반적인 용어로 설명하고 있으나, 이제부터는 첨부 도면을 참조하며 본 발명을 설명할 것이며, 본 도면은 반드시 축척에 맞게 도시된 것은 아니다.
도 1은, 비선형 소자로 입사하는 광 입력의 강도가 입력 광 주파수에 대해 비튜닝된 공진 주파수에서 비선형 소자를 공진되게 구동하기에 불충분한 경우에, 비선형 소자(예를 들어, 광학 공진기)의 전송률(transmission) 대(vs) 비선형 소자로 입사하는 입력 광의 주파수 간의 관계를 나타내는 그래프이다.
도 2는, 입력 광이 충분히 강할 때, 비선형 소자를 공진되도록 그리고 광 전송되도록 하는 것을 도시하는, 비선형 소자 전송률 대 비선형 소자로 입사하는 입력 광의 주파수의 그래프이다.
도 3은, 하나의 광 입력 신호로서 연속파(CW) 광과, 제2 광 입력 신호로서 제로(0)인 데이터 입력과, 공진 즉 전송 모드에 있는 비선형 소자(예를 들어, 광학 공진기)를 포함하는 전 광학 반전기(NOT 게이트)의 평면도를 도시한다. 여기서, 비선형 소자 위에 있는 것은 소자 전송률 대 주파수의 그래프이며, 수직선은 광의 반송파 주파수를 나타낸다.
도 4는, 하나의 광 입력 신호로서 연속파(CW) 광과, 제2 광 입력 신호로서 온 상태(즉, 하이 진폭 또는 하이 논리 레벨)에 있는 데이터 입력과, 비공진 즉 불투명 모드에 있는 비선형 소자를 포함하는 전 광학 반전기(NOT 게이트)의 평면도를 도시한다. 여기서, 비선형 소자 위에 있는 것은 소자 전송률 대 주파수의 그래프이 며, 수직선은 광의 반송파 주파수를 나타낸다.
도 5는, 제로 진폭(즉, 로우 진폭 또는 로우 논리 레벨)에 있는 2개의 광 입력 신호와, 비공진 즉 불투명 모드에 있는 비선형 소자를 포함하는 전 광학 AND 게이트의 평면도를 도시한다. 여기서, 비선형 소자 위에 있는 것은 소자 전송률 대 주파수의 그래프이며, 수직선은 광의 반송파 주파수를 나타낸다.
도 6은, 온 상태(즉, 하이 진폭이나 하이 논리 레벨을 갖는 데이터를 가지는)에 있는 2개의 광 입력 신호들을 수신하고 공진 즉 전송 모드에 있는 비선형 소자를 포함하는 전 광학 AND 게이트의 평면도를 도시한다. 여기서, 비선형 소자 위에 있는 것은 소자 전송률 대 주파수의 그래프이며, 수직선은 광의 반송파 주파수를 나타낸다.
도 7은, 모두가 1비트(즉 하이 진폭이나 하이 논리 레벨)인 데이터를 갖는 광 입력 신호를 수신하고 제로 비트(즉, 로우 진폭이나 로우 논리 레벨)를 갖는 데이터를 갖는 광 출력 신호를 출력하는 전 광학 NAND 게이트의 평면도를 도시한다.
도 8은, 하나의 광 입력 신호로서 연속파(CW) 광과, 어느 하나 또는 둘 모두가 온 상태(즉 하이 진폭이나 하이 논리 레벨)에 있는 각 데이터를 가지는 2개의 추가적인 광 입력 신호를 수신하며 비공진 즉 불투명 모드에 있는 비선형 소자를 포함하는 전 광학 NOR 게이트의 평면도를 도시한다. 여기서, 비선형 소자 위에 있는 것은 소자 전송률 대 주파수의 그래프이며, 수직선은 광의 반송파 주파수를 나타낸다.
도 9는, 데이터를 갖는 2개의 광 입력 신호를 수신하고 복구된 논리 레벨을 갖는 광 출력 신호를 생성하는 일렬로 연결된 2개의 인버터를 구비하는 논리 레벨 복구를 갖는 전 광학 OR 게이트의 평면도를 도시한다.
도 10은, 각 데이터를 갖는 2개의 광 입력 신호를 수신하고 도 5에서의 절반 정도로 비튜닝된 비선형 소자를 포함하는 전 광학 XOR 게이트의 평면도를 도시한다. 여기서, 비선형 소자의 위에 있는 것은 소자 전송률 대 주파수의 그래프이며, 수직선은 광의 반송파 주파수를 나타낸다.
도 11은, 각 데이터를 갖는 2개의 광 입력 신호를 수신하고, 도 5에서의 절반 정도로 비튜닝되는 비선형 소자와, 도 3 및 도 4에 도시된 인버터를 포함하는 전 광학 XNOR 게이트의 평면도를 도시한다. 여기서, 비선형 소자 위에 있는 것은 소자 전송률 대 주파수의 그래프이며, 수직선은 광의 반송파 주파수를 나타낸다.
도 12는, 광 입력 신호로서 2개의 연속파(CW) 광 입력과, 각 데이터 입력('set' 및 'reset')을 갖는 2개의 추가적인 광 입력 신호와, 4개의 비선형 소자 및 2개의 광 출력 신호(Q, Q-bar)를 구비하는 전 광학 NAND 래치의 평면도이다.
도 13은 브리지 구조에 의해 지지되는 포토닉 결정(photonic crystal)을 구비하는 광학 논리 게이트의 사시도이다.
도 14는, 광 섬유 코어로부터 논리 게이트로 진행하는 광의 모드 프로파일과 일치하도록 테이퍼진 포토닉 논리 게이트로 입사하는 입력의 구조를 도시하는 도 13의 포토닉 논리 게이트 부분의 상세도를 도시한다.
도 15는 도 13의 포토닉 논리 게이트의 평면도를 도시한다.
도 16은 도 13의 포토닉 논리 게이트의 절단 사시도를 도시한다.
도 17은, 광 입력 신호를 결합하기 위한 결합 매체와, 링으로 구현된 비선형 소자를 포함하는 전 광학 논리 게이트의 일 실시예의 평면도를 도시한다.
도 18은 별개의 결합 매체 없이 링을 사용하는 전 광학 논리 게이트의 평면도를 도시한다.
도 19는 광 섬유를 사용하여 구현된 전 광학 논리 게이트의 평면도를 도시한다.
도 20은 캐비티에 위치된 비선형 물질을 갖는 공진기 캐비티를 형성하는 미러로 구현된 전 광학 논리 게이트의 평면도를 도시한다.
도 21은 본 발명에 따라 일반화된 전 광학 논리 게이트의 블록도를 도시한다.
도 22는, 이진 논리 레벨을 갖는 광 입력 신호(들)를 수신하여 비선형 소자(들)를 가지고 이진 논리 레벨을 갖는 광 출력 신호(들)를 생성하도록 구성된 광학 논리 게이트(들)를 구비하는 광학 회로를 제조하는 일반화된 방법을 도시하는 흐름도를 나타낸다.
도 23은, 이진 논리 레벨(들)을 갖는 광 출력 신호(들)를 생성하도록 이진 논리 레벨(들)을 갖는 광 입력 신호(들)에 기초하여 진폭에 기초한 비선형 구별을 사용하여 논리 게이트의 연산 방법을 도시하는 흐름도를 나타낸다.