광학 회로 디바이스 및 방법

광학 회로 디바이스 및 방법{OPTICAL CIRCUIT DEVICE AND METHOD}

본 발명은 광학 회로 디바이스 및 방법에 관한 것이다.

광학 디바이스는 로직 및 다른 회로 기능을 수행하는데 이용될 수도 있다. 이들 광학 디바이스로는 일반적으로 2 개의 상이한 종류의 디바이스, 즉 전기-광학 디바이스 및 완전 광학 디바이스가 있다. 전기-광학 디바이스는, 예컨대 실리콘 도파로에 전계를 전기적으로 유도하여 이 도파로의 굴절률을 변경함으로써, 전기 신호를 이용하여 광의 전파를 발생시키거나 또는 광의 전파에 영향을 미칠 수도 있다. 이들 디바이스는 실리콘 기판에서 제조하는데 어려움이 있거나 또는 과잉 전력을 소비하는 것과 같이 성능 제한 또는 다른 제한을 가질 수도 있다. 완전 광학 디바이스는 광학 신호를 이용하여 광의 전파를 발생시키거나 또는 광의 전파에 영향을 미칠 수도 있다. 예컨대, 각각의 데이터에 대응하는 광 펄스가 조합되어 다양한 로직 기능을 수행할 수도 있다. 그러나, 종래의 완전 광학 디바이스는 또한 성능 제한 또는 다른 제한을 가질 수도 있다. 예컨대, 이러한 디바이스는 기존의 반도체 제조 기술 및 장비를 이용하여 제조하는데 어려움이 있는 4-광파 혼합 (four-wave mixing) 또는 마이크로-링 공진기와 같은 복잡한 메커 니즘을 이용할 수도 있고, 대규모 집적을 따르기에는 너무 클 수도 있다.

본 발명은 도파로를 통해 커플링되는 광이 다른 코히어런트 광 (coherent light) 과 보강적으로 또는 상쇄적으로 간섭하도록 함으로써 다양한 로직 디바이스 및 다른 회로를 구현하는 것을 목적으로 한다.

본 발명의 일 양태에 따른 광학 회로 디바이스는, 제 1 광 도파로; 제 1 광 도파로로부터 갭 만큼 분리된 제 2 광 도파로; 및 제 1 광 도파로와 제 2 광 도파로 사이에서 연장하는 반도체 재료를 포함하고, 반도체 재료는, 제 2 광 도파로를 통해 반도체 재료에 커플링되는 광에 응답하여 제 1 광 도파로의 굴절률을 변경하도록 구조화된 포토다이오드 접합을 형성한다.

본 발명의 다른 양태에 따른 광학 회로 디바이스는, 광원으로부터의 광에 의해 동작하고 광학 신호에 응답하도록 구성된 광학 회로 디바이스로서, 광 공급 포트 및 출력 포트를 갖는 제 1 광 도파로로서, 제 1 광 도파로는 광 공급 포트와 출력 포트 사이에서 제 1 도파로 분기 및 제 2 도파로 분기로 분리되고, 광 공급 포트는 광원으로부터의 광을 수신하도록 구성되는, 제 1 광 도파로; 입력 포트 및 출력 포트를 갖는 제 2 광 도파로로서, 제 2 광 도파로의 출력 포트는 제 1 도파로 분기로부터 갭 만큼 분리된, 제 2 광 도파로; 및 제 2 광 도파로의 출력 포트와 제 1 광 도파로의 제 1 도파로 분기 사이에서 연장하는 반도체 재료로서, 반도체 재료는, 제 2 광 도파로의 입력 포트에 의해 수신되고 반도체 재료에 제 2 광 도파로를 통해 커플링되는 광학 신호에 응답하여 제 1 광 도파로의 제 1 도파로 분기의 굴절률을 변경하도록 구조화된 포토다이오드 접합을 형성하는, 반도체 재료를 포함한다.

본 발명의 다른 양태에 따른 기능을 광학적으로 수행하는 방법은, 입력 포트와 출력 포트 사이에서 제 1 도파로 분기 및 제 2 도파로 분기로 분리되는 광 도파로를 통해 입력 포트로부터 출력 포트로 광을 커플링하는 단계; 및 광 도파로의 제 1 도파로 분기의 굴절률을 광학적으로 변경하는 단계를 포함한다.

본 발명의 다른 양태에 따른 광학 회로 디바이스의 제조 방법은, 기판 상에 실리콘을 배치하는 단계; 기판 상에 제 1 광 도파로를 형성하기 위해 실리콘을 에칭하는 단계로서, 에칭은 입력 포트와 출력 포트 사이에서 제 1 도파로 분기 및 제 2 도파로 분기로 분리되는 제 1 광 도파로를 형성하고, 에칭은 제 1 도파로 분기로부터 갭 만큼 분리된 출력 포트 및 입력 포트를 갖는 제 2 광 도파로를 또한 형성하는, 에칭하는 단계; 제 2 광 도파로의 출력 포트와 제 1 광 도파로의 제 1 도파로 분기 사이의 제 1 광 도파로 및 제 2 광 도파로 상에, P-도핑된 반도체 재료 또는 N-도핑된 반도체 재료 중 하나를 형성하도록 도핑되는 반도체 재료의 제 1 층을 배치하는 단계; 및 반도체 재료의 제 1 층 상에, P-도핑된 반도체 재료 또는 N-도핑된 반도체 재료 중 다른 하나를 형성하도록 도핑되는 반도체 재료의 제 2 층을 배치하는 단계를 포함한다.

본 개시물의 상기 특징 및 다른 특징은 첨부 도면과 관련하여 취해지는 하기 설명 및 첨부된 청구항으로부터 더욱 완전히 명백해질 것이다. 이들 도면은 본 개시물에 따른 몇몇 실시예만을 나타내며, 따라서 본 개시물의 범위의 제한으로 고려되지 않아야 한다는 것을 이해해야 하며, 본 개시물은 첨부 도면을 이용하여 부가적으로 구체적이고 상세하게 설명될 것이다.

상세한 설명

이하, 기재된 실시예의 충분한 이해를 제공하기 위해 특정 상세가 설명된다. 그러나, 이런 실시예는 서술되는 다양한 특정한 상세 없이 실시될 수도 있음이 당업자에게 분명할 것이다. 몇몇 실례에 있어서, 예컨대, 주지된 회로, 제어 신호, 및 소프트웨어 동작은 기재된 실시예를 불필요하게 애매하게 하는 것을 회피하기 위해서 상세하게 나타내지 않았다.

본 명세서에는 광학 디바이스 및 광학 디바이스의 제조 방법의 특정 실시예뿐만 아니라, 광학 디바이스 및 특정 기능을 광학적으로 수행하는 방법을 이용하는 로직 및 다른 회로가 기재되어 있다. 몇몇 실시예에 있어서, 광 도파로의 굴절률은, 포토다이오드에 인가되는 광학 신호에 응답하여 이 포토다이오드에 의해 생성되는 전하 캐리어 농도에 의해 변경될 수도 있다. 그 결과, 도파로를 통해 커플링되는 코히어런트 광의 위상이 광학 신호에 의해 변경될 수 있다. 광학 신호가 도파로의 굴절률을 선택적으로 제어하도록 함으로써, 도파로를 통해 커플링되는 광은 다른 도파로를 통해 커플링되는 광과 보강적으로 또는 상쇄적으로 간섭하게 될 수 있고, 이로써 다양한 로직 및 다른 기능이 구현되게 하는데, 본 명세서에는 이러한 다양한 로직 및 다른 기능의 전부가 아닌 일부가 기재되어 있다.

도 1 은 본 개시물에 따라 배열된 광학 디바이스 (2) 의 실시예의 등각투영도 (isometric view) 이다. 광학 디바이스 (2) 는, 출력 포트 (10) 에서 단일 도파로로 재결합되기 전에 2 개의 도파로 분기 (6, 8) 로 분리될 수도 있는 도파로 (4) 를 포함할 수도 있다. 예컨대, 도파로 (4) 는 실리콘으로 제조될 수도 있다. 도파로 (4) 는 광원 (16) 으로부터 코히어런트 광을 수신할 수도 있는 광 공급 포트 (14) 를 포함할 수도 있다. 일 실시예에서, 광원 (16) 은 레이저 다이오드 (도시하지 않음) 일 수도 있다. 다른 실시예에서, 광원 (16) 은 레이저 (도시하지 않음) 일 수도 있다. 또 다른 실시예는 광원 (16) 에 대해 또 다른 디바이스를 이용할 수도 있다.

광학 디바이스 (2) 는, 실리콘으로 또한 제조될 수도 있고 입력 포트 (22) 에서 광학 입력 신호 S _I 를 수신할 수도 있는 제 2 도파로 (20) 를 포함할 수도 있다. 입력 신호 S _I 는 코히어런시 (coherency) 가 요구되지는 않지만, 광원 (16) 으로부터의 광과 코히어런트할 수도 있는 진폭 변조된 광일 수도 있다. 일 실시예에서, 입력 신호 S _I 는 광원 (16) 으로부터의 광을 변조함으로써 생성될 수도 있다. 제 2 도파로 (20) 는 도파로 분기 (8) 로부터 작은 갭 (24) 만큼 분리될 수도 있다. 일 실시예에서, 갭 (24) 은 약 7 미크론일 수도 있고, 도파로 (4, 6, 8 및 10) 는 폭 0.6 미크론 및 높이 0.5 미크론을 가질 수도 있다. 이러한 치수를 갖는 도파로는 1500 nm 범위의 광을 커플링하는데 적합할 수도 있다. 그러나, 다른 실시예는 상이한 폭 및/또는 높이를 갖는 도파로 (4, 20) 를 이용할 수도 있고, 다른 치수를 갖는 갭 (24) 만큼 서로 분리될 수도 있다.

일단 도파로 (4, 20) 가 제조되면, 갭 (24) 내부의 도파로 분기 (8) 와 도파로 (20) 상에 반도체 재료 (30) 의 층이 증착될 수도 있다. 이 반도체 재료 (30) 는 도파로 (20) 를 통해 커플링되는 광의 파장에서의 광을 흡수할 수도 있다. 일 실시예에서, 반도체 재료 (30) 는 실리콘 및 게르마늄 중 하나 이상 (예컨대, Si _0.15 Ge _0.85 ) 일 수도 있지만, 다른 실시예는 다른 반도체 재료를 이용할 수도 있다. 반도체 재료 (30) 는, 이 반도체 재료 (30) 의 제 1 층 (도 1 에 도시하지 않음) 이 P-도핑될 수도 있고 제 1 층 상에 증착된 제 2 층 (도 1 에 도시하지 않음) 이 N-도핑될 수도 있도록 적합한 수단에 의해 도핑될 수도 있다. 그 결과, 상이하게 도핑된 재료들 사이의 접합부에서 반도체 재료 (30) 에 포토다이오드 접합이 형성될 수도 있다.

동작시에, 입력 신호 S _I 는 포토다이오드 접합이 도파로 분기 (8) 에서 전하 캐리어를 주입하도록 함으로써, 도파로 분기 (8) 에서의 전하 캐리어 농도를 변화시킬 수도 있다. 이러한 전하 캐리어 농도의 변화는 도파로 분기 (8) 의 굴절률을 변경함으로써, 광원 (16) 으로부터의 광이 도파로 분기 (8) 를 통해 출력 포트 (10) 로 전파되는 속도를 변경한다. 이러한 도파로 분기 (8) 를 통해 전파되는 광의 속도의 변화는, 광학 출력 신호 S _O 가 다른 경우에 가질 위상에 비해 출력 포트 (10) 에서의 광학 출력 신호 S _O 의 크기를 변경할 수도 있다. 그리하여, 예컨대, 도파로 분기 (8) 에서 전하 캐리어를 주입하기 위해 전기 신호를 이용 하는 것과는 대조적으로, 광학 수단에 의해 굴절률이 전체적으로 변경될 수도 있다. 도파로 분기 (8) 를 통해 커플링되는 광과는 달리, 도파로 분기 (6) 를 통해 커플링되는 광의 위상은 변경되지 않을 수도 있다. 따라서, 이후에 더욱 상세하게 설명되는 바와 같이, 도파로 분기 (8) 를 통해 커플링되는 광의 위상을 변화시킴으로써, 도파로 분기 (8) 를 통해 커플링되는 광이 도파로 분기 (6) 를 통해 커플링되는 광과 보강적으로 또는 상쇄적으로 간섭하여 다양한 로직 및 다른 기능을 구현할 수도 있다.

광학 디바이스 (2) 를 제조하는 방법 40 의 실시예가 도 2 및 도 3a 내지 도 3j 를 참조하여 설명될 것이다. 도 2 는 몇몇 실시예에 따른 광학 디바이스 또는 도 1 의 광학 디바이스를 제조하는 방법의 실시예를 도시하는 플로차트이고, 도 3a 내지 도 3j 는 본 개시물에 따라 모두 배열된 몇몇 추가적인 실시예에 따른 광학 디바이스 또는 도 1 의 광학 디바이스를 제조하는 방법의 실시예를 도시하는 개략도이다.

설명되는 제조 방법은, 도 3a 에 도시된 바와 같이 기판 (44) 상에 실리콘 (42) 을 증착하는 단계 (블록 48) 를 포함할 수도 있다. 도 3a 에 또한 도시된 바와 같이, 상부에 실리콘 (42) 이 증착되는 기판 (44) 은, 실리콘 웨이퍼와 같은 웨이퍼 (52) 상에 증착 또는 형성된, 실리콘 이산화물 (SiO ₂ ) 과 같은 산화물 (50) 의 층에 의해 형성되어 SOI (Silicon-On-Insulator) 구조를 형성할 수도 있다. 블록 (56) 에서, 도파로 (4, 20) 의 패턴에 대응하는 패턴으로 실리콘을 마스킹할 수도 있다. 도 3b 에 도시된 일 실시예에서, 포토레지스트 (58) 의 층과 함께 실리콘을 먼저 증착한 후, 포토리소그래피를 이용하여 이 포토레지스트를 도파로 (4, 20) 의 패턴에 대응하는 패턴에 노출시킴으로써 실리콘을 마스킹할 수도 있다. 그후, 도파로 (4, 20) 의 패턴에 대응하는 영역을 제외하고 포토레지스트 (58) 를 제거할 수도 있다. 그러나, 다른 실시예에서 실리콘 (42) 을 다른 수단에 의해 마스킹할 수도 있다. 도 3c 에 도시된 바와 같이, 마스크에 의해 노출되어 있는 영역에서의 실리콘 (42) 을 제거함으로써 실리콘 (42) 을 에칭하여 (블록 60) 도파로 (4, 20) 를 형성할 수도 있다. 그후, 산화물 (50) 의 절연층 상에 증착된 도파로 (4, 20) 를 남기고, 포토레지스트 (58) 마스크를 제거할 수도 있다 (블록 64).

다음으로, 도 3d 에 도시된 바와 같이, 잔류 실리콘 (42) 위에 질화물의 층 (74) 을 증착하여 (블록 70) 질화물층을 형성할 수도 있다. 질화물층 (74) 은 임의의 적합한 수단에 의해 증착될 수도 있다. 일 실시예에서, 질화물층 (74) 은 저압 화학 기상 증착 ("LPCVD (Low-Pressure Chemical Vapor Deposition)") 에 의해 증착될 수도 있다. 그후, 도 3e 에 도시된 바와 같이, 예컨대, 상기 설명한 바와 같이, 포토리소그래피를 이용하여 질화물층 (74) 상에 포토레지스트 (84) 의 패턴을 증착함으로써, 질화물층 (74) 을 패턴으로 마스킹할 수도 있다 (블록 80).

질화물층 (74) 을 패턴으로 마스킹 (블록 80) 한 후, 포토레지스트 (84) 에 의해 노출되어 있는 질화물층 (74) 의 영역을 에칭하여 (블록 90) 에칭된 패턴을 드러낼 수도 있다. 그후, 도 3f 에 도시된 바와 같이, 마스크를 형성하는 포토레지스트 (84) 를 제거할 수도 있다 (블록 94). 그후, 도 3g 에 도시된 바와 같이, 노출된 절연체 및 도파로 상에 반도체 재료 (30) 를 증착할 수도 있다. 일 실시예에서, 블록 100 에서 P-도핑된 반도체 재료 (30) 의 층을 먼저 증착함으로써 반도체 재료 (30) 를 증착할 수도 있다. 반도체 재료와 붕소 또는 몇몇 다른 적합한 재료를 혼합함으로써 반도체 재료 (30) 의 이 층은 P-도핑될 수도 있고, 증착되기 전에 도핑될 수도 있다. 반도체 재료는 임의의 적합한 수단에 의해, 예컨대 LPCVD 에 의해 증착될 수도 있다. 대안으로서, 다른 실시예에서, 반도체 재료 (30) 를 증착한 후에 이 반도체 재료를 도핑할 수도 있다. 블록 100 에서 반도체 재료 (30) 의 제 1 층을 증착한 후, 블록 104 에서 N-도핑된 반도체 재료 (30) 의 층을 증착할 수도 있다. 반도체 재료 (30) 와 인 또는 몇몇 다른 적합한 재료를 혼합함으로써 이 반도체 재료 (30) 는 N-도핑될 수도 있고, 증착되기 전에 도핑될 수도 있다. 그러나, 한편으로는, 다른 실시예에서 반도체 재료 (30) 는 증착된 후에 N-도핑될 수도 있다. P-도핑된 반도체 재료 (30) 와 N-도핑된 반도체 재료 (30) 사이의 접합부는 반도체 재료 (30) 의 반대로 도핑된 층들 사이의 계면에서 포토다이오드 접합을 형성할 수도 있다. 광학 디바이스 (2) 의 이 실시예가 P-도핑된 반도체 재료 (30) 의 층 상에 증착된 N-도핑된 반도체 재료 (30) 의 층을 이용하지만, 다른 실시예에서는 P-도핑된 반도체 재료 (30) 의 층이 N-도핑된 반도체 재료의 층 상에 증착될 수도 있다.

도 2 및 도 3h 에 또한 도시된 바와 같이, 반도체 재료 (30) 를 포토레지스 트 (114) 의 패턴으로 마스킹할 수도 있다 (블록 110). 다음으로, 도 3i 에 도시된 바와 같이, 반도체 재료 (30) 가 도파로를 형성하는 실리콘 (42) 의 일 측면을 덮도록 반도체 재료 (30) 를 에칭할 수도 있다 (블록 120). 도 3j 에 도시된 바와 같이, 포토레지스트 (114) 에 의해 형성되는 마스크를 제거 (블록 126) 한 후, 전체 구조를 패시베이션층 (136) 으로 증착할 수도 있고 (블록 130), 몇몇 실시예에서 이 패시베이션층 (136) 은 산화물의 층일 수도 있다.

도 1 을 다시 참조하면, 몇몇 실시예에서 광학 입력 신호 S _I 는 광학 디바이스 (2) 가 광학 출력 신호 S _O 의 크기를 급격히 변경하게 할 수도 있는 디지털 신호일 수도 있다. 이러한 경우, 도파로 분기 (8) 의 굴절률이 신속히 변화될 수도 있도록 주입된 전하 캐리어가 도파로 분기 (8) 로부터 누설되게 하는 것이 바람직할 수도 있다. 이러한 경우, 방법 40 은 증착된 절연 재료 (예컨대, 패시베이션층) 에 비아 (via) 를 형성하는 블록 (도시하지 않음) 을 포함할 수도 있고, 그후 비아는 금속 또는 폴리실리콘과 같은 전도성 재료로 충진되어 도파로 분기 (8) 에 대한 전기적 콘택트를 형성할 수도 있는데, 이것으로부터 전하 캐리어가 도파로 분기로부터 신속히 제거될 수도 있다.

광학 디바이스 (2) 는 광학 변조기와 같이 독립형 디바이스로서 이용될 수도 있다. 그러나, 다른 실시예에서, 광학 디바이스 (2) 는 다른 광학 디바이스 또는 광학 컴포넌트와 조합하여 이용되어 로직 디바이스 또는 다른 회로를 구현할 수도 있다. 이러한 실시예에서, 광학 출력 신호 S _O 는 다른 광학 디바이스 또는 광학 컴포넌트에 직접 인가될 수도 있다. 그러나, 다른 실시예에서, 광학 출력 신호 S _O 는 전기-광학 트랜스듀서 (도시하지 않음) 에 인가되어 광학 출력 신호 S _O 를 대응하는 전기 신호로 변환할 수도 있다.

본 개시물에 따른 광학 인버터 (170) 의 실시예의 개략도가 도 4 에 도시되어 있다. 광학 인버터 (170) 는 인버터로서 기능하도록 설계될 수도 있지만, 도 1 에 도시된 광학 디바이스 (2) 와 구조적으로 동일할 수도 있다. 따라서, 명료함을 위해, 동일한 컴포넌트는 동일한 참조 부호로 제공되었다. 도파로 분기 (6) 를 통해 커플링되는 광원 (16) 으로부터의 광이 도파로 분기 (8) 를 통해 커플링되는 광원 (16) 으로부터의 광의 출력과 동일한 위상을 가지도록, 광 도파로 분기 (6) 는 도파로 분기 (8) 와 동일한 길이를 가질 수도 있다. 그 결과, 출력 포트 (10) 로부터 비교적 대량의 광이 출력될 수도 있도록, 광 도파로 분기 (8) 를 통해 출력 포트 (10) 에 커플링되는 광은 도파로 분기 (6) 를 통해 커플링되는 광과 보강적으로 간섭할 수도 있다.

동작시에, 광학 인버터 (170) 는, 도파로 (20) 의 입력 포트 (22) 에 광이 인가될 경우에 도파로 분기 (8) 의 굴절률이 변경될 수도 있도록, 설계될 수도 있다. 그 결과, 도파로 분기 (8) 를 통해 커플링되는 광의 위상은 180도 만큼 변경될 수도 있다 (예컨대, 논리 반전형 동작). 이러한 경우, 출력 포트 (10) 로부터 실질적으로 광이 출력되지 않을 수도 있도록, 광 도파로 분기 (8) 를 통해 커플링되는 광은 도파로 분기 (6) 를 통해 커플링되는 광과 상쇄적으로 간섭할 수도 있다. 그러나, 입력 포트 (22) 에 인가되는 광이 없을 때에, 출력 포트 (10) 로부터 상당한 양의 광이 출력될 수도 있도록, 광 도파로 분기 (8) 를 통해 출력 포트 (10) 에 커플링되는 광은 광 도파로 분기 (6) 를 통해 커플링되는 광과 보강적으로 간섭할 수도 있다. 입력 포트 (22) 에 인가되는 광이 없음은 로직 0 으로 고려될 수도 있고, 입력 포트 (22) 에 인가되는 광이 있음은 로직 1 로 고려될 수도 있다. 그리하여, 광학 인버터 (170) 는, 입력 광이 없음 (예컨대, 로직 0) 에 응답하여 광을 출력하고 (예컨대, 로직 1) 입력 광이 있음 (예컨대, 로직 1) 에 응답하여 실질적으로 광을 출력하지 않기 (예컨대, 로직 0) 때문에, 전기적 로직 인버터와 유사한 논리 함수를 선택적으로 수행할 수도 있다.

광학 디바이스 (2) 가 인버터로서 이용되는 경우, 입력 포트 (22) 에 인가되는 광학 신호는 디지털 신호일 수도 있다. 그러나, 광학 디바이스 (2) 는, 입력 포트 (22) 에 아날로그 광학 신호를 인가함으로써 그리고 광 공급 포트 (14) 에 보다 큰 세기를 갖는 광을 인가하는 광원 (16) 을 이용함으로써, 광학 증폭기로서 또한 기능할 수도 있다. 그 결과, 입력 포트 (22) 에 인가되는 광학 신호의 세기의 비교적 작은 변화는 출력 포트 (10) 를 빠져나가는 광의 현저하게 큰 변화를 야기할 수도 있다. 따라서, 광학 디바이스 (2) 는 증폭기가 전기 증폭 기능을 수행하는 방식과 유사하게 광학 증폭 기능을 수행할 수도 있다.

도 5 에 도시된 다른 실시예에서, 광학 디바이스 (2) 는 본 개시물에 따른 광학 AND 게이트 (200) 의 실시예를 구현하는데 이용될 수도 있다. 광학 AND 게이트 (200) 는 2 개의 차이점을 제외하고는 인버터 (170) 와 동일한 기본 구조를 가질 수도 있다. 첫번째로, 제 1 광학 입력 신호 "A" 가 여전히 제 1 입력 포트 (22) 에 인가되기는 하지만, 광원 (16) 으로부터의 광을 입력 포트 (14) 에 인가하는 대신에, 이 입력 포트에 제 2 광학 입력 신호 "B" 가 인가될 수도 있다. 두번째로, 도파로 분기 (8) 의 굴절률이 변경되지 않는 경우 도파로 분기 (6) 를 통해 커플링되는 광의 위상이 도파로 분기 (8) 를 통해 커플링되는 광의 위상보다 180도 더 크게 되도록 하는 거리 만큼, 도파로 분기 (6) 가 도파로 분기 (8) 의 길이보다 더 길 수도 있다.

광학 AND 게이트 (200) 의 동작은 도 6 에 도시된 진리표에 의해 설명된다. 여기에 나타낸 바와 같이, 입력 포트 (22) 에 인가되는 제 1 입력 신호 "A" 가 (입력되는 광이 없음에 대응될 수도 있는) 로직 0 일 경우, 입력 포트 (14) 에서의 제 2 입력 신호 "B" 의 상태에 관계없이 출력 포트 (10) 에서의 광학 출력 ("Out") 도 로직 0 이다. 이것은, 입력 포트 (14) 에 광이 인가되지 않는다면 (즉, B=0) 출력 포트 (10) 에 커플링될 광이 없을 것이므로, 광학 출력이 로직 0 으로 고려될 것이라는 경우이다. 한편, 입력 포트 (14) 에 제 2 입력 신호 "B" 로서 광이 인가되고 있다면 (즉, B=1), 도파로 분기 (6, 8) 를 통해 커플링되는 광의 위상이 서로 180도 만큼 상이하기 때문에 도파로 분기 (6) 를 통해 커플링되는 광은 도파로 분기 (8) 를 통해 커플링되는 광과 상쇄적으로 간섭할 수도 있다. 결과적으로, 도 6 에 도시된 바와 같이, 출력 포트 (10) 에서 광이 관찰되지 않으므로 광학 출력 (예컨대, "Out") 은 로직 0 이다.

도 6 에 또한 도시된 바와 같이, 입력 포트 (14) 에서의 제 2 입력 신호 "B" 가 로직 0 인 경우, 입력 포트 (22) 에서의 제 1 입력 신호 "A" 의 상태에 관계없이 광학 출력 (예컨대, "Out") 도 로직 0 이다. 이것은, 상기 설명된 바와 같이, B=0 이면, 입력 포트 (14) 에 광이 인가되지 않으므로 출력 포트 (10) 에 커플링될 광이 없을 것이라는 경우일 것이다.

마지막으로, 도 6 에 또한 도시된 바와 같이, 입력 포트 (22) 에서의 제 1 입력 신호 "A" 가 로직 1 이고 입력 포트 (14) 에서의 제 2 입력 신호 "B" 도 로직 1 이면, 도파로 (20) 를 통해 커플링되는 광이 도파로 분기 (8) 를 통해 커플링되는 광의 위상을 180도 만큼 증가시키므로 도파로 분기 (6) 를 통해 커플링되는 광과 보강적으로 간섭할 수도 있다. 그 결과, 출력 포트 (10) 에서의 광학 출력 "Out" 은 로직 1 일 것이다.

다른 실시예에서, 광학 디바이스 (2) 는, 본 개시물에 따라 배열된, 도 7 에 도시된 바와 같이 광학 배타적-OR 게이트 (220) 의 실시예를 구현하는데 이용될 수도 있다. 배타적-OR 게이트 (220) 는 서로 교차-커플링된 입력 포트 (A, B) 를 갖는 2 개의 동일한 광학 디바이스 (222, 224) 를 이용할 수도 있다. 광학 디바이스 (222, 224) 각각은 광학 인버터 (170) 와 구조적으로 유사할 수도 있다.

광학 배타적-OR 게이트 (220) 의 논리 함수는 도 8 에 설명되어 있다. 입력 포트 (14) 에 인가되는 입력 신호 (A, B) 둘다가 로직 0 이면, 광학 디바이스 (222, 224) 중 어느 것에도 광이 인가되지 않을 것이기 때문에, 광학 출력 "Out" 은 로직 0 일 것이다. 입력 신호 (A 또는 B) 중 하나만이 로직 1 이면, 입력 신호 (A 또는 B) 중 다른 하나가 로직 0 일 것이므로 도파로 분기 (6) 를 통해 커 플링되는 광의 위상이 변경되지 않기 때문에, 그 입력 포트 (14) 에서 광을 수신하는 광학 디바이스 (222 또는 224) 의 도파로 분기 (6, 8) 를 통해 커플링되는 로직 1 에 대응하는 광이 서로 보강적으로 간섭한다. 그러나, 광학 디바이스 (222 또는 224) 중 다른 하나의 광학 디바이스의 입력 포트 (14) 에 광이 인가되지 않기 때문에, 그 광학 디바이스를 통해 광이 커플링되지 않을 수도 있다. 그럼에도 불구하고, 광학 디바이스 (222 또는 224) 중 하나의 광학 디바이스를 통해 충분한 광이 커플링되므로 광학 출력 "Out" 은 로직 1 이다. 예컨대, A=1 및 B=0 이면, B=0 이기 때문에 광학 디바이스 (224) 에 있어서의 도파로 분기 (8) 의 굴절률은 변경되지 않는다. 그 결과, 광학 디바이스 (224) 의 도파로 분기 (8) 를 통해 커플링되는 광은 광학 디바이스 (224) 의 도파로 분기 (6) 를 통해 커플링되는 광과 보강적으로 간섭한다. 그러나, 광학 디바이스 (222) 의 입력 포트 (14) 에 광이 인가되지 않기 때문에, 광학 디바이스 (222) 의 도파로 분기 (6, 8) 를 통해 광이 커플링되지 않는다. 하지만, 광학 디바이스 (224) 를 통해 충분한 광이 커플링되어 로직 1 로 고려될 수도 있는 광학 출력 "Out" 을 제공할 수도 있다.

도 8 에 또한 도시된 바와 같이, 입력 포트 (14) 에서의 입력 신호 둘다 (A 및 B) 가 로직 1 이면, 광학 출력 "Out" 은 로직 0 일 것이다. 각각의 광학 디바이스 (222 또는 224) 의 도파로 분기 (8) 를 통해 커플링되는 광의 위상이 다른 광학 디바이스 (222 또는 224) 의 도파로 (20) 를 통해 커플링되는 광으로 인해 180도 만큼 증가되기 때문에, 광학 출력 "Out" 은 로직 0 일 것이다. 그 결과, 각각의 디바이스 (222, 224) 의 도파로 분기 (6, 8) 를 통해 커플링되는 광은 서로 상쇄적으로 간섭할 수도 있다. 예컨대, 입력 포트 (14) 에서의 입력 신호 (A) 가 로직 1 이기 때문에, 광학 디바이스 (222) 의 도파로 분기 (6) 를 통해 커플링되는 광의 위상이 180도 만큼 증가되므로 광학 디바이스 (222) 의 도파로 분기 (8) 를 통해 커플링되는 광과 상쇄적으로 간섭한다.

광학 디바이스 (2) 는 다양한 다른 로직 및 회로 디바이스를 구현하는데 이용될 수도 있다. 예컨대, 복수의 광학 디바이스 (2) 는 도 9 에 도시된 바와 같이 디지털/아날로그 ("D/A") 변환기 (250) 를 구현하는데 이용될 수도 있다. D/A 변환기 (250) 는 입력 포트 (254) 를 갖는 광 공급 도파로 (252) 를 포함하며, 이 광 공급 도파로 (252) 는 동일한 길이를 가질 수도 있는 제 1 도파로 (256) 및 제 2 도파로 (258) 로 분기된다. 도파로 (256, 258) 는 서로 결합하여 출력 포트 (264) 를 갖는 출력 도파로 (260) 를 형성할 수도 있다. 반도체 재료 (276) 의 각각의 층에 의해 형성되는 복수의 포토다이오드 (270 ^1-8 ) 가 제 2 도파로 (258) 의 길이를 따라 이격되어 있을 수도 있다. 포토다이오드 (270 ^1-8 ) 각각은 각각의 입력 도파로 (278 ^1-8 ) 를 통해 광을 수신할 수도 있고, 이 입력 도파로 (278 ^1-8 ) 각각은 각각의 디지털 입력 신호 (IN ^{1 -8} ) 를 수신할 수도 있다.

동작시에, 로직 1 인 각각의 디지털 입력 신호 (IN ^{1 -8} ) 는 도파로 (258) 를 통해 커플링되는 광의 위상을 점증적 양에 의해 증가되게 할 수도 있다. 디지털 입력 신호 중 어느 것도 로직 1 이 아니라면, 도파로 (256) 를 통해 커플링되는 광은 도파로 (258) 를 통해 커플링되는 광과 보강적으로 간섭함으로써, 출력 포트 (264) 에서의 비교적 대량의 광을 생성한다. 입력 신호 (IN ^{1 -8} ) 각각이 로직 1 로 변천함에 따라, 상쇄 간섭이 증대되어 출력 포트 (264) 에서의 광의 크기를 점증적으로 감소시킬 수도 있다. 그 결과, 출력 포트 (264) 에서의 광의 크기는 로직 1 인 디지털 입력 신호 (IN ^{1 -8} ) 의 개수에 대응할 수도 있다.

도 9 에 도시된 D/A 변환기 (250) 의 실시예에서, 포토다이오드 (270 ^1-8 ) 전부를 형성하는 반도체 재료 (276) 의 길이는 동일할 수도 있다. 그러나, 다른 실시예에서, 도파로 (258) 의 길이를 따라 연장하는 반도체 재료 (276) 의 상이한 길이를 가지고 각각의 포토다이오드를 제조함으로써 입력 신호 (IN ^{1 -8} ) 가 "가중"될 수도 있다.

상기 상세한 설명에서는 블록도, 플로차트 및/또는 실시예를 이용하여 디바이스 및/또는 프로세스의 다양한 실시예를 설명하였다. 이러한 블록도, 플로차트 및/또는 실시예가 하나 이상의 기능 및/또는 동작을 포함하는 한, 이러한 블록도, 플로차트 또는 실시예 내의 각각의 기능 및/또는 동작은, 개별적으로 및/또는 집합적으로, 광범위한 하드웨어, 소프트웨어, 펌웨어 또는 그것의 사실상 임의의 조합에 의해 구현될 수 있다는 것을 당업자는 이해할 것이다. 그러나, 당업자는 본 명세서에 개시되는 실시예의 몇몇 양태가, 전체적으로 또는 부분적으로, 다른 디바이스 또는 방법으로 동일하게 구현될 수 있다는 것을 인식할 것이다.

당업자는, 본 명세서에 설명된 방식으로 디바이스 및/또는 프로세스를 서술하는 것이 당업계에서 일반적이고, 그후 엔지니어링 프랙티스를 이용하여 이러한 서술된 디바이스를 다른 시스템에 통합한다는 것을 인식할 것이다.

본 명세서에 서술된 청구물은 상이한 컴포넌트가 상이한 다른 컴포넌트 내에 포함되거나 또는 상이한 다른 컴포넌트와 연결된 것을 설명한다. 이렇게 나타낸 아키텍처는 단지 실시예이며, 동일한 기능을 달성하는 사실상 여러 다른 아키텍처가 구현될 수 있다는 것을 이해해야 한다. 개념적 이해로, 동일한 기능을 달성하기 위한 컴포넌트의 임의의 배열은 원하는 기능이 달성되도록 효과적으로 "연관되어" 있다. 따라서, 특정 기능을 달성하기 위해 조합되는 본 명세서의 임의의 2 개의 컴포넌트는, 아키텍처 또는 중간 컴포넌트에 관계없이, 원하는 기능이 달성되도록 서로 "연관되어" 있는 것으로 관찰될 수 있다. 마찬가지로, 이렇게 연관되는 임의의 2 개의 컴포넌트는 또한 원하는 기능을 달성하기 위해 서로 "동작가능하게 연결되어" 또는 "동작가능하게 커플링되어" 있는 것으로 보일 수 있고, 이렇게 연관되어 있을 수 있는 임의의 2 개의 컴포넌트는 또한 원하는 기능을 달성하기 위해 서로 "동작가능하게 커플링가능한" 것으로 보일 수 있다. 동작가능하게 커플링가능한 것의 구체예는 물리적으로 맞물림가능한 및/또는 물리적으로 상호작용하는 컴포넌트 및/또는 무선으로 상호작용가능한 및/또는 무선으로 상호작용하는 컴포넌트 및/또는 논리적으로 상호작용하는 및/또는 논리적으로 상호작용가능한 컴포넌트를 포함하지만, 이들에 한정되지 않는다.

본 명세서에서의 실질적으로 임의의 복수 용어 및/또는 단수 용어의 사용에 대해서, 당업자는 문맥 및/또는 명세서에 적당하도록 복수로부터 단수로 및/또는 단수로부터 복수로 해석할 수 있다. 다양한 단수/복수의 치환은 명료함을 위해 본 명세서에서 명백히 예상될 수도 있다.

일반적으로, 본 명세서에서 그리고 특히 첨부된 청구항 (예를 들어, 첨부된 청구항의 본문) 에서 사용되는 용어는 일반적으로 "개방적인" 용어들 (예를 들어, "포함하는" 이라는 용어는 "포함하지만 한정되지 않는" 으로 해석되어야 하고, "갖는" 이라는 용어는 "적어도 갖는" 으로 해석되어야 하고, "포함한다" 라는 용어는 "포함하지만 한정되지 않는다" 로 해석되어야 한다) 로서 의도된다는 것이 당업자에 의해 이해될 것이다. 또한, 도입된 청구항 기재의 특정한 수가 의도되는 경우, 이러한 의도는 청구항에 명시적으로 기재될 것이며, 이러한 기재의 부재 시에 그러한 의도가 없다는 것이 당업자에 의해 이해될 것이다. 예를 들어, 이해를 돕기 위하여, 다음의 첨부된 청구항은 청구항 기재를 도입하기 위한 "적어도 하나" 및 "하나 이상" 의 서두 어구의 사용을 포함할 수도 있다. 그러나, 이러한 어구의 사용은, 동일 청구항이 서두 어구 "하나 이상" 또는 "적어도 하나" 및 "a" 또는 "an" 과 같은 부정관사 (예를 들어, "a" 및/또는 "an" 은 "적어도 하나" 또는 "하나 이상" 을 의미하도록 해석되어야 한다) 를 포함할 때에도, 부정관사 "a" 또는 "an" 에 의한 청구항 기재의 도입이 이렇게 도입된 청구항 기재를 포함하는 임의의 특정 청구항을 하나의 이러한 기재만을 포함하는 실시예들로 한정한다는 것을 내포하는 것으로 해석되어서는 안 되며, 청구항 기재를 도입하는 데 사용되는 정관사의 사용에 대해서도 동일하게 유효하다. 또한, 도입되는 청구항 기재의 구체적 수 가 명시적으로 기재되는 경우에도, 당업자는 이러한 기재가 적어도 기재된 수 (예를 들어, 다른 수식어 없이, "2 개의 기재" 에 대한 그대로의 기재는, 적어도 2 개의 기재들 또는 2 개 이상의 기재들을 의미한다) 를 의미하는 것으로 해석되어야 한다는 것을 인식할 것이다. 또한, "A, B 및 C 중 적어도 하나 등" 과 유사한 관례가 사용되는 경우에서, 일반적으로 이러한 구성은 당업자가 그 관례를 이해할 것이라는 의미로 의도된다 (예를 들어, "A, B 및 C 중 적어도 하나를 갖는 시스템" 은 A 만을, B 만을, C 만을, A 와 B 를 함께, A 와 C 를 함께, B 와 C 를 함께, 및/또는 A, B 및 C 를 함께 등을 갖는 시스템을 포함하지만 이에 한정되지 않을 것이다). "A, B 또는 C 중 적어도 하나 등" 과 유사한 관례가 사용되는 경우에서, 일반적으로 이러한 구성은 당업자가 그 관례를 이해할 것이라는 의미로 의도된다 (예를 들어, "A, B 또는 C 중 적어도 하나를 갖는 시스템" 은 A 만을, B 만을, C 만을, A 및 B 를 함께, A 및 C 를 함께, B 및 C 를 함께, 및/또는 A, B 및 C 를 함께 등을 갖는 시스템을 포함하지만 이에 한정되지 않을 것이다). 또한, 상세한 설명, 청구항 또는 도면에서, 2 개 이상의 택일적 용어를 나타내는 실질적으로 임의의 이접 단어 및/또는 어구가 용어들 중 하나, 용어들 중 어느 한쪽 또는 양 용어 모두를 포함할 가능성들을 예상하도록 이해되어야 한다는 것이 당업자에 의해 이해될 것이다. 예를 들어, 어구 "A 또는 B" 는 "A" 또는 "B" 또는 "A 및 B" 의 가능성을 포함하도록 이해될 것이다.

또한, 본 명세서의 특징 또는 양태들이 마커쉬 (Markush) 군들에 의해 기술되는 곳에서, 당업자는 본 발명이 또한 이에 따라 마커쉬 군의 임의의 개별 요소 또는 요소들의 하위군에 의해 기술됨을 인식할 것이다.

당업자에 의해 이해되는 바와 같이, 임의의 그리고 모든 목적을 위해, 특히 서면 기재를 제공하는 관점에서, 본 명세서에 개시된 모든 범위는 또한 임의의 그리고 모든 가능한 하위범위 (subrange) 및 그 하위범위들의 조합을 포함한다. 임의의 기재된 범위는 충분히 기술하고 동일 범위가 적어도 2 등분, 3 등분, 4 등분, 5 등분, 10 등분 등으로 분할되게 하는 것으로서 용이하게 인식될 수도 있다. 비한정적 실시예로서, 본 명세서에서 논의된 각각의 범위는 용이하게 하위 3 분의 1, 중위 3 분의 1 및 상위 3 분의 1 등으로 분할될 수도 있다. 또한, 당업자에 의해 이해되는 바와 같이, "까지", "적어도", "보다 큰", "미만" 등과 같은 모든 용어는 인용된 수를 포함하고 계속해서 상술한 바와 같은 하위범위들로 분할될 수도 있는 범위를 언급한다. 마지막으로, 당업자에 의해 이해되는 바와 같이, 범위는 각각의 개별 요소를 포함한다. 이로써, 예를 들어, 1 내지 3 개의 셀들을 갖는 군은 1 개의 셀, 2 개의 셀 또는 3 개의 셀을 갖는 군들을 언급한다. 유사하게, 1 내지 5 개의 셀들을 갖는 군은 1 개의 셀, 2 개의 셀, 3 개의 셀, 4 개의 셀 또는 5 개의 셀 등을 갖는 군들을 언급한다.

본 명세서에서 다양한 양태 및 실시예가 개시되었으나, 당업자에게는 다른 양태 및 실시예가 명백할 것이다. 본 명세서에 개시된 다양한 양태 및 실시예는 설명을 위한 것이고 한정적으로 의도되지 않으며, 진정한 범위 및 사상이 다음의 청구항에 의해 나타난다.

도 1 은 광학 디바이스의 실시예의 등각투영도 (isometric view).

도 2 는 몇몇 실시예에 따른 광학 디바이스 또는 도 1 의 광학 디바이스를 제조하는 방법의 실시예를 도시하는 플로차트.

도 3a 내지 도 3j 는 몇몇 추가적인 실시예에 따른 광학 디바이스 또는 도 1 의 광학 디바이스를 제조하는 방법의 실시예를 도시하는 개략도.

도 4 는 광학 인버터의 실시예의 개략도.

도 5 는 광학 AND 게이트의 실시예의 개략도.

도 6 은 도 5 의 광학 AND 게이트의 동작을 설명하는 진리표.

도 7 은 광학 배타적-OR 게이트의 실시예의 개략도.

도 8 은 도 7 의 광학 배타적-OR 게이트의 동작을 설명하는 진리표.

도 9 는 본 개시물에 따라 모두 배열된 광학 디지털/아날로그 변환기의 실시예의 개략도.