阵列基板及其制作方法、显示器件

申请号 CN201510334949.X 申请日 2015-06-16 公开(公告)号 CN104900589B 公开(公告)日 2017-11-10
申请人 京东方科技集团股份有限公司; 发明人 李全虎;
摘要 本 发明 涉及显示技术领域,公开了一种阵列 基板 及其制作方法、显示器件。所述阵列基板包括多条 信号 线及其连通所述多条信号线的连通线,以提供高的阻容网络,提高对静电的吸收能 力 ,由于只需制作一层连通线就可以实现静电保护,在阵列基板制程的大部分时间内,都能够进行静电保护。在所述连通线上形成每个绝缘层时,在对应所述连通线的断开处形成过孔,从而避免了对多个绝缘层进行的长时间干刻,减少了形成所述过孔的干刻工艺引入的静电。并形成保护层,所述连通线对应所述过孔所在区域的部分被所述保护层 覆盖 ,用于保护所述连通线。在完成所有绝缘层的制作后,通过所述过孔断开所述连通线,从而断开所述多条信号线之间的连接。
权利要求

1.一种阵列基板的制作方法,其特征在于,包括:
形成多条用于传输同一信号的信号线;
形成用于电性连接所述多条信号线的连通线;
在所述多条信号线上形成第一绝缘层,对所述第一绝缘层进行构图工艺,形成第一过孔;
形成保护层,所述连通线对应所述第一过孔所在区域的部分被所述保护层覆盖,用于保护所述连通线;
在所述第一绝缘层上形成至少一个第二绝缘层,形成每个所述第二绝缘层的步骤包括:
对所述第二绝缘层进行构图工艺,形成第二过孔,所述第二过孔和第一过孔的位置对应;
在完成所有第二绝缘层的制作之后,所述制作方法还包括:
去除所述保护层对应所述第一过孔所在区域的部分;
在所述第一过孔对应的位置断开所述连通线,从而断开所述多条信号线之间的电性连接。
2.根据权利要求1所述的制作方法,其特征在于,在形成所述至少一个第二绝缘层之前,所述制作方法还包括:
形成第一导电层的图案,由所述第一导电层形成所述保护层。
3.根据权利要求2所述的制作方法,其特征在于,在形成每个所述第二绝缘层之前,均形成所述第一导电层的图案,由至少一个所述第一导电层形成所述保护层。
4.根据权利要求1所述的制作方法,其特征在于,所述阵列基板包括用于传输不同信号的至少两种信号线,所述阵列基板的至少两种信号线对应的连通线电性连接。
5.根据权利要求4所述的制作方法,其特征在于,去除所述保护层对应所述第一过孔所在区域的部分之前,所述制作方法还包括:
断开不同种信号线对应的连通线之间的电性连接。
6.根据权利要求2-5任一项所述的制作方法,其特征在于,在所述第一过孔对应的位置断开所述连通线之后,所述制作方法还包括:
在所述连通线的断开处形成第三绝缘层。
7.根据权利要求2-5任一项所述的制作方法,其特征在于,所述阵列基板为底栅型薄膜晶体管阵列基板,所述信号线包括多条栅线和多条数据线,所述连通线包括用于电性连接所述多条栅线的第一连通线和用于电性连接所述多条数据线的第二连通线;
所述制作方法具体包括:
形成栅金属层,对所述栅金属层进行构图工艺,形成多条栅线和用于电性连接所述多条栅线的第一连通线;
在所述多条栅线上形成栅绝缘层,对所述栅绝缘层进行构图工艺,形成第一过孔和第三过孔,露出所述第一过孔和第三过孔所在区域的第一连通线;
在所述栅绝缘层上形成源漏金属层,对所述源漏金属层进行构图工艺,形成多条数据线、用于电性连接所述多条数据线的第二连通线和所述保护层,所述第一连通线对应所述第一过孔所在区域的部分被所述保护层覆盖,所述第二连通线通过所述第三过孔与所述第一连通线电性连接;
在所述源漏金属层上形成钝化层,对所述钝化层进行构图工艺,形成第二过孔、第四过孔和第五过孔,所述第二过孔和第一过孔的位置对应,所述第四过孔和第三过孔的位置对应;
采用湿法刻蚀去除所述第二连通线对应所述第四过孔所在区域的部分,从而断开所述第二连通线与所述第一连通线的电性连接;
采用湿法刻蚀去除所述保护层,以及所述第一连通线对应第一过孔所在区域的部分,断开所述第一连通线,从而断开所述多条栅线之间的电性连接;
采用湿法刻蚀去除所述第二连通线对应所述第五过孔所在区域的部分,断开所述第二连通线,从而断开所述多条数据线之间的电性连接。
8.根据权利要求7所述的制作方法,其特征在于,对所述源漏金属层进行构图工艺,形成多条数据线、用于电性连接所述多条数据线的第二连通线和所述保护层具体包括:
在所述源漏金属层上涂覆光刻胶,对所述光刻胶进行曝光,显影,形成光刻胶保留区域和光刻胶不保留区域,所述光刻胶保留区域至少对应所述数据线、第二连通线和保护层所在的区域,所述光刻胶不保留区域对应其他区域;
刻蚀掉光刻胶不保留区域的源漏金属层;
剥离所述光刻胶保留区域的光刻胶,形成所述数据线、第二连通线和保护层。
9.一种阵列基板,其特征在于,由权利要求1-8任一项所述的制作方法制得。
10.一种显示器件,其特征在于,包括权利要求9所述的阵列基板。

说明书全文

阵列基板及其制作方法、显示器件

技术领域

[0001] 本发明涉及显示技术领域,特别是涉及一种阵列基板及其制作方法、显示器件。

背景技术

[0002] 阵列基板的制作过程中,由于机台搬运以及制程等原因,不可避免的会引入静电放电(Electro-Static Discharge,简称ESD)现象。由于静电的累积,在阵列基板上的导体部分将形成明显的电位差异,一旦发生静电放电,瞬间产生的高电压或高电流会造成阵列基板上的半导体层或者金属走线的性能下降甚至被破坏,使得阵列基板的性能下降甚至被破坏,从而降低产品良率。
[0003] 现有技术在,对阵列基板常见的静电防护方法有:
[0004] 1、设计防护电路,所述防护电路包括薄膜晶体管,利用薄膜晶体管在大的开启电压下,输出电流成指数级增加的现象,将静电的冲击电流经由所述薄膜晶体管泄放到参考电平或者大的阻容网络上。
[0005] 2、设计一系列尖端放电点,在尖端放电图形形成后,静电发生在尖端放电附近时,可以借由尖端放电点放电,泄放静电能量,从而保护有效走线。
[0006] 以上方法的缺点有:
[0007] 1、依靠防护电路保护时,依赖于薄膜晶体管的形成,一般而言,薄膜晶体管的形成至少现有完成两层金属的沉积和一道绝缘层的干刻蚀,因此,对于薄膜晶体管制作完成之前的制程中的静电,完全没有防护能。在有些制程中,甚至直到最后整个工艺的最后一步,才能完成静电防护电路,此时的防护电路对消除阵列基板制程中的静电意义不大。
[0008] 2、当设计一系列尖端放电点时,由于能量的泄放依赖金属尖端产生很大的电场,达到击穿绝缘层的程度,静电的能力才能泄放,而静电放电的发生位置随机,能量随机,很难保证每次都能顺利产生放电。

发明内容

[0009] 本发明提供一种阵列基板及其制作方法、显示器件,用以有效对阵列基板的制程中进行静电保护。
[0010] 为解决上述技术问题,本发明实施例中提供一种阵列基板的制作方法,包括:
[0011] 形成多条用于传输同一信号的信号线;
[0012] 形成用于电性连接所述多条信号线的连通线;
[0013] 在所述多条信号线上形成第一绝缘层,对所述第一绝缘层进行构图工艺,形成第一过孔;
[0014] 形成保护层,所述连通线对应所述第一过孔所在区域的部分被所述保护层覆盖,用于保护所述连通线;
[0015] 在所述第一绝缘层上形成至少一个第二绝缘层,形成每个所述第二绝缘层的步骤包括:
[0016] 对所述第二绝缘层进行构图工艺,形成第二过孔,所述第二过孔和第一过孔的位置对应;
[0017] 在完成所有第二绝缘层的制作之后,所述制作方法还包括:
[0018] 去除所述保护层对应所述第一过孔所在区域的部分;
[0019] 在所述第一过孔对应的位置断开所述连通线,从而断开所述多条信号线之间的电性连接。
[0020] 如上所述的制作方法,优选的是,在形成所述至少一个第二绝缘层之前,所述制作方法还包括:
[0021] 形成第一导电层的图案,由所述第一导电层形成所述保护层。
[0022] 如上所述的制作方法,优选的是,在形成每个所述第二绝缘层之前,均形成所述第一导电层的图案,由至少一个所述第一导电层形成所述保护层。
[0023] 如上所述的制作方法,优选的是,所述阵列基板包括用于传输不同信号的至少两种信号线,所述阵列基板的至少两种信号线对应的连通线电性连接。
[0024] 如上所述的制作方法,优选的是,去除所述保护层对应所述第一过孔所在区域的部分之前,所述制作方法还包括:
[0025] 断开不同种信号线对应的连通线之间的电性连接。
[0026] 如上所述的制作方法,优选的是,在所述第一过孔对应的位置断开所述连通线之后,所述制作方法还包括:
[0027] 在所述连通线的断开处形成第三绝缘层。
[0028] 如上所述的制作方法,优选的是,所述阵列基板为底栅型薄膜晶体管阵列基板,所述信号线包括多条栅线和多条数据线,所述连通线包括用于电性连接所述多条栅线的第一连通线和用于电性连接所述多条数据线的第二连通线;
[0029] 所述制作方法具体包括:
[0030] 形成栅金属层,对所述栅金属层进行构图工艺,形成多条栅线和用于电性连接所述多条栅线的第一连通线;
[0031] 在所述多条栅线上形成栅绝缘层,对所述栅绝缘层进行构图工艺,形成第一过孔和第三过孔,露出所述第一过孔和第三过孔所在区域的第一连通线;
[0032] 在所述栅绝缘层上形成源漏金属层,对所述源漏金属层进行构图工艺,形成多条数据线、用于电性连接所述多条数据线的第二连通线和所述保护层,所述第一连通线对应所述第一过孔所在区域的部分被所述保护层覆盖,所述第二连通线通过所述第三过孔与所述第一连通线电性连接;
[0033] 在所述源漏金属层上形成钝化层,对所述钝化层进行构图工艺,形成第二过孔、第四过孔和第五过孔,所述第二过孔和第一过孔的位置对应,所述第四过孔和第三过孔的位置对应;
[0034] 采用湿法刻蚀去除所述第二连通线对应所述第四过孔所在区域的部分,从而断开所述第二连通线与所述第一连通线的电性连接;
[0035] 采用湿法刻蚀去除所述保护层,以及所述第一连通线对应第一过孔所在区域的部分,断开所述第一连通线,从而断开所述多条栅线之间的电性连接;
[0036] 采用湿法刻蚀去除所述第二连通线对应所述第五过孔所在区域的部分,断开所述第二连通线,从而断开所述多条数据线之间的电性连接。
[0037] 如上所述的制作方法,优选的是,对所述源漏金属层进行构图工艺,形成多条数据线、用于电性连接所述多条数据线的第二连通线和所述保护层具体包括:
[0038] 在所述源漏金属层上涂覆光刻胶,对所述光刻胶进行曝光,显影,形成光刻胶保留区域和光刻胶不保留区域,所述光刻胶保留区域至少对应所述数据线、第二连通线和保护层所在的区域,所述光刻胶不保留区域对应其他区域;
[0039] 刻蚀掉光刻胶不保留区域的源漏金属层;
[0040] 剥离所述光刻胶保留区域的的光刻胶,形成所述数据线、第二连通线和保护层。
[0041] 本发明实施例中还提供一种阵列基板,由如上所述的制作方法制得。
[0042] 本发明实施例中还提供一种显示器件,包括如上所述的阵列基板。
[0043] 本发明的上述技术方案的有益效果如下:
[0044] 上述技术方案中,在制作阵列基板时,形成连通多条信号线的连通线,增加了走线的阻容值,提高了对静电的吸收能力,由于只需制作一层连通线就可以实现静电保护,使得在阵列基板制程的大部分时间内,都能够对阵列基板进行静电保护。所述连通线上覆盖有至少两个绝缘层,形成每个绝缘层的步骤包括在所述绝缘层中形成过孔,且所述至少两个绝缘层中的过孔位置对应,用于断开所述连通线,避免了对多个绝缘层的长时间干法刻蚀,大大减少了过孔形成过程中引入的静电。并形成保护层,所述连通线对应所述过孔所在区域的部分被所述保护层覆盖,用于保护所述连通线在阵列基板的制程中不会被断开,起到静电保护作用。在完成所有绝缘层的制作后,通过所述过孔断开所述连通线,从而断开所述多条信号线之间的电性连接。附图说明
[0045] 为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
[0046] 图1表示本发明实施例中阵列基板的某一信号线及其连通线的结构示意图;
[0047] 图2-图4表示本发明实施例中阵列基板的制作过程示意图一;
[0048] 图5表示图1沿A-A的局部剖视图一;
[0049] 图6-图8表示本发明实施例中阵列基板的制作过程示意图二;
[0050] 图9表示图1沿A-A的局部剖视图二;
[0051] 图10和图11表示本发明实施例中阵列基板的制作过程示意图三;
[0052] 图12和图13表示本发明实施例中阵列基板的连通线的断开顺序示意图;
[0053] 图14和图15表示本发明实施例中阵列基板的制作过程示意图四;。

具体实施方式

[0054] 本发明提供一种阵列基板及其制作方法,用于在阵列基板的制作过程中,进行静电保护。
[0055] 所述阵列基板包括多条用于传输同一信号的信号线(例如:薄膜晶体管的栅线和数据线)和连通线。所述连通线用于电性连接所述多条信号线,减少孤立走线,增大走线的阻容值,提高对静电放电的吸收能力,由于只需制作一层连通线就可以实现静电保护,使得在阵列基板制程的大部分时间内,都能够对阵列基板进行静电保护。在完成阵列基板的制作后,断开信号线之间的连接,实现正常的信号传输功能。
[0056] 所述制作方法通过断开所述连通线的方式来断开信号线之间的连接。所述连通线上覆盖有至少两个绝缘层,形成每个绝缘层的步骤包括在所述绝缘层中形成过孔,所述至少两个绝缘层中的所述过孔位置对应,在完成所有绝缘层的制作后,通过所述过孔来断开所述连通线,由于避免了对多个绝缘层的长时间干法刻蚀,大大减少了过孔形成过程中引入的静电。并形成保护层,覆盖所述连通线对应所述过孔所在区域的部分,用于保护所述保护层,防止所述保护层在阵列基板的制程中被破坏。
[0057] 其中,所述连通线的断开采用干法刻蚀或湿法刻蚀工艺来完成,优选地,采用湿法刻蚀刻去除通过所述过孔露出的连通线,从而断开所述连通线。
[0058] 本发明的制作方法通过制作连通信号线的连通线来提供高的阻容网络,提高了对静电的吸收能力,由于只需制作一层连通线就可以实现静电保护,使得在阵列基板制程的大部分时间内,都能够对阵列基板进行静电保护。在所述连通线上形成每个绝缘层时,在所述绝缘层中形成过孔,且所有绝缘层中的过孔位置对应,用于断开所述连通线,避免了对多个绝缘层的长时间干法刻蚀,大大减少了过孔形成过程中引入的静电。并形成保护层,用于保护所述连通线在阵列基板的制程中不会被破坏,起到静电保护作用。在完成所有绝缘层的制作后,通过所述过孔断开所述连通线,从而断开所述多条信号线之间的电性连接。由于在阵列基板制程的大部分时间内,信号线在连通线的作用下都处于同一电势,因此很难发生不同信号线的尖端放电,而且信号线短接在一起形成巨大的阻容网络,更容易吸收静电放电。
[0059] 在对本发明实施例的技术方案进行详细说明之前,先对本发明实施例涉及到的几个工艺流程进行简单说明,以便于更好的理解本发明实施例。
[0060] 在半导体制造中,需要用选定的图像、图形或物体对待处理的膜层进行遮挡,以控制刻蚀的作用区域。上述的用于遮挡的具有特定图像的物体称为掩膜版。
[0061] 刻蚀,是指用化学或物理方法有选择地从膜层去除不需要的部分的过程。刻蚀的基本目的是正确的复制出掩膜图形。刻蚀过程中,保留的光刻胶层(或掩膜层)不会受到腐蚀源显著的侵蚀或刻蚀,可作为掩蔽膜,保护膜层中待保留的部分,而未被光刻胶保护的区域,则被选择性的刻蚀掉。
[0062] 在半导体制造中有两种基本的刻蚀工艺:干法刻蚀和湿法刻蚀。
[0063] 干法刻蚀利用气态中产生的等离子体,通过经光刻而开出的光刻胶窗口,与暴露于等离子体中的膜层行物理和化学反应,刻蚀掉膜层上暴露的表面材料。其可以获得极其精确的特征图形,也就是尺寸控制精度极佳。
[0064] 湿法刻蚀就是用液体化学试剂(如酸、溶剂等)以化学的方式去除膜层表面的材料。在通过湿法腐蚀获得特征图形时,也要通过经光刻开出的掩膜层窗口,腐蚀掉露出的表面材料。
[0065] 相对于干法刻蚀,湿法刻蚀具有较高的选择比和较高的刻蚀效率。其中,湿法刻蚀主要用于对金属、金属化物等材料薄膜进行刻蚀,干法刻蚀主要用于对光刻胶、氧化、氮化硅、氮氧化硅等材料薄膜进行刻蚀。
[0066] 湿法刻蚀比干法刻蚀在工艺上更容易实现,并且在长时间的刻蚀工艺中,干法刻蚀中更容易引人静电。
[0067] 对膜层的构图工艺过程为:在所述膜层上涂覆光刻胶,利用掩膜版对光刻胶进行曝光,显影后形成光刻胶保留区域和光刻胶不保留区域,刻蚀掉光刻胶不保留区域的膜层,最后剥离所述光刻胶保留区域的的光刻胶,完成对所述膜层的图形化。
[0068] 下面将结合附图和实施例,对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明,但不用来限制本发明的范围。
[0069] 结合图1-图4所示,本发明实施例中阵列基板的制作方法包括:
[0070] 形成多条用于传输同一信号的信号线10;
[0071] 形成用于电性连接所述多条信号线10的连通线20;
[0072] 在所述多条信号线10上形成第一绝缘层101,对所述第一绝缘层101进行构图工艺,形成第一过孔1,如图2所示,;
[0073] 形成保护层21,所述连通线20对应所述第一过孔1所在区域的部分被所述保护层21覆盖,用于保护所述连通线20;
[0074] 在所述第一绝缘层101上形成至少一个第二绝缘层102,形成每个所述第二绝缘层102的步骤包括:
[0075] 对所述第二绝缘层102进行构图工艺,形成第二过孔2,所述第二过孔2和第一过孔1的位置对应,结合图2和图3所示;
[0076] 在完成所有第二绝缘层102的制作之后,所述制作方法还包括:
[0077] 去除所述保护层21对应所述第一过孔1所在区域的部分;
[0078] 在所述第一过孔1对应的位置断开所述连通线20,从而断开所述多条信号线10之间的电性连接,如图4所示。
[0079] 以薄膜晶体管阵列基板为例,所述信号线10为栅线或数据线。
[0080] 具体可以在形成所述第一绝缘层101之前,形成所述保护层21,如图2所示;也可以在形成所述第一绝缘层101之后,在形成所述至少一个第二绝缘层102之前,形成所述保护层21,如图6所示,对应的制作过程参见图6-图8。
[0081] 在实际制作工艺中,优选地采用湿法刻蚀(以下简称湿刻)去除所述第一过孔1对应位置的连通线20,断开所述连通线20。
[0082] 上述技术方案,通过制作连通信号线的连通线来提供高的阻容网络,提高了对静电的吸收能力,由于只需制作一层连通线就可以实现静电保护,使得在阵列基板制程的大部分时间内,都能够对阵列基板进行静电保护。在所述连通线上形成每个绝缘层时,通过干法刻蚀(以下简称干刻)在对应所述连通线的断开处形成过孔,从而避免了对多个绝缘层进行的长时间干刻(结合图14和图15所示),减少了形成所述过孔的干刻工艺引入的静电。而且通过一次干刻工艺刻蚀掉多个绝缘层在工艺上不易实现,本发明的技术方案克服了该缺陷
[0083] 其中,所述保护层21的材料可以为导电材料,在对保护层21上的绝缘层进行干法刻蚀形成过孔时不会破坏保护层21。则在形成所述至少一个第二绝缘层102之前,所述制作方法还包括:
[0084] 形成第一导电层的图案,由所述第一导电层形成所述保护层21。
[0085] 具体的,可以在形成所述第一绝缘层101之前,在所述连通线20上形成第一导电层,并对所述第一导电层进行构图工艺,形成第一导电层的图案,由所述第一导电层形成所述保护层21,所述连通线20对应所述第一过孔1所在区域的部分被所述保护层21覆盖,用于保护所述连通线20,如图2所示。所述第一导电层21通过新增的膜层来形成。
[0086] 在实际应用过程中,所述保护层21也可以与阵列基板的导电图案由同一膜层形成。则在形成所述第一绝缘层101之后,在形成所述至少一个第二绝缘层102之前,形成所述保护层21。以底栅型薄膜晶体管阵列基板为例,当所述信号线10为栅线时,所述第一绝缘层101为栅绝缘层,所述保护层21与薄膜晶体管的源电极和漏电极由同一源漏金属膜层形成,不用增加制作保护层21的材料和工艺,简化了制作工艺,降低了生产成本。
[0087] 当然,所述保护层21的材料也可以为无机绝缘材料,优选为光刻胶。则形成保护层21的具体过程可以为:在制作所述连通线20的图案时,在最后剥离光刻胶的工艺中,不剥离对应所述连通线20的断开处(第一过孔1所在区域)的光刻胶,由所述保留的光刻胶来形成保护层21。由于光刻胶只有经过曝光后才能被显影液去除,或通过剥离液来剥离,显影和剥离工艺均为湿法刻蚀,因此,由光刻胶形成的保护层21不会被绝缘层的干法刻蚀破坏,也不会被导电层的湿法刻蚀破坏,能够在阵列基板的制程中保护连通线20不被断开。
[0088] 通常地,阵列基板包括用于传输不同信号的至少两种信号线,例如:薄膜晶体管阵列基板的栅线10和数据线30,则阵列基板的连通线包括第一连通线20和第二连通线40,栅线10通过第一连通线20电性连接,数据线30通过第二连通线40电性连接,如图12所示。本发明实施例中,所述阵列基板的至少两种信号线对应的连通线电性连接,具体的,第一连通线20和第二连通线40电性连接,以提供更巨大的阻容网络,提高对静电放电的吸收能力。
[0089] 进一步地,在阵列基板的所有绝缘层制作完成之后,在去除所述保护层21对应所述第一过孔1所在区域的部分,以在对应所述第一过孔1的位置断开所述连通线之前,所述制作方法还包括:
[0090] 断开不同种信号线对应的连通线之间的电性连接,具体的,断开第一连通线20和第二连通线40之间的电性连接,如图13所示。
[0091] 即,在断开不同种信号线对应的连通线之间的电性连接后,再断开同种信号线的电性连接。
[0092] 通过上述步骤,可以保证阵列基板制程的大部分时间内,所有信号线短接在一起,提供巨大的阻容网络,对静电放电具有很强的吸收能力。在完成所有绝缘层的制作后,首先断开不同种信号线对应的连通线之间的电性连接,同种信号线仍电性连接,吸收静电放电。而在断开同种信号线的电性连接时,只需通过湿法刻蚀来断开连通线,湿法刻蚀不易引入静电,大大减少了静电放电现象,保证了阵列基板的性能。
[0093] 本发明实施例中在断开同种信号线的连接之后,具体为在所述第一过孔对应的位置断开所述连通线之后,所述制作方法还包括:
[0094] 在所述连通线的断开处形成第三绝缘层103,结合图5和图9所示。
[0095] 以阵列基板包括一个第二绝缘层102为例,结合图1、图6-图9所示,本发明实施例中阵列基板的制作方法具体包括:
[0096] 形成多条用于传输同一信号的信号线10;
[0097] 形成用于电性连接所述多条信号线10的连通线20;
[0098] 在所述多条信号线10上形成第一绝缘层101,对所述第一绝缘层101进行构图工艺,形成第一过孔1,如图6所示,;
[0099] 在第一绝缘层101上形成保护层21,所述连通线20对应所述第一过孔1所在区域的部分被所述保护层21覆盖,用于保护所述连通线20;
[0100] 在所述保护层21上形成第二绝缘层102,形成所述第二绝缘层102的步骤包括:
[0101] 对所述第二绝缘层102进行构图工艺,形成第二过孔2,所述第二过孔2和第一过孔1的位置对应,结合图6和图7所示;
[0102] 去除所述保护层21对应所述第一过孔1所在区域的部分;
[0103] 采用湿法刻蚀去除所述第一过孔1对应位置的连通线20,断开所述连通线20,从而断开所述多条信号线10之间的电性连接,如图8所示;
[0104] 在所述连通线20的断开处形成第三绝缘层103,如图9所示。
[0105] 当阵列基板包括至少两个第二绝缘层102时,结合图10和图11,可以设置阵列基板的位于两个第二绝缘层之间的导电层图案包括第一图案(如:22和23),所述第一图案通过第二绝缘层102中的第二过孔2叠加在保护层21上,以更好得防止制作所述导电层图案的工艺中的刻蚀液破坏连通线20。在所有第二绝缘层102制作完成后,只需采用湿法刻蚀去除第二过孔2所在区域的所述第一图案和连通线20,就可以断开所述连通线20。相对于通过一次干法刻蚀工艺刻蚀掉多个绝缘层,通过一次湿法刻蚀工艺刻蚀掉多个导电层在工艺上更容易实现,并且长时间的干法刻蚀更容易引入静电放电,湿法刻蚀的环境不易引入静电。
[0106] 下面以底栅型薄膜晶体管阵列基板为例,来介绍本发明的具体技术方案。
[0107] 结合1、图6-图9,以及图12和图13所示,本发明实施例中底栅型薄膜晶体管阵列基板的制作过程为:
[0108] 步骤S1、提供一衬底基板100,如:玻璃基板、石英基板、有机树脂基板等透明基板;
[0109] 步骤S2、在完成步骤S1的衬底基板100上形成多条栅线10、用于电性连接多条栅线10的第一连通线20,以及薄膜晶体管的栅电极(图中未示出);
[0110] 具体的,形成栅金属层,在所述栅金属层涂覆光刻胶,采用掩膜版对所述光刻胶进行曝光,显影,形成光刻胶保留区域和光刻胶不保留区域,所述光刻胶保留区域至少对应多条栅线10、用于电性连接多条栅线10的第一连通线20,以及薄膜晶体管的栅电极所在的区域,所述光刻胶不保留区域对应其他区域,通过湿法刻蚀去除光刻胶不保留区域的栅金属层,最后剥离所述光刻胶保留区域的的光刻胶,形成多条栅线10、用于电性连接多条栅线10的第一连通线20,以及薄膜晶体管的栅电极。
[0111] 其中,栅金属层可以是Cu,Al,Ag,Mo,Cr,Nd,Ni,Mn,Ti,Ta,W等金属以及这些金属的合金,栅金属层可以为单层结构或者多层结构,多层结构比如Cu\Mo,Ti\Cu\Ti,Mo\Al\Mo等。
[0112] 步骤S3、在完成步骤S2的衬底基板100上形成栅绝缘层101,对栅绝缘层101进行构图工艺,形成第一过孔1和第三过孔3,露出所述第一过孔1和第三过孔3所在区域的第一连通线20,结合图6和图12所示;
[0113] 栅绝缘层101可以是SiNx,SiOx或Si(ON)x,可以为单层结构或者多层结构。
[0114] 步骤S4、在完成步骤S3的衬底基板100上形成薄膜晶体管的有源层(图中未示出);
[0115] 所述有源层的材料可以为硅半导体,也可以为金属氧化物半导体。
[0116] 步骤S5、在完成步骤S4的衬底基板100上形成源漏金属层,对所述源漏金属膜层进行构图工艺,形成多条数据线30、用于电性连接多条数据线30的第二连通线40、保护层21,以及薄膜晶体管的源电极和漏电极,源电极和漏电极搭接在所述有源层上,多条栅线10和多条数据线30限定多个像素区域,每个像素区域包括所述薄膜晶体管,所述第一连通线20对应所述第一过孔1所在区域的部分被所述保护层21覆盖,第二连通线40通过栅绝缘层101中的第三过孔3与第一连通线20电性连接;
[0117] 所述构图工艺具体包括:
[0118] 在所述源漏金属层上涂覆光刻胶,对所述光刻胶进行曝光,显影,形成光刻胶保留区域和光刻胶不保留区域,所述光刻胶保留区域至少对应所述数据线30、第二连通线40和保护层21,以及薄膜晶体管的源电极和漏电极所在的区域,所述光刻胶不保留区域对应其他区域;
[0119] 刻蚀掉光刻胶不保留区域的源漏金属层;
[0120] 剥离所述光刻胶保留区域的的光刻胶,形成数据线30、第二连通线40和保护层21,以及薄膜晶体管的源电极和漏电极。
[0121] 所述源漏金属层的材料为Cu,Al,Ag,Mo,Cr,Nd,Ni,Mn,Ti,Ta,W等金属以及这些金属的合金,所述源漏金属层可以为单层结构或者多层结构,多层结构比如Cu\Mo,Ti\Cu\Ti,Mo\Al\Mo等。
[0122] 步骤S6、在完成步骤S5的衬底基板100上形成钝化层102,对钝化层102进行构图工艺,形成第二过孔2、第四过孔(图中未示出)和第五过孔4,所述第二过孔2和第一过孔1的位置对应(结合图6和图7所示),对应第一连通线20的断开位置,用于断开栅线10之间的电性连接;所述第四过孔和第三过孔3的位置对应,用于断开第一连通线20和第二连通线40的电性连接;所述第五过孔4对应第二连通线40的断开位置,用于断开数据线30之间的电性连接,结合7和图12所示。
[0123] 具体的,第一连通线20设置在栅线10的一端或两端,第一过孔1和第二过孔2位于相邻栅线10之间。第二连通线40设置在数据线30的一端或两端,第五过孔4位于相邻数据线30之间。第三过孔3和第四过孔位于第一连通线20和第二连通线40相邻的一端。
[0124] 钝化层102可以是SiNx,SiOx或Si(ON)x,可以为单层结构或者多层结构。
[0125] 步骤S7、在完成步骤S6的衬底基板100上,采用湿法刻蚀去除第二连通线40对应所述第四过孔(与第三过孔3的位置对应)所在区域的部分,断开第一连通线20和第二连通线40的电性连接;
[0126] 步骤S8、在完成步骤S7的衬底基板100上,采用湿法刻蚀去除所述保护层21对应所述第二过孔2所在区域的部分,以及所述第一连通线20对应第一过孔1所在区域的部分,第一过孔1和第二过孔2的位置对应,断开第一连通线20,从而断开栅线20之间的电性连接;同时,所述湿法刻蚀还用于去除所述第二连通线40对应所述第五过孔4所在区域的部分,断开第二连通线40,从而断开数据线30之间的电性连接;
[0127] 步骤S9、在完成步骤S8的衬底基板100上对应第一连通线20和第二连通线40的断开处形成第三绝缘层103;
[0128] 第三绝缘层103可以是SiNx,SiOx或Si(ON)x,可以为单层结构或者多层结构。
[0129] 步骤S10、在完成步骤S9的衬底基板100上形成透明导电层(材料可以为铟锌氧化物或铟氧化物),对所述透明导电层进行构图工艺,形成像素电极,所述像素电极位于像素区域,通过钝化层102中的第六过孔(图中未示出)与薄膜晶体管的漏电极电性连接。
[0130] 至此完成底栅型薄膜晶体管阵列基板的制作。
[0131] 其中,两个过孔的位置对应(例如:第一过孔和第二过孔的位置对应)是指:所述两个过孔在衬底基板100上的投影至少部分重叠,例如:两个过孔的位置正对。
[0132] 本发明实施例中在完成阵列基板的制作工艺后,已经断开信号线之间的连接,可以对阵列基板进行信号测试,当发现有信号线短路或断路等异常情况时,能够立即采取措施进行修正,提高了产品的良率。
[0133] 本发明实施例中还提供一种阵列基板,由上述方法制作而成,保证了阵列基板的性能,提高了产品的良率。
[0134] 本发明实施例中还提供一种显示器件,包括如上所述的阵列基板,用以提高显示器件的良率和显示品质。
[0135] 所述显示器件可以为液晶显示器件,也可以为有机发光二极管显示器件,或其他显示器件。具体的,所述显示器件可以为:液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0136] 本发明的技术方案在制作阵列基板时,形成连通多条信号线的连通线,以提供高的阻容网络,提高对静电的吸收能力,由于只需制作一层连通线就可以实现静电保护,使得在阵列基板制程的大部分时间内,都能够对阵列基板进行静电保护。所述连通线上覆盖有至少两个绝缘层,形成每个绝缘层的步骤包括在所述绝缘层中形成过孔,且所述至少两个绝缘层中的过孔位置对应,用于断开所述连通线,避免了对多个绝缘层的长时间干法刻蚀,大大减少了过孔形成过程中引入的静电。并形成保护层所述连通线对应所述过孔所在区域的部分被所述保护层覆盖,用于保护所述连通线在阵列基板的制程中不会被断开,起到静电保护作用。在完成所有绝缘层的制作后,通过所述过孔断开所述连通线,从而断开所述多条信号线之间的电性连接。
[0137] 以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和替换,这些改进和替换也应视为本发明的保护范围。
QQ群二维码
意见反馈