基于LTPS半导体薄膜晶体管的GOA电路 |
|||||||
| 申请号 | CN201510899904.7 | 申请日 | 2015-12-07 | 公开(公告)号 | CN105336302B | 公开(公告)日 | 2017-12-01 |
| 申请人 | 武汉华星光电技术有限公司; | 发明人 | 李亚锋; | ||||
| 摘要 | 本 发明 提供一种基于LTPS 半导体 薄膜 晶体管的GOA 电路 ，通过正向扫描直流控制 信号 (U2D)和反向扫描直流 控制信号 (D2U)控制第一、第二、及第三 节点 (Q(n)、P1(n)、P2(n))的电位， 时钟信号 (CK(M))仅负责对应级GOA单元的输出，能够有效的降低时钟信号的负载，保证多级GOA单元连接后时钟信号的整体负载降低，提升GOA电路的输出 稳定性 ，还可以实现GOA电路的正反向扫描。 | ||||||
| 权利要求 | 1.一种基于LTPS半导体薄膜晶体管的GOA电路，其特征在于，包括：级联的多级GOA单元，每一级GOA单元均包括：扫描控制单元(100)、正向扫描下拉单元(200)、反向扫描下拉单元(300)、及输出单元(400)； |
||||||
| 说明书全文 | 基于LTPS半导体薄膜晶体管的GOA电路技术领域背景技术[0002] 液晶显示器(Liquid Crystal Display，LCD)具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。如：液晶电视、移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等，在平板显示领域中占主导地位。 [0003] GOA技术(Gate Driver on Array)即阵列基板行驱动技术，是运用液晶显示面板的原有阵列制程将水平扫描线的驱动电路制作在显示区周围的基板上，使之能替代外接集成电路板((Integrated Circuit，IC)来完成水平扫描线的驱动。GOA技术能减少外接IC的焊接(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框或无边框的显示产品。 [0004] 随着低温多晶硅(Low Temperature Poly-silicon，LTPS)半导体薄膜晶体管的发展，LTPS-TFT液晶显示器也越来越受关注，LTPS-TFT液晶显示器具有高分辨率、反应速度快、高亮度、高开口率等优点。由于低温多晶硅较非晶硅(a-Si)的排列有次序，低温多晶硅半导体本身具有超高的电子迁移率，比非晶硅半导体相对高100倍以上，可以采用GOA技术将栅极驱动器制作在薄膜晶体管阵列基板上，达到系统整合的目标、节省空间及驱动IC的成本。 [0005] 请参阅图1，现有的一种基于LTPS半导体薄膜晶体管的GOA电路，包括级联的多个GOA单元，设n为正整数，第n级GOA单元包括：第一薄膜晶体管T1，所述第一薄膜晶体管T1的栅极电性连接于第M条时钟信号CK(M)，源极电性连接于上一级第n-1级GOA单元的输出端G(n-1)，漏极电性连接于第三节点K(n)；第二薄膜晶体管T2，所述第二薄膜晶体管T2的栅极电性连接于第一节点Q(n)，源极电性连接于第M+1条时钟信号CK(M+1)，漏极电性连接于输出端G(n)；第三薄膜晶体管T3，所述第三薄膜晶体管T3的栅极电性连接于第M+2条时钟信号CK(M+2)，漏极电性连接于第三节点K(n)，源极电性连接于下一级第n+1级GOA单元的输出端G(n+1)；第四薄膜晶体管T4，所述第四薄膜晶体管T4的栅极电性连接于第M+3条时钟信号CK(M+3)，漏极电性连接于输出端G(n)，源极电性连接于恒压低电位VGL；第五薄膜晶体管T5，所述第五薄膜晶体管T5的栅极电性连接于恒压高电位VGH，源极电性连接于第三节点K(n)，漏极电性连接于第一节点Q(n)；第六薄膜晶体管T6，所述第六薄膜晶体管T6的栅极电性连接于第二节点P(n)，漏极电性连接于第三节点K(n)，源极电性连接于恒压低电位VGL；第七薄膜晶体管T7，所述第七薄膜晶体管T7的栅极电性连接于第二节点P(n)，漏极电性连接于输出端G(n)，源极电性连接于恒压低电位VGL；第八薄膜晶体管T8，所述第八薄膜晶体管T8的栅极电性连接于第三节点K(n)，漏极电性连接于第二节点P(n)，源极电性连接于恒压低电位VGL；第九薄膜晶体管T9，所述第九薄膜晶体管T9的栅极与源极均电性连接于第M+1条时钟信号CK(M+1)，漏极电性连接于第二节点P(n)；自举电容C1，所述自举电容C1的一端电性连接于第一节点Q(n)，另一端电性连接于输出端G(n)；第二电容C2，所述第二电容C2的一端电性连接于第二节点P(n)，另一端电性连接于恒压低电位VGL。 [0006] 图1所示的GOA电路既可以正向扫描也可以反向扫描，正、反向扫描的工作过程类似。请结合图1与图2，以正向扫描为例，在正向扫描时，其工作过程为：首先，第M条时钟信号CK(M)与第n-1级GOA单元的输出端G(n-1)均提供高电位，第一、及第五薄膜晶体管T1、T5打开，第一节点Q(n)被预充电至高电位；然后，第M条时钟信号CK(M)与第n-1级GOA单元的输出端G(n-1)变为低电位，第M+1条时钟信号CK(M+1)提供高电位，第一节点Q(n)因自举电容C1的存储保持高电位，第二薄膜晶体管T2打开，输出端G(n)输出第M+1条时钟信号CK(M+1)的高电位，并使得第一节点Q(n)被抬升至更高的电位，同时第八薄膜晶体管T8打开，第二节点P(n)被拉低至恒压低电位VGL，第六、及第七薄膜晶体管T6、T7关闭；接下来，第M+2条时钟信号CK(M+2)与第n+1级GOA单元的输出端G(n+1)均提供高电位，第一节点Q(n)仍为高电位，第M+1条时钟信号CK(M+1)降低为低电位，输出端G(n)输出第M+1条时钟信号CK(M+1)的低电位；再接下来，第M条时钟信号CK(M)再次提供高电位，第n-1级GOA单元的输出端G(n-1)保持低电位，第一薄膜晶体管T1打开拉低第一节点Q(n)至低电位，第八薄膜晶体管T8关闭；随后，第M+1条时钟信号CK(M+1)提供高电位，第九薄膜晶体管T9打开，第二节点P(n)被充电至第M+1条时钟信号CK(M+1)的高电位，第六、及第七薄膜晶体管T6、T7打开，分别继续拉低第一节点Q(n)与输出端G(n)至恒压低电位VGL，在第二电容C2的存储作用下，第二节点P(n)持续保持高电位，第六、及第七薄膜晶体管T6、T7打开，保持第一节点Q(n)与输出端G(n)的低电位。 [0007] 在上述现有的基于LTPS半导体薄膜晶体管的GOA电路中，对于任一级GOA单元，第二节点P(n)的电位和输出端G(n)的输出信号均是通过第M+1条时钟信号CK(M+1)控制的，而第一节点Q(n)通过第M条时钟信号CK(M)和第M+2条时钟信号CK(M+2)来实现充放电，这种方式会增加时钟信号的负载(Loading)，且GOA电路往往采用多级连接，导致时钟信号的负载被进一步放大，会导致严重的输出延迟(Delay)，进而造成GOA电路功能失效。 发明内容[0008] 本发明的目的在于一种基于LTPS半导体薄膜晶体管的GOA电路，其时钟信号仅负责对应级GOA单元的输出，能够有效的降低时钟信号的负载，保证多级GOA单元连接后时钟信号的整体负载降低，提升GOA电路的输出稳定性。 [0009] 为实现上述目的，本发明提供了一种基于LTPS半导体薄膜晶体管的GOA电路，包括：级联的多级GOA单元，每一级GOA单元均包括：扫描控制单元、正向扫描下拉单元、反向扫描下拉单元、及输出单元； [0010] 设n为正整数，除第一级、第二级、倒数第二级、及最后一级GOA单元外，在第n级GOA单元中： [0011] 所述扫描控制单元包括：第一薄膜晶体管，所述第一薄膜晶体管的栅极电性连接于上两级第n-2级GOA单元的输出端，源极电性连接于正向扫描直流控制信号，漏极电性连接于第四薄膜晶体管的源极；第三薄膜晶体管，所述第三薄膜晶体管的栅极电性连接于下两级GOA单元第n+2级GOA单元的输出端，漏极电性连接于第四薄膜晶体管的源极，源极电性连接于反向扫描直流控制信号；以及第四薄膜晶体管，所述第四薄膜晶体管的栅极电性连接于恒压高电位，漏极电性连接于第一节点； [0012] 所述正向扫描下拉单元包括：第五薄膜晶体管，所述第五薄膜晶体管的栅极电性连接于正向扫描直流控制信号，源极电性连接于恒压高电位，漏极电性连接于第二节点；第六薄膜晶体管，所述第六薄膜晶体管的栅极电性连接于反向扫描直流控制信号，漏极电性连接于第二节点，源极电性连接于恒压低电位；第十三薄膜晶体管，所述第十三薄膜晶体管的栅极电性连接于第一节点，漏极电性连接于第二节点，源极电性连接于恒压低电位；第九薄膜晶体管，所述第九薄膜晶体管的栅极电性连接于第二节点，源极电性连接于恒压低电位，漏极电性连接于第一节点；以及第十薄膜晶体管，所述第十薄膜晶体管的栅极电性连接于第二节点，源极电性连接于恒压低电位，漏极电性连接于输出端； [0013] 所述反向扫描下拉单元包括：第八薄膜晶体管，所述第八薄膜晶体管的栅极电性连接于正向扫描直流控制信号，源极电性连接于恒压低电位，漏极电性连接于第三节点；第七薄膜晶体管，所述第七薄膜晶体管的栅极电性连接于反向扫描直流控制信号，源极电性连接于恒压高电位，漏极电性连接于第三节点；第十四薄膜晶体管，所述第十四薄膜晶体管的栅极电性连接于第一节点，漏极电性连接于第三节点，源极电性连接于恒压低电位；第十一薄膜晶体管，所述第十一薄膜晶体管的栅极电性连接于第三节点，源极电性连接于恒压低电位，漏极电性连接于第一节点；以及第十二薄膜晶体管，所述第十二薄膜晶体管的栅极电性连接于第三节点，源极电性连接于恒压低电位，漏极电性连接于输出端； [0014] 所述输出单元包括：第二薄膜晶体，所述第二薄膜晶体管的栅极电性连接于第一节点，源极电性连接于第M条时钟信号，漏极电性连接于输出端；以及自举电容，所述自举电容的一端电性连接于第一节点，另一端电性连接于输出端； [0015] 所述正向扫描直流控制信号与反向扫描直流控制信号的电位相反。 [0016] 第一节点、第二节点、及第三节点的电位均受正向扫描直流控制信号与反向扫描直流控制信号的控制。 [0017] 在第一级GOA单元和第二级GOA单元中，第一薄膜晶体管的栅极均电性连接于电路起始信号。 [0018] 在最后一级GOA单元和倒数第二级GOA单元中，第三薄膜晶体管的栅极均电性连接于电路起始信号。 [0019] 所述基于LTPS半导体薄膜晶体管的GOA电路在所述正向扫描直流控制信号为高电位、反向扫描直流控制信号为低电位时进行正向扫描。 [0020] 所述基于LTPS半导体薄膜晶体管的GOA电路在所述正向扫描直流控制信号为低电位、反向扫描直流控制信号为高电位时，进行反向扫描。 [0021] 所述时钟信号包括四条时钟信号：第一条时钟信号、第二条时钟信号、第三条时钟信号、及第四条时钟信号。 [0022] 所述薄膜晶体管均为N型低温多晶硅薄膜晶体管。 [0023] 本发明的有益效果：本发明提供的一种基于LTPS半导体薄膜晶体管的GOA电路，通过正向扫描直流控制信号和反向扫描直流控制信号控制第一、第二、及第三节点的电位，时钟信号仅负责对应级GOA单元的输出，能够有效的降低时钟信号的负载，保证多级GOA单元连接后时钟信号的整体负载降低，提升GOA电路的输出稳定性，还可以实现GOA电路的正反向扫描。附图说明 [0024] 为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。 [0025] 附图中， [0026] 图1为现有的基于LTPS半导体薄膜晶体管的GOA电路的电路图； [0027] 图2为对应与图1所示现有的基于LTPS半导体薄膜晶体管的GOA电路的正向扫描时的时序图； [0028] 图3为本发明的基于LTPS半导体薄膜晶体管的GOA电路的电路图； [0029] 图4为本发明的基于LTPS半导体薄膜晶体管的GOA电路在正向扫描时的时序图； [0030] 图5为本发明的基于LTPS半导体薄膜晶体管的GOA电路在反向扫描时的时序图； [0031] 图6为本发明的基于LTPS半导体薄膜晶体管的GOA电路的第一级GOA单元的电路图； [0032] 图7为本发明的基于LTPS半导体薄膜晶体管的GOA电路的第二级GOA单元的电路图； [0033] 图8为本发明的基于LTPS半导体薄膜晶体管的GOA电路的倒数第二级GOA单元的电路图； [0034] 图9为本发明的基于LTPS半导体薄膜晶体管的GOA电路的最后一级GOA单元的电路图。 具体实施方式[0035] 为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。 [0036] 请参阅图3，本发明提供一种基于LTPS半导体薄膜晶体管的GOA电路，包括：级联的多级GOA单元，每一级GOA单元均包括：扫描控制单元100、正向扫描下拉单元200、反向扫描下拉单元300、及输出单元400。 [0037] 设n为正整数，除第一级、第二级、倒数第二级、及最后一级GOA单元外，在第n级GOA单元中： [0038] 所述扫描控制单元100包括：第一薄膜晶体管T1，所述第一薄膜晶体管T1的栅极电性连接于上两级第n-2级GOA单元的输出端G(n-2)，源极电性连接于正向扫描直流控制信号U2D，漏极电性连接于第四薄膜晶体管T4的源极；第三薄膜晶体管T3，所述第三薄膜晶体管T3的栅极电性连接于下两级第n+2级GOA单元的输出端G(n+2)，漏极电性连接于第四薄膜晶体管T4的源极，源极电性连接于反向扫描直流控制信号D2U；以及第四薄膜晶体管T4，所述第四薄膜晶体管T4的栅极电性连接于恒压高电位VGH，漏极电性连接于第一节点Q(n)； [0039] 所述正向扫描下拉单元200包括：第五薄膜晶体管T5，所述第五薄膜晶体管T5的栅极电性连接于正向扫描直流控制信号U2D，源极电性连接于恒压高电位VGH，漏极电性连接于第二节点P1(n)；第六薄膜晶体管T6，所述第六薄膜晶体管T6的栅极电性连接于反向扫描直流控制信号D2U，漏极电性连接于第二节点P1(n)，源极电性连接于恒压低电位VGL；第十三薄膜晶体管T13，所述第十三薄膜晶体管T13的栅极电性连接于第一节点Q(n)，漏极电性连接于第二节点P1(n)，源极电性连接于恒压低电位VGL；第九薄膜晶体管T9，所述第九薄膜晶体管T9的栅极电性连接于第二节点P1(n)，源极电性连接于恒压低电位VGL，漏极电性连接于第一节点Q(n)；以及第十薄膜晶体管T10，所述第十薄膜晶体管T10的栅极电性连接于第二节点P1(n)，源极电性连接于恒压低电位VGL，漏极电性连接于输出端G(n)； [0040] 所述反向扫描下拉单元300包括：第八薄膜晶体管T8，所述第八薄膜晶体管T8的栅极电性连接于正向扫描直流控制信号U2D，源极电性连接于恒压低电位VGL，漏极电性连接于第三节点P2(n)；第七薄膜晶体管T9，所述第七薄膜晶体管T7的栅极电性连接于反向扫描直流控制信号D2U，源极电性连接于恒压高电位VGH，漏极电性连接于第三节点P2(n)；第十四薄膜晶体管T14，所述第十四薄膜晶体管T14的栅极电性连接于第一节点Q(n)，漏极电性连接于第三节点P2(n)，源极电性连接于恒压低电位VGL；第十一薄膜晶体管T11，所述第十一薄膜晶体管T11的栅极电性连接于第三节点P2(n)，源极电性连接于恒压低电位VGL，漏极电性连接于第一节点Q(n)；以及第十二薄膜晶体管T12，所述第十二薄膜晶体管T12的栅极电性连接于第三节点P2(n)，源极电性连接于恒压低电位VGL，漏极电性连接于输出端G(n)； [0041] 所述输出单元400包括：第二薄膜晶体T2，所述第二薄膜晶体管T2的栅极电性连接于第一节点Q(n)，源极电性连接于第M条时钟信号CK(M)，漏极电性连接于输出端G(n)；以及自举电容C1，所述自举电容C1的一端电性连接于第一节点Q(n)，另一端电性连接于输出端G(n)。 [0042] 具体地，各个薄膜晶体管均为N型低温多晶硅薄膜晶体管。 [0043] 特别地，请参阅图6-图9，在第一级GOA单元和第二级GOA单元中，第一薄膜晶体管T1的栅极均电性连接于电路起始信号STV；在最后一级GOA单元和倒数第二级GOA单元中，第三薄膜晶体管T3的栅极均电性连接于电路起始信号STV。 [0044] 本发明的基于LTPS半导体薄膜晶体管的GOA电路具备正反向扫描功能。所述正向扫描直流控制信号U2D与反向扫描直流控制信号D2U的电位相反，当所述正向扫描直流控制信号U2D为高电位、反向扫描直流控制信号D2U为低电位时，GOA电路进行正向扫描；当所述正向扫描直流控制信号U2D为低电位、反向扫描直流控制信号D2U为高电位时，GOA电路进行反向扫描。 [0045] 结合图4与图5，所述基于LTPS半导体薄膜晶体管的GOA电路包括四条时钟信号：第一条时钟信号CK(1)、第二条时钟信号CK(2)、第三条时钟信号CK(3)、及第四条时钟信号CK(4)，每一条时钟信号对应一级GOA单元，例如：第一条时钟信号CK(1)接入第一级GOA单元、第二条时钟信号CK(2)接入第二级GOA单元、第三条时钟信号CK(3)接入第三级GOA单元、第四条时钟信号CK(4)接入第四级GOA单元。该时钟信号仅用于对应的GOA单元的输出端输出。 [0046] 值得一提的是，本发明的基于LTPS半导体薄膜晶体管GOA电路不论进行正向扫描还是反向扫描，所述时钟信号CK(M)仅负责对应级GOA单元的输出端G(n)输出，而第一节点Q(n)、第二节点P1(n)、及第三节点P2(n)的电位均受正向扫描直流控制信号U2D与反向扫描直流控制信号D2U的控制，能够有效的降低时钟信号CK(M)的负载，保证多级GOA单元连接后时钟信号的整体负载降低，提升GOA电路的输出稳定性。 [0047] 请结合图3与图4，所述正向扫描直流控制信号U2D为高电位，反向扫描直流控制信号D2U为低电位，GOA电路正向扫描，具体工作过程为： [0048] 阶段1、预充电阶段：第n-2级GOA单元的输出端G(n-2)与正向扫描直流控制信号U2D均为高电位，第一薄膜晶体管T1导通，第四薄膜晶体管T4受恒压高电位VGH的控制一直处于导通的状态，第一节点Q(n)被高电位的正向扫描直流控制信号U2D预充电至高电位，受第一节点Q(n)控制的第十三、和第十四薄膜晶体管T13、T14处于导通状态，第二节点P1(n)、第三节点P2(n)的电位被拉低至恒压低电位VGL； [0049] 阶段2、高电位输出阶段：第n-2级GOA单元的输出端G(n-2)降为低电位，第M条时钟信号CK(M)提供高电位，第一薄膜晶体管T1关闭，第一节点Q(n)在自举电容C1的存储作用下继续保持高电位，第二薄膜晶体管T2导通，第M条时钟信号CK(M)的高电位经由输出端G(n)输出，并使得第一节点Q(n)被抬升至更高的电位； [0050] 阶段3、低电位输出阶段：第M条时钟信号CK(M)提供低电位，第一节点Q(n)继续保持高电位，第二薄膜晶体管T2导通，第M条时钟信号CK(M)的低电位经由输出端G(n)输出； [0051] 阶段4、第一节点下拉阶段：第n+2级GOA单元的输出端G(n+2)提供高电位，反向扫描直流控制信号D2U为低电位，第三薄膜晶体管T3打开，第一节点Q(n)被低电位的反向扫描直流控制信号D2U拉低至低电位； [0052] 阶段5、第一节点与输出端下拉维持阶段：第一节点Q(n)变为低电位后，由于正向扫描直流控制信号U2D为高电位，反向扫描直流控制信号D2U为低电位，第五薄膜晶体管T5导通，第六薄膜晶体管T6关闭，第二节点P1(n)被恒压高电位VGH充电至高电位，受第二节点P1(n)控制的第九、和第十薄膜晶体管T9、T10导通，第一节点Q(n)与输出端G(n)被维持到恒压低电位VGL。与此同时，第八薄膜晶体管T8导通，第七薄膜晶体管T7关闭，第三节点P2(n)被恒压低电位VGL充电到低电位，受第三节点P2(n)控制的第十一、和第十二薄膜晶体管T11、T12均关闭。 [0053] 请结合图3和图5，所述正向扫描直流控制信号U2D为低电位，反向扫描直流控制信号D2U为高电位，GOA电路反向扫描，具体工作过程为： [0054] 阶段1，预充电阶段：第n+2级GOA单元的输出端G(n+2)与反向扫描直流控制信号D2U均为高电位，第三薄膜晶体管T3导通，第四薄膜晶体管T4受恒压高电位VGH的控制一直处于导通的状态，第一节点Q(n)被高电位的反向扫描直流控制信号D2U预充电至高电位，受第一节点控制的第十三、和第十四薄膜晶体管T13、T14处于导通状态，第二节点P1(n)、第三节点P2(n)的电位被拉低至恒压低电位VGL； [0055] 阶段2、高电位输出阶段：第n+2级GOA单元的输出端G(n+2)降为低电位，第M条时钟信号CK(M)提供高电位，第三薄膜晶体管T3关闭，第一节点Q(n)在自举电容C1的存储作用下继续保持高电位，第二薄膜晶体管T2导通，第M条时钟信号CK(M)的高电位经由输出端G(n)输出，并使得第一节点Q(n)被抬升至更高的电位； [0056] 阶段3、低电位输出阶段：第M条时钟信号CK(M)提供低电位，第一节点Q(n)继续保持高电位，第二薄膜晶体管T2导通，第M条时钟信号CK(M)的低电位经由输出端G(n)输出； [0057] 阶段4、第一节点下拉阶段：第n-2级GOA单元的输出端G(n-2)提供高电位，正向扫描直流控制信号U2D为低电位，第一薄膜晶体管T1打开，第一节点Q(n)被低电位的正向扫描直流控制信号U2D拉低至低电位； [0058] 阶段5、第一节点与输出端下拉维持阶段：第一节点Q(n)变为低电位后，由于反向扫描直流控制信号D2U为高电位，正向扫描直流控制信号U2D为低电位，第八薄膜晶体管T8关闭，第七薄膜晶体管T7导通，第三节点P2(n)被恒压高电位VGH充电到高电位，受第三节点P2(n)控制的第十一、和第十二薄膜晶体管T11、T12打开，第一节点Q(n)与输出端G(n)被维持到恒压低电位VGL。与此同时，第五薄膜晶体管T5关闭，第六薄膜晶体管T6导通，第二节点P1(n)被恒压低电位VGL充电至低电位，受第二节点P1(n)控制的第九、和第十薄膜晶体管T9、T10关闭。 [0059] 综上所述，本发明的基于LTPS半导体薄膜晶体管的GOA电路，通过正向扫描直流控制信号和反向扫描直流控制信号控制第一、第二、及第三节点的电位，时钟信号仅负责对应级GOA单元的输出，能够有效的降低时钟信号的负载，保证多级GOA单元连接后时钟信号的整体负载降低，提升GOA电路的输出稳定性，还可以实现GOA电路的正反向扫描。 |
||||||
QQ群二维码
意见反馈
意见反馈