モータ駆動装置

本発明は、モータ駆動装置に関する。

モータドライバICの外部に設けられたPLL[phase locked loop]回路を用いて、モータ回転数を所望の目標回転数に合わせ込むための位相同期制御(PLL制御)を行うアプリケーションでは、PLL回路からモータドライバICに対して加速信号と減速信号しか与えられない場合がある。

なお、本発明に関連する従来技術の一例としては、特許文献1を挙げることができる。

特開2012−120338号公報

上記のアプリケーションにおいて、モータが定常回転しているか否か(例えば、モータ回転数が目標回転数に到達したタイミングや、モータ回転数が目標回転数から外れたタイミング)をモータドライバIC側で知る必要がある場合には、PLL回路からモータドライバICに対してフェーズロック信号(モータ回転数と目標回転数とが一致しているか否かを示す信号)を与える必要がある。

しかし、PLL回路からモータドライバICに対してフェーズロック信号を与えるためには信号線の追加が必要となるので、部品点数の増大や基板面積の大型化が招かれる。また、PLL回路とモータドライバICを繋ぐインタフェイスの仕様によっては、信号線の追加自体がそもそも非現実的な場合もあり得る。

本発明は、本願の発明者により見出された上記の問題点に鑑み、信号線の追加を要さずにモータが定常回転しているか否かを判定することのできるモータ駆動装置を提供することを目的とする。

上記目的を達成するために、本発明に係るモータ駆動装置は、加速信号と減速信号の入力を受けてドライバ制御信号を生成する制御回路と、前記ドライバ制御信号に応じてモータ駆動信号を生成する駆動回路と、前記加速信号と前記減速信号の入力パターンを監視してモータ回転数が所望の目標回転数で安定しているか否かを判定するフェーズロック判定回路と、を有する構成(第1の構成)とされている。

なお、第1の構成から成るモータ駆動装置において、前記フェーズロック判定回路は、前記入力パターンを監視するために前記加速信号の連続入力回数と前記減速信号の連続入力回数を各々カウントする構成(第2の構成)にするとよい。

また、第2の構成から成るモータ駆動装置において、前記フェーズロック判定回路は、前記加速信号のパルスエッジをx回連続で検出した後に、前記減速信号のパルスエッジをy回連続で検出し、さらにその後、前記加速信号のパルスエッジをz回連続で検出したときに、前記モータ回転数が前記目標回転数に到達したと判定してフェーズロック判定信号をフェーズロック時の論理レベルに切り替える構成(第3の構成)にするとよい。

また、第3の構成から成るモータ駆動装置において、前記フェーズロック判定回路は、前記モータ回転数が前記目標回転数に到達したと判定した後、所定の遅延時間が経過してから前記フェーズロック判定信号をフェーズロック時の論理レベルに切り替える構成(第4の構成)にするとよい。

また、第3または第4の構成から成るモータ駆動装置において、前記フェーズロック判定回路は、前記モータ回転数が前記目標回転数に到達したと判定した後、モータ回転数信号が安定していることを確認してから前記フェーズロック判定信号をフェーズロック時の論理レベルに切り替える構成(第5の構成)にするとよい。

また、第3〜第5いずれかの構成から成るモータ駆動装置において、前記フェーズロック判定回路は、前記フェーズロック判定信号をフェーズロック時の論理レベルに切り替えた後、前記加速信号または前記減速信号のパルスエッジをa回連続で検出したときに、前記モータ回転数が前記目標回転数から外れたと判定して前記フェーズロック判定信号をフェーズロック解除時の論理レベルに切り替える構成(第6の構成)にするとよい。

また、本発明に係る半導体装置は、第1〜第6いずれかの構成から成るモータ駆動装置を集積化した構成(第7の構成)とされている。

また、本発明に係る電子機器は、第7の構成から成る半導体装置と、目標回転数信号を生成するデジタル信号プロセッサと、前記デジタル信号プロセッサから入力される前記目標回転数信号と前記半導体装置から入力されるモータ回転数信号との位相同期制御を行うことにより加速信号と減速信号を生成して前記半導体装置に出力するPLL回路と、前記半導体装置によって駆動されるモータと、を有する構成(第8の構成)とされている。

なお、第8の構成から成る電子機器は、前記デジタル信号プロセッサ及び前記PLL回路が搭載される第1基板と、前記半導体装置及び前記モータが搭載される第2基板と、をさらに有する構成(第9の構成)にするとよい。

また、第8または第9の構成から成る電子機器において、前記モータは、センサレスモータである構成(第10の構成)にするとよい。

本発明に係るモータ駆動装置であれば、信号線の追加を要さずにモータが定常回転しているか否かを判定することが可能となる。

電子機器の全体構成を示すブロック図

モータドライバIC21の一構成例を示すブロック図

フェーズロック判定の第1例を示すタイミングチャート

フェーズロック判定の第2例を示すタイミングチャート

フェーズロック判定の第3例を示すタイミングチャート

フェーズロック解除判定の一例を示すタイミングチャート

<電子機器> 図1は、電子機器の全体構成を示すブロック図である。本構成例の電子機器1は、メイン基板10とモータ基板20を有する。メイン基板10には、デジタル信号プロセッサ11(以下ではDSP[digital signal processor]11と呼ぶ)とPLL回路12が搭載されている。一方、モータ基板20には、モータドライバIC21とセンサレスモータ22が搭載されている。

DSP11は、センサレスモータ22の目標回転数に応じた目標回転数信号S1(周波数信号)を生成してPLL回路12に出力する。

PLL回路12は、DSP11から入力される目標回転数信号S1とモータドライバIC21から入力されるモータ回転数信号S2(FG信号と呼ばれる周波数信号)との位相同期制御を行うことにより、加速信号SUと減速信号SDを生成してモータドライバIC21に出力する。より具体的に述べると、PLL回路12は、モータ回転数信号S2の周波数が目標回転数信号S1の周波数よりも低いとき(モータ回転数が目標回転数よりも低いとき)に加速信号SUのパルスを生成し、モータ回転数信号S2の周波数が目標回転数信号S1の周波数よりも高いとき(モータ回転数が目標回転数よりも高いとき)に減速信号SDのパルスを生成する。

モータドライバIC21は、センサレスモータ22の駆動制御主体となるモータ駆動装置を集積化した半導体装置である。モータドライバIC21は、PLL回路12から入力される加速信号SUと減速信号SDに応じてモータ駆動信号S3を生成し、これを用いてセンサレスモータ22の駆動制御を行う。また、モータドライバIC21は、モータコイルに生じる誘導電圧を検出することにより、センサレスモータ22のモータ回転数に応じたモータ回転数信号S2を生成し、これをPLL回路12に出力する。

センサレスモータ22は、モータドライバIC21から入力されるモータ駆動信号S3によって駆動される。センサレスモータ22には、ホール素子が具備されていないので、小型化や低コスト化の面で有利である。

<モータドライバIC> 図2は、モータドライバIC21の一構成例を示すブロック図である。本構成例のモータドライバIC21には、モータ駆動装置を形成するための回路ブロックとして、制御回路100と、駆動回路200と、初期位置検出回路300と、回転検出回路400と、フェーズロック判定回路500とが集積化されている。

制御回路100は、加速信号SUと減速信号SDの入力を受けてドライバ制御信号S10を生成する。より具体的に述べると、制御回路100は、加速信号SUのパルスを受けてモータ回転数を上げる一方、減速信号SDのパルスを受けてモータ回転数を下げるように、ドライバ制御信号S10を生成する。なお、制御回路100は、初期位置検出信号S20やゼロクロス信号S30(ないしはモータ回転数信号S2)の入力を受けて、センサレスモータ22の起動処理や転流処理を行う。また、制御回路100は、上記信号以外にも種々の制御信号S40(温度保護信号や減電圧保護信号など)の入力を受けており、それらの内容を反映したドライバ制御信号S10の生成を行う。

さらに、制御回路100は、フェーズロック判定回路500から入力されるフェーズロック判定信号S50に応じて動作モード(例えば加速モードと定速モード)を切り替える機能も備えている。このような動作モードの切替機能を実装する場合には、脱調などの不適切な駆動を避けるために、センサレスモータ22が定常回転しているか否か(例えば、モータ回転数が目標回転数に到達したタイミングや、モータ回転数が目標回転数から外れたタイミング)を正確に知る必要がある。

駆動回路200は、制御回路100から入力されるドライバ制御信号S10に応じて、3相のモータ駆動信号S3(U、V、W)を生成し、これらをセンサレスモータ22の各相モータコイルに出力する。

初期位置検出回路300は、センサレスモータ22の起動時にセンサレスモータ22の初期位置(ロータの初期位相)を検出し、その検出結果を示す初期位置検出信号S20を生成する。なお、センサレスモータ22の初期位置を検出するための手法としては、例えばインダクティブセンスを採用することができる。停止しているセンサレスモータ22の各相経路(U→V、U→W、V→U、V→W、W→U、W→Vの計6パターン)に各々試験電流が供給されたとき、初期位置検出回路300は、各相経路に流れる電流の順位付けを行い、その結果に基づいてセンサレスモータ22の初期位置を検出する。なお、各相経路に流れる電流は、駆動回路200に流れるシンク電流Isinkとして検出することができる。また、試験電流の供給は、センサレスモータ22の通常駆動時と同じく、制御回路100及び駆動回路200によって行われる。なお、試験電流によってセンサレスモータ22が回転してしまうのを防ぐために、試験電流の電流値は通常駆動時よりも小さいことが望ましく、また、試験電流の供給期間は通常駆動時よりも短いことが望ましい。

回転検出回路400は、各相のモータコイルに生じる誘導電圧のゼロクロスタイミング(各相の誘導電圧と中点電圧Vcomとの一致タイミング)を各々検出して、各相のゼロクロス信号S30(U、V、W)を生成する。なお、ゼロクロスタイミングの検出期間中には、モータコイルに生じる誘導電圧が見えるように、駆動回路200の各相出力がいずれもハイインピーダンス状態とされる。

また、回転検出回路400は、各相のゼロクロス信号S30(U、V、W)からモータ回転数信号S2を生成し、これをPLL回路12に出力する。なお、モータ回転数信号S2としては、いずれか一相(例えばU相)のゼロクロス信号S30を選択出力してもよいし、各相のゼロクロス信号S30(U、V、W)を合成して生成したものでもよい。

フェーズロック判定回路500は、加速信号SUと減速信号SDの入力パターンを監視してモータ回転数が所望の目標回転数で安定しているか否かを判定し、その判定結果をフェーズロック判定信号S50として制御回路100に出力する回路ブロックであり、カウンタ部510a及び510bと判定部520を含む。

カウンタ部510aは、加速信号SUの連続入力回数をカウントし、その結果をカウンタ信号S51aとして判定部520に出力する。例えば、カウンタ部510aは、加速信号SUのパルスエッジを所定の閾値回数(後出のx回、z回、ないしは、a回に相当)だけ連続で検出したときに、カウンタ信号S51aをローレベルからハイレベルに切り替える。なお、上記した閾値回数の切替制御やカウンタ信号S51aのリセット制御は、いずれも判定部520から入力される制御信号S52aによって実施される。

カウンタ部510bは、減速信号SDの連続入力回数をカウントし、その結果をカウンタ信号S51bとして判定部520に出力する。例えば、カウンタ部510bは、減速信号SDのパルスエッジを所定の閾値回数(後出のy回やa回に相当)だけ連続で検出したときに、カウンタ信号S51bをローレベルからハイレベルに切り替える。なお、上記した閾値回数の切替制御やカウンタ信号S51bのリセット制御は、いずれも判定部520から入力される制御信号S52bによって実施される。

このように、フェーズロック判定回路500は、加速信号SUと減速信号SDの入力パターンを監視するために、加速信号SUの連続入力回数と減速信号SDの連続入力回数を各々カウントする構成とされている。

判定部520は、カウンタ信号S51a及びS51bの入力を受けて加速信号SUと減速信号SDの入力パターンを監視し、その入力パターンが所定のフェーズロック判定用パターン(詳細は後述)に合致しているか否かに応じて、モータ回転数が目標回転数で安定しているか否かを判定する。なお、判定部520で生成されるフェーズロック判定信号S50は、例えば、モータ回転数が目標回転数で安定しているときにハイレベル(フェーズロック時の論理レベル)となり、モータ回転数が目標回転数から外れているときにローレベル(フェーズロック解除時の論理レベル)となる。

本構成例のモータドライバIC21であれば、PLL回路12からフェーズロック信号の入力を受けずに、加速信号SUと減速信号SDの入力パターンのみを監視することにより、センサレスモータ22が定常回転しているか否かを判定することができるので、信号線の追加に伴う部品点数の増大や基板面積の大型化を招かずに済む。

また、本構成例のモータドライバIC21であれば、メイン基板10とモータ基板20とを繋ぐインタフェイスの仕様を変更する必要がないので、既存システムとの親和性(適応性)が非常に高いと言える。

なお、本構成例のモータドライバIC21では、説明の便宜上、フェーズロック判定回路500が複数のハードウェア(カウンタ部510a及び510bと判定部520)によって形成されているように描写したが、フェーズロック判定回路500の実装手法はこれに限定されるものではなく、例えば、ロジック回路を用いたデジタル処理によってフェーズロック判定回路500をソフトウェア的に実装しても構わない。

<フェーズロック判定> 図3は、フェーズロック判定の第1例を示すタイミングチャートであり、上から順に、加速信号SU、減速信号SD、モータ回転数信号S2、フェーズロック判定信号S50、及び、モータ回転数Rmが描写されている。

先に述べたように、フェーズロック判定回路500(より正確には判定部520)は、加速信号SUと減速信号SDの入力パターンが所定のフェーズロック判定用パターンに合致しているか否かに応じて、モータ回転数が目標回転数で安定しているか否かを判定し、フェーズロック判定信号S50の論理レベルを切り替える。

ここで、本願の発明者は、鋭意研究の結果、センサレスモータ22が駆動開始されてから、モータ回転数Rmが目標回転数に到達して安定するまでには、(1)加速信号SUの連続入力(最初の加速期間)と、(2)減速信号SDの連続入力(モータ回転数Rmのオーバーシュートに伴う減速期間)と、(3)加速信号SUの連続入力(モータ回転数Rmのアンダーシュートに伴う再加速期間)とが順に現れるという規則的な入力パターンを見出し、これを利用したフェーズロック判定用パターンを着想するに至った。

本図の例に即して具体的に述べると、フェーズロック判定回路500は、時刻t11でセンサレスモータ22の駆動が開始されてから、時刻t12で加速信号SUのパルスエッジを連続x回(例えば5回)検出した後に、時刻t13で減速信号SDのパルスエッジを連続y回(例えば3回)検出し、さらにその後、時刻t14で加速信号SUのパルスエッジを連続z回(例えば1回)検出した時点で、モータ回転数Rmが目標回転数に到達したと判定して、フェーズロック判定信号S50をハイレベル(フェーズロック時の論理レベル)に切り替える。なお、連続入力回数(x回、y回、z回)の相互間には、x,y,z≧1という関係が成立しており、本明細書中においては「連続1回」という不自然な表現も許容されるものとする。

このようなフェーズロック判定を行うことにより、フェーズロックタイミング(モータ回転数Rmが目標回転数に到達したタイミング)をモータドライバIC21側で容易かつ正確に知ることができるので、制御回路100による動作モードの切替制御などを適切に実施することが可能となる。

なお、加速信号SUと減速信号SDの連続入力回数(x回、y回、z回)については、モータドライバIC21の外部からデータを任意に書き換えることのできる不揮発性メモリに格納しておくことが望ましい。このような構成とすることにより、センサレスモータ22の特性等に応じてフェーズロック判定用パターンを最適化することが可能となる。

また、フェーズロック判定用パターン自体についても、センサレスモータ22の特性等に応じて種々のバリエーションが考えられる。例えば、先の(1)〜(3)で示した連続入力に続いて、さらに、(4)減速信号SDの連続入力が検出された時点で、フェーズロックと判定しても構わない。また、例えば、フェーズロック判定回路500で加速信号SUの連続入力回数のみを監視し、これがx回(例えば5回)からz回(例えば1回)に減少した時点で、フェーズロックと判定しても構わない。

図4は、フェーズロック判定の第2例を示すタイミングチャートであり、先出の図3と同様、上から順に、加速信号SU、減速信号SD、モータ回転数信号S2、フェーズロック判定信号S50、及び、モータ回転数Rmが描写されている。

本図の第2例は、先の第1例(図3)とほぼ同様であり、フェーズロック判定回路500は、時刻t14でモータ回転数Rmが目標回転数に到達したと判定した後、時刻t15で所定の遅延時間T1が経過してからフェーズロック判定信号S50をハイレベル(フェーズロック時の論理レベル)に切り替える。このような構成とすることにより、モータ回転数Rmが十分に安定してからフェーズロック判定信号S50をハイレベルに立ち上げることができるので、フェーズロック判定信号S50の信頼性を高めることが可能となる。

図5は、フェーズロック判定の第3例を示すタイミングチャートであり、先出の図3や図4と同様、上から順に、加速信号SU、減速信号SD、モータ回転数信号S2、フェーズロック判定信号S50、及び、モータ回転数Rmが描写されている。

本図の第3例は、先の第2例(図4)とほぼ同様であり、フェーズロック判定回路500は、時刻t14でモータ回転数Rmが目標回転数に到達したと判定した後、時刻t15で所定の遅延時間T1が経過し、さらに、時刻t15でモータ回転数信号S2が安定していること(例えば、モータ回転数信号S2のパルス周波数fのばらつきが所定範囲内に収まっていること)を確認した時点で、フェーズロック判定信号S50をハイレベル(フェーズロック時の論理レベル)に切り替える。このような構成とすることにより、モータ回転数Rmが安定していることを多面的に確認してからフェーズロック判定信号S50をハイレベルに立ち上げることができるので、フェーズロック判定信号S50の信頼性をさらに高めることが可能となる。

<フェーズロック解除> 図6は、フェーズロック解除判定の一例を示すタイミングチャートである。なお、本図(A)〜(C)欄には、それぞれ、上から順に、加速信号SU、減速信号SD、モータ回転数Rm、及び、フェーズロック判定信号S50が描写されている。なお、本図(B)欄及び(C)欄には、それぞれ、本図(A)欄のX領域及びY領域が部分的に拡大して描写されている。

フェーズロック判定回路500は、モータ回転数Rmが目標回転数に到達して安定したときに、フェーズロック判定信号S50をハイレベル(フェーズロック時の論理レベル)に切り替える一方、モータ回転数Rmが目標回転数から外れたときに、フェーズロック判定信号S50をローレベル(フェーズロック解除時の論理レベル)に切り替える。

なお、フェーズロック判定回路500は、フェーズロック解除判定時においても、加速信号SUと減速信号SDの入力パターンを監視する。すなわち、フェーズロック判定回路500は、加速信号SUと減速信号SDの入力パターンがフェーズロック解除判定用パターンと合致したときに、フェーズロック判定信号S50をローレベルに切り替える。

ここで、本願の発明者は、モータ回転数Rmが目標回転数から外れたときには、加速信号SUまたは減速信号SDの一方に連続入力が現れるという規則的な入力パターンを見出し、これを利用したフェーズロック解除判定用パターンを着想するに至った。

例えば、モータ回転数Rmの安定状態(S50=H)において、目標回転数が意図的に引き下げられた場合には、モータ回転数Rmを新たな目標回転数まで低下させるために、減速信号SDが連続入力される(本図(A)欄のX領域及び(B)欄を参照)。なお、目標回転数が固定されている状態において、モータ回転数Rmが意図せず上昇した場合も、モータ回転数Rmを目標回転数まで低下させるために、減速信号SDが連続入力される。

逆に、モータ回転数Rmの安定状態(S50=H)において、目標回転数が意図的に引き上げられた場合には、モータ回転数Rmを新たな目標回転数まで上昇させるために、加速信号SUが連続入力される(本図(A)欄のY領域及び(C)欄を参照)。なお、目標回転数が固定されている状態において、モータ回転数Rmが意図せず低下した場合にも、モータ回転数Rmを目標回転数まで上昇させるために、加速信号SUが連続入力される。

そこで、フェーズロック判定回路500は、フェーズロック判定信号S50をハイレベル(フェーズロック時の論理レベル)に切り替えた後、加速信号SUまたは減速信号SDのパルスエッジを連続a回(例えば5回)検出したときに、モータ回転数Rmが目標回転数から外れたと判定してフェーズロック判定信号S50をローレベル(フェーズロック解除時の論理レベル)に切り替える。

このようなフェーズロック解除判定を行うことにより、フェーズロック解除タイミング(モータ回転数Rmが目標回転数から外れたタイミング)をモータドライバIC21側で容易かつ正確に知ることができるので、制御回路100による動作モードの切替制御などを適切に実施することが可能となる。

なお、加速信号SUと減速信号SDの連続入力回数(a回)については、モータドライバIC21の外部からデータを任意に書き換えることのできる不揮発性メモリに格納しておくことが望ましい。このような構成とすることにより、センサレスモータ22の特性等に応じてフェーズロック解除判定用パターンを最適化することが可能となる。

また、目標回転数を意図的にアップ/ダウンさせる場合には、現在の目標回転数と変更後の目標回転数との差分が大きいほど上記の連続入力回数(a回)を大きくするように、連続入力回数(a回)の可変制御を行っても構わない。

また、フェーズロック解除後に再びフェーズロック判定を行う場合、モータ起動時に適用される先述のフェーズロック判定用パターン(図3〜図5を参照)をそのまま適用してもよいし、或いは、モータ起動時以外に適用されるフェーズロック判定用パターンを別途用意しておいてもよい。

なお、モータ回転数Rmをゼロから目標回転数まで一気に立ち上げる必要のあるモータ起動時と異なり、モータ起動後に目標回転数から外れたモータ回転数Rmを上昇ないし低下させて再び目標回転数に合わせ込むときには、それほど大きなモータ回転数Rmのオーバーシュートやアンダーシュートが生じることはない。このことを鑑みると、フェーズロック解除の判定後には、加速信号SUまたは減速信号SDが連続b回(例えば1回)入力された時点で、再フェーズロックの判定を下すことが可能である。

<その他の変形例> なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本発明は、モータを有する電子機器全般に利用することが可能である。

1 電子機器 10 メイン基板 11 デジタル信号プロセッサ(DSP) 12 PLL回路 20 モータ基板 21 モータドライバIC(モータ駆動装置) 22 センサレスモータ 100 制御回路 200 駆動回路 300 初期位置検出回路 400 回転検出回路 500 フェーズロック判定回路 510a、510b カウンタ部 520 判定部