Periodic signal identification adaptive circuit

申请号 JP26965990 申请日 1990-10-09 公开(公告)号 JP3124542B2 公开(公告)日 2001-01-15
申请人 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ; 发明人 ムト マチアス;
摘要
权利要求 (57)【特許請求の範囲】
  • 【請求項1】周期信号をディジタル化し、その極値を検出する評価回路と、周期信号の基本振動を検出する後続手段とを具えた周期信号識別用アダプティブ回路において、前記後続手段(12,13)は平均値発生回路(12)と比較器(13)とを含み、且つ前記ディジタル化された周期信号(Us)が前記平均値発生回路(12)によってその出力の基準値自身(Uv)とディジタル化された周期信号(Us)の極値とから再帰的に形成される基準値(Uv)に一致するか否かに応じて前記比較器(13)が前記周期信号(Us)の基本振動に比例する可変出力信号(UA)を発生するようにしたことを特徴とする周期信号識別用アダプティブ回路。
  • 【請求項2】前記評価回路(11)は、入力端子に識別すべき信号(Us)が供給されるアナログ−ディジタル変換器(14)と、出力端子が前記平均値発生回路(12)に接続され前記信号が極値に到達するのに応答して前記平均値発生回路にクロック信号を供給して前記平均値発生回路(12)に新しい基準値(Uv)を形成せしめる後続の極値識別部材(15)とを含み、A/D変換器(14)の出力端子を前記平均値回路(12)と比較器(13)とに接続したことを特徴とする請求項1に記載の回路。
  • 【請求項3】前記評価回路(11)は補償モードで動作するA/D変換器(14)のカウンタ装置の計数方向が極値後に逆転することにより極値を検出し、前記平均値発生回路(12)にクロック信号として供給される前記極値識別部材(15)のディジタル出力信号はA/D変換器(14)の計数方向及びプリセット可能最小ターンオーバ電圧(U
    M)に応じてその状態を変化するようにしたことを特徴とする請求項2に記載の回路。
  • 【請求項4】前記最小ターンオーバ電圧(UM)は識別すべき信号(Us)の振幅の2倍より小さくし、前記極値識別部材(15)は信号値が信号(Us)の極値後から最小ターンオーバ電圧(UM)に対応する値になるまでその出力状態を変化しないようにしたことを特徴とする請求項3
    に記載の回路。
  • 【請求項5】前記平均値回路(12)は加算部材(16)
    と、割算部材(18)と、蓄積部材(17)との直列配置を具え、蓄積部材(17)の出力信号を前記比較器(13)に基準信号(Uv)として供給すると共に前記A/D変換器(1
    4)の出力端子に接続された加算部材(16)の入力端子に帰還し、且つ蓄積部材(17)をクロックパルス又は充電パルスを受信するよう前記極値識別部材(15)の出力端子に接続したことを特徴とする請求項1〜4の何れかに記載の回路。
  • 【請求項6】前記加算部材がその2つの入力信号(U
    s)、(Uv)の和を連続的に形成し、前記割算部材(1
    8)がこの和を2で割算し、前記蓄積部材がクロックパルスの発生瞬時にこのとき割算部材の出力端子に存在する信号値を蓄積し、この信号値を実際の基準値(Uv)として出力端子に供給するようにしたことを特徴とする請求項5に記載の回路。
  • 说明书全文

    【発明の詳細な説明】 (産業上の利用分野) 本発明は、周期信号をディジタル化しその極値を検出する評価回路と、周期信号の基本振動を検出する後続手段とを具えた周期信号を識別するアダプティブ回路に関するものである。

    (従来の技術) この種の回路は未知の周波数、振幅及びオフセット位置並びにその極値部分に振幅のへこみを有する周期信号を識別するのに用いられている。 識別すべき周期信号(以後単に信号と略記する)のこれらのパラメータは更に時間の変化も受ける。 このタイプの信号の例には例えばアンチブロッキングシステム、アンチスリップシステム等に用いられている速度センサからの信号がある。 このタイプの速度センサは通常、直流電圧が重畳された比較的小さな変化信号を発生する。 通常、変動を伴うこの変化信号を後続の比較器でディジタル化する。 即ち、対応する矩形被信号に変換し、後続の評価回路に供給する。

    このタイプの識別又は測定回路は既知である。 これら回路は通常歯車を有し、回転数を表わすその信号を例えば磁気動作速度センサによりサンプルする。 ドイツ国特許願P3936617.6号に、速度センサのセンサ信号を増幅し比較し評価して対応するディジタル出信号を発生する回路が開示されている。 この回路では、信号を明確に識別し、評価する必要があり、この目的のために制御可能な窓を有する窓比較器を比較手段として設け、この比較器により少なくとも1つの論理回路を介して出力信号供給用フリップフロップを駆動すると共に、オフセット位置に応じてこの窓比較器のための対応する基準信号を連続的に発生する手段を後続させている。 この従来の回路の比較器及び評価装置はさらに窓レンジを識別すべき信号に適応させる発振器を含んでいる。

    (発明が解決しようとする課題) 信号がこの極値部分にへこみを有する場合、この従来の回路では信号の周波数よりあまり大きくない発振器周波数を発生させて窓比較器の窓をそれからは信号に追従させないで若干遅れてこれに追従させるようにしている。 この遅れの程度は発振器周波数により制限される。
    低い周波数の信号では比較器の窓がへこみ部分にも追従するため、従来の回路は識別すべき信号の極値部分のへこみに関し誤った出力を発生し得る。

    本発明の目的は、高いオフセット電圧トレランス、シフト及びへこみがある場合でも信号の基本振動に比例する出力信号を発生すると共に他の種類の妨害の場合にも高信頼度で動作する周期信号識別用アダプティブ回路を提供することにある。

    (課題を解決するための手段) 本発明は、この目的を達成するために、周期信号をディジタル化し、その極値を検出する評価回路と、周期信号の基本信号を検出する後続手段とを具えた周期信号識別用アダプティブ回路において、前記後続手段は平均値発生回路と比較器とを含み、且つ前記ディジタル化された周期信号が前記平均値発生回路により前記ディジタル化された周期信号の極値から反復して形成される基準値に一致するか否かに応じて前記比較器が前記周期信号の基本振動に比例する可変出力信号を発生するようにしたことを特徴とする。

    本発明回路は、基本的には評価回路と、平均値回路と、比較器とを具える。 評価回路は、カウンタ装置を含み補償モードに従って動作するものであって入力端子に識別すべき周期信号を受信するアナログ−ディジタル(A/D)変換器と、出力端子が平均値回路に接続され前記周期信号の極値の到達に応答してこの回路にクロック信号を供給する後続の極値識別部材とを含む。 A/D変換器の出力端子を平均値回路と比較器に接続する。 A/D変換器のアナログ入力端子を極値識別部材に接続し、この部材によりアナログ入力信号とこれに対応するディジタル信号との比較から極値を決定する。

    理想的な場合において無妨害の正弦波入力信号が評価回路の入力端子に存在する場合には、この回路は最初に信号が極値を通過したか否か、即ち最大値または最小値を通過したか否かを決定する。 これらの点は、補償モードで動作するA/D変換器によって検出することができ、
    これはこの変換器の計数方向が極値後に逆転するためである。 評価回路における極値の検出は極値になってからプリセット可能な最小ターンオーバ電圧になるまで行わないようにするのが有利である。

    この遅れによって入力信号の小さな妨害を予め補償することができる。 従って、最小ターンオーバ電圧の値は最低検出可能入力振幅も決定する。 この場合出力信号は
    A/D変換器の計数方向から取り出すことができる。

    任意の発生高調波、時に磁界センサからの信号に生ずる第3高調波振動は多くの場合回路の感度範囲内に位置する。 本発明ではこれら高調波の影響、即ち信号の極値部分のへこみを誤りとして識別し、抑圧する。 後続の平均値回路は加算部材と、割算部材と蓄積部材との直列配置を具え、蓄積部材の出力信号を比較器に基準信号として供給すると共に加算部材の入力端子に帰還し、加算部材はA/D変換器の出力端子に接続された入力端子も有するもとするのが有利である。 蓄積部材は極値識別部材の出力端子からクロックパルスを受信させるのが好ましい。

    本発明の有利な実施例においては、加算部材によりその2つの入力信号の和を連続的に発生させる。 この和を後続の割算部材により2で割り、後続の蓄積部材によりクロック信号の発生瞬時にこのとき割算部材の出力端子に存在する信号値を蓄積するとともにこれを出力端子から比較器の入力端子へ基準値として供給すると共に加算部材の入力端子に供給する。

    従って、全ての極値、従って高調波の極値も再帰型平均値発生回路に供給される。 つまり、極値の検出瞬時に
    A/D変換器の実際のディジタル信号値が蓄積部材の入力端子に加えられる。 次いで、加算結果が2分の1にされた後に新しい信号値として蓄積部材に到達し、この信号値は測定信号に後続する最新の信号平均値を表わし、基準値になる。

    本発明によれば、比較器からの入力側にA/D変換器の出力端子及び平均値回路の蓄積部材が接続され、供給された信号を識別する瞬時にこの比較器が識別すべき信号の基本振動に比例するディジタル出力信号を発生する。

    尚、回路のスイッチオン時に蓄積部材に有効な信号値をロードする充電回路を設けるのが有利である。 これは、さもなければ、例えば蓄積部材に零値が蓄積されている場合には基準値が信号に近似するまで数周期を必要とするためである。

    本発明によれば、高調波振動が回路感度内にないような識別すべき信号に対しては信号をディジタル化しこの信号の極値を検出する評価回路を含む簡単な周期信号識別用アダプティブ回路を提供することができ、この回路では評価回路は識別すべき信号が供給されるA/D変換器と後続の極値識別部材とを含み、該極値識別部材が、信号が検出極値からプリセット可能な最小ターンオーバ電圧になるときに信号の基本振動に比例する可変出力信号を発生する。

    (実施例) 図面を参照して本発明の実施例を詳細に説明する。

    第1図は2つの波形を示す。 上側の波形は識別すべき信号U Sを時間tに沿って示し、下側の波形は理想的な正弦波状無妨害信号U Sに基づくディジタル出力電圧U Aを示す。 識別すべき信号U Sは零位置から上方へシフトされている。 本発明回路10(その基本回路図は第3図に示してある)の許容動作レンジU Dに亘って、このシフトを最低許容信号U Min及び最高許容信号U Maxで示してある。 識別すべき信号U S (第1図)は例えばアンチブロッキングシステム又はアンチスリップシステムの磁気動作速度センサの出力信号である。 第1図に示すように、及び後に詳述するように、出力信号U Aを発生するパルスは信号U Sの極値の到達時に正確にセットされないで、これら極値に若干遅れて追従する。 この遅れはプリセット可能な最小ターンオーバ電圧U Mにより制御することができる。 信号
    U S中の妨害であってその値が最小ターンオーバ電圧U M以内の妨害はこれにより予め補償することができる。 同時に、最小ターンオーバ電圧U Mは識別すべき信号U Sの最低検出可能振幅を決定し、従ってこれによりターンオーバ電圧の大きさが制限され、即ち最小ターンオーバ電圧U M
    は信号U Sの振幅の2倍の値より小さい値にする。

    第1図の波形図につき述べた種々の電圧は第2及び4
    図に示す波形図にも適用される。 尚、第1,2及び4図に示す識別すべき信号U Sはこれら信号のアナログ及びディジタル変化の双方を示している。

    第2図は信号U Sの妨害変化を示し、信号U Sの高調波振動によりその極値部分にへこみが生じている。 速度センサの磁界センサは、例えば不利なセンサホイールの場合には、基本波振動に加えて第3高周波振動も発生する。
    第3高周波振動は回路の感度範囲内にあり、即ちこれにより生じるへこみは最小ターンオーバ電圧U Mより大きい値を有し、従って第2図の下側の波形図に示すように誤った出力信号U Aを発生する。

    高調波振動により生ずる妨害も明確に阻止するために、第3図に示す本発明の回路10は評価回路11と、平均値回路12と、比較器13とを具え、この比較器の出力端子に信号U Sの基本波振動にのみ比例する出力信号U Aを発生する。 この回路ではアナログ信号U Sを評価回路11のA/D
    変換器14に供給し、これにより信号U Sをディジタル化し、このディジタル化した信号U Sを評価回路11の極値識別部材15に転送すると共に比較器13及び平均値回路12の加算部材16の入力端子にも供給する。 アナログ信号U Sは極値識別部材15の制御端子にも供給する。 評価回路11において、ディジタル化された信号U Sを分析してこの信号が最大値又は最小値を通過したか否かを検出する。 これらの点は補償モードで動作するA/D変換器14によって決定され、つまりA/D変換器14の計数方向が極値を通過した後に方向を変化することにより決定される。 前述したように、回路は信号U Sが最小値または最大値を通過した後の最小ターンオーバ電圧U Mにのみ応答するので、信号中の小さな妨害は補償される。

    妨害により生じたへこみが最小ターンオーバ電圧U Mより小さい値を有する場合には、本発明の好適実施例では極値識別部材15の出力端子に既に発生している信号を更に処理して誤りのない出力信号として発生させることができる。 しかし、妨害が第2図に示すようにもっと大きい場合には、本発明では極値識別部材15の出力端子に存在する信号をクロック信号として又は充電パルス信号として平均値回路12の蓄積部材17に供給する。 この蓄積部材17は加算部材16に後続する前段の割算部材18から蓄積すべき信号値を受信し、蓄積した信号値を比較器13に基準値U Vとして供給すると共に帰還路を経て加算部材16の入力端子に供給する。 平均値回路12内のこれら部材の組み合わせにより、再帰的な平均値形成を実行し得る。 即ち、加算部材16の入力端子にディジタル化された信号U S
    が信号値として得られると共に、先行充電パルスに対応する蓄積部材17の信号値、即ち最終極値に対応する信号値が得られる。 加算部材は入力端子に存在する両信号値の和を連続的に形成する。 この和は次段の割算部材18において2分の1に割算され、この割算値は蓄積手段の入力側にリアルタイムで得られる。 次いで新しい充電パルスが極値識別部材15から供給されるとき、信号U Sの対応する演算値が蓄積部材17に新しい信号値として蓄積され、比較器13及び加算部材16の双方の入力端子に供給される。

    比較器13は蓄積部材17から発生するこの基準信号U Vを用い、これをディジタル化された信号U Sと比較する。 このディジタル化さた信号U SはA/D変換器14からの信号を利用することもできる。 ディジタル比較器13の両入力信号が一致する各瞬時ごとにこの比較器はその出力状態の変化を発生し、これに応答して本発明回路の出力信号U A
    が形成される。

    第4図において、ディジタル信号U Sと、平均値回路12
    の出力端子に得られる、この信号U Sを後から追尾する階段状基準信号U Vとの交点は比較器13により決定される。
    第4図に示すように、これら両曲線の交点は信号U Sの基本波振動に比例し、妨害高調波振動は出力信号U Aに何の影響も与えない。

    前述したように、第4図にはアナログ信号U Sの変化を簡単に示しているが、実際にはこれはA/D変換器14によりディジタル化された信号U Sである。 例えば蓄積部材17
    が識別の開始時に、第4図に示す階段状基準信号U Vのように零値を有している場合には、大きなオフセットを有する小さな信号に対し最初のいくつかの周期が抑圧され得るので、蓄積部材17の内容を入力信号U Sに最初に近似させる必要がある。 本発明では回路のスイッチオン時に充電回路(図示せず)によって蓄積部材の蓄積部に瞬時ディジタル化信号U Sをロードして本発明回路の高速始動を可能にすることができる。

    上述した全ての信号値及び信号の大きさは電圧とするのが有利である。 第1,2,3及び4図につき上述し且つ/
    又特許請求の範囲に記載した本発明の特徴は個々に又は任意に組み合わせて種々の実施例に実現するのに必須のものとすることができる。

    【図面の簡単な説明】

    第1図はへこみのない信号U S及びこの信号に対する、最小ターンオーバ電圧U Mを考慮した本発明識別回路の出力信号U Aを示す波形図、 第2図は回路感度内に含まれる高調波振動を有する信号及びこの信号に対する、本発明による平均値回路のない識別回路の誤り出力信号U Aを示す波形図、 第3図は平均値回路を含む本発明識別回路のブロック回路図、 第4図は回路感度内に含まれる高調波振動を有する信号の場合における、平均値回路を含む本発明識別回路の出力信号U Aを示す波形図である。 10……周期信号識別回路 11……評価回路 12……平均値回路 13……比較器 14……A/D変換器 15……極値識別部材 16……加算部材 17……蓄積部材 18……割算部材 U S ……識別すべき周期信号 U V ……基準値 U A ……出力信号 U M ……最小ターンオーバ電圧

    フロントページの続き (58)調査した分野(Int.Cl. 7 ,DB名) G01R 23/02 G01P 3/481 H03K 5/08

    QQ群二维码
    意见反馈