数字传送器以及用于校正数字传送器的方法

申请号 CN201410215813.2 申请日 2014-05-21 公开(公告)号 CN104184439B 公开(公告)日 2017-04-12
申请人 联发科技股份有限公司; 发明人 王文杰; 王琦学; 张湘辉; 刘依玟; 柯尔拉·穆罕默德; 洪志铭;
摘要 本 发明 提供了一种数字传送器以及用于校正数字传送器的方法,该数字传送器包含:多条可调延迟线,用以通过多个延迟时间来延迟多个数字输入 信号 ,以分别产生多个延迟的数字 输入信号 ;多个转换装置,用以将该多个延迟的数字输入信号分别转换为多个转换信号;以及一校正装置,用以调整该多条可调延迟线中至少一可调延迟线的延迟时间,以使该多个转换装置分别在预设时间点转换该多个延迟的数字输入信号。本发明解决/减轻了由于多个转换装置之间的延迟不匹配所产生的输出噪声的问题。本发明提供了高正确性以及高解析度的功效,并且易于实现。此外,本发明的数字传送器仅占用较小的面积并且产生较小的 电流 损耗。
权利要求

1.一种数字传送器,其特征在于,该数字传送器包含:
多条可调延迟线,用以通过多个延迟时间来延迟多个数字输入信号,以分别产生多个延迟的数字输入信号
多个转换装置,用以分别将该多个延迟的数字输入信号转换为多个转换信号;以及一校正装置,用以调整该多条可调延迟线中至少一可调延迟线的延迟时间。
2.根据权利要求1所述的数字传送器,其特征在于,该校正装置包含:
边缘检测电路,用以接收该多条可调延迟线中一第一可调延迟线所输出的一第一延迟的数字输入信号的一第一信号边缘以及该多条可调延迟线中一第二可调延迟线所输出的一第二延迟的数字输入信号的一第二信号边缘,并且产生一检测信号;以及一调整电路,用以根据该检测信号来调整该第一可调延迟线的一第一延迟时间以及该第二可调延迟线的一第二延迟时间中的至少一者。
3.根据权利要求2所述的数字传送器,其特征在于,该第一可调延迟线以及该第二可调延迟线为该多条可调延迟线中的二连续可调延迟线。
4.根据权利要求2所述的数字传送器,其特征在于,该边缘检测电路为一正反开关检测器。
5.根据权利要求2所述的数字传送器,其特征在于,该数字传送器还包含:
一基频数据处理电路,用以根据一震荡信号来调变一数字基频数据,以产生该多个数字输入信号;
其中该校正装置还包含:
一型态判断电路,用以对该数字基频数据的一数字信号型态进行检测,来产生一有效信号;
其中若该数字基频数据的该数字信号型态符合一预定数字型态,该型态判断电路产生该有效信号以使能该边缘检测电路。
6.根据权利要求1所述的数字传送器,其特征在于,该校正装置包含:
多个边缘检测电路,该多个边缘检测电路中每一边缘检测电路耦接于该多条可调延迟线中二连续可调延迟线之间,以根据在该二连续可调延迟线之间的一第一可调延迟线所输出的一第一延迟的数字输入信号的一第一信号边缘以及在该二连续可调延迟线之间的一第二可调延迟线所输出的一第二延迟的数字输入信号的一第二信号边缘来产生一判断信号;以及
一调整电路,用以根据该多个边缘检测电路所分别产生的该多个判断信号,来逐一调整该多条可调延迟线的多个延迟时间。
7.根据权利要求6所述的数字传送器,其特征在于,该多个边缘检测电路为多个正反开关检测器。
8.根据权利要求6所述的数字传送器,其特征在于,该数字传送器还包含:
一基频数据处理电路,用以根据一震荡信号来调变一数字基频数据,以产生该多个数字输入信号;
其中该校正装置还包含:
一型态判断电路,用以对该数字基频数据的一数字信号型态进行检测,来产生一有效信号;
其中若该数字基频数据的该数字信号型态符合于一预定数字型态,该型态判断电路产生该有效信号以逐一使能该多个边缘检测电路。
9.根据权利要求1所述的数字传送器,其特征在于,该校正装置根据该多个转换信号的一噪声层级来调整至少一可调延迟线。
10.根据权利要求1所述的数字传送器,其特征在于,该校正装置根据该多个转换信号中二转换信号之间的相位差来调整该至少一可调延迟线。
11.根据权利要求1所述的数字传送器,其特征在于,该校正装置包含:
一相位检测电路,用以检测该多个转换信号中的一第一转换信号以及一第二转换信号之间的相位差,其中该第一转换信号对应于该多个延迟的数字输入信号中的一第一延迟的数字输入信号,该第一延迟的数字输入信号由该多条可调延迟线中的一第一可调延迟线来输出,该第二转换信号对应于该多个延迟的数字输入信号中的一第二延迟的数字输入信号,以及该第二延迟的数字输入信号由该多条可调延迟线中的一第二可调延迟线来输出;
以及
一调整电路,用以调整该第一可调延迟线的一第一延迟时间以及调整该第二可调延迟线的一第二延迟时间中的至少一者。
12.根据权利要求1所述的数字传送器,其特征在于,该校正装置包含:
一相位检测电路,用以检测该多个转换信号中的一第一转换信号以及一第二转换信号之间的相位差,其中该第一转换信号对应于该多个延迟的数字输入信号中的一第一延迟的数字输入信号,该第一延迟的数字输入信号由该多条可调延迟线中的一第一可调延迟线来输出,该第二转换信号为该多个转换信号所合成的一合成信号;以及
一调整电路,用以调整该第一可调延迟线的一第一延迟时间。
13.根据权利要求12所述的数字传送器,其特征在于,该第一转换信号的功率相等于该第二转换信号的功率。
14.一种用于校正数字传送器的方法,其特征在于,该方法包含:
使用多条可调延迟线来通过多个延迟时间来延迟多个数字输入信号,以分别产生多个延迟的数字输入信号;
使用多个转换装置,来分别将该多个延迟的数字输入信号转换为多个转换信号;以及调整该多条可调延迟线中至少一可调延迟线的延迟时间。
15.根据权利要求14所述的方法,其特征在于,调整该多条可调延迟线中至少一可调延迟线的延迟时间的步骤包含:
接收该多条可调延迟线中一第一可调延迟线所输出的一第一延迟的数字输入信号的一第一信号边缘以及该多条可调延迟线中一第二可调延迟线所输出的一第二延迟的数字输入信号的一第二信号边缘,以产生一检测信号;以及
根据该检测信号来调整该第一可调延迟线的一第一延迟时间以及该第二可调延迟线的一第二延迟时间中的至少一者。
16.根据权利要求15所述的方法,其特征在于,调整该多条可调延迟线中至少一可调延迟线的延迟时间的步骤还包含:
根据一震荡信号来调变一数字基频数据,以产生该多个数字输入信号;以及通过对该数字基频数据的一数字信号型态进行检测,来产生一有效信号;
其中若该数字基频数据的该数字信号型态符合一预定数字型态,则产生该有效信号以检测该第一信号边缘以及该第二信号边缘。
17.根据权利要求14所述的方法,其特征在于,调整该多条可调延迟线中至少一可调延迟线的延迟时间的步骤包含:
使用多个边缘检测电路来耦接该多条可调延迟线,该多个边缘检测电路中每一边缘检测电路耦接于该多条可调延迟线中二连续可调延迟线之间,以产生一判断信号来判断在该二连续可调延迟线之间的一第一可调延迟线所输出的一第一延迟的数字输入信号的一第一信号边缘是否与在该二连续可调延迟线之间的一第二可调延迟线所输出的一第二延迟的数字输入信号的一第二信号边缘对齐;以及
根据该多个边缘检测电路所分别产生的该多个判断信号,来逐一调整该多条可调延迟线的多个延迟时间。
18.根据权利要求17所述的方法,其特征在于,调整该多条可调延迟线中至少一可调延迟线的延迟时间的步骤还包含:
根据一震荡信号来调变一数字基频数据,以产生该多个数字输入信号;以及通过对该数字基频数据的一数字信号型态进行检测,来产生一有效信号;
其中若该数字基频数据的该数字信号型态符合一预定数字型态,则产生该有效信号以逐一使能该多个边缘检测电路。
19.根据权利要求14所述的方法,其特征在于,调整该多条可调延迟线中至少一可调延迟线的延迟时间的步骤包含:
检测该多个转换信号中的一第一转换信号以及一第二转换信号之间的相位差,其中该第一转换信号对应于该多个延迟的数字输入信号中的一第一延迟的数字输入信号,该第一延迟的数字输入信号由该多条可调延迟线中的一第一可调延迟线来输出,该第二转换信号对应于该多个延迟的数字输入信号中的一第二延迟的数字输入信号,以及该第二延迟的数字输入信号由该多条可调延迟线中的一第二可调延迟线来输出;以及
调整该第一可调延迟线的一第一延迟时间以及调整该第二可调延迟线的一第二延迟时间中的至少一者。
20.根据权利要求14所述的方法,其特征在于,调整该多条可调延迟线中至少一可调延迟线的延迟时间的步骤包含:
检测该多个转换信号中的一第一转换信号以及一第二转换信号之间的相位差,其中该第一转换信号对应于该多个延迟的数字输入信号中的一第一延迟的数字输入信号,该第一延迟的数字输入信号由该多条可调延迟线中的一第一可调延迟线来输出,该第二转换信号为该多个转换信号所合成的一合成信号;以及
调整该第一可调延迟线的一第一延迟时间,以消除该第一转换信号以及该第二转换信号之间的该相位差。
21.根据权利要求20所述的方法,其特征在于,该第一转换信号的功率相等于该第二转换信号的功率。

说明书全文

数字传送器以及用于校正数字传送器的方法

技术领域

[0001] 本发明关于一种数字传送器以及用于校正数字传送器的方法,尤其是关于一种低噪声以及低成本的数字传送器以及相关的校正方法。

背景技术

[0002] 在无线通信系统中,利用数字传送器来数字地放大以及传送射频信号可以节省大部分的面积,同时也可以提升传送器的效率。一般而言,目前有两种实现数字传送器的方式。第一种方式是温度编码(Thermo-coding),而第二种方式是二位编码(Binary-coding)。以温度编码式数字传送器为例,其输出功率是由多个单元电路所输出的多个单元功率所合成出来的。因此,温度编码式的数字传送器会需要大量的单元电路来产生具有高功率的输出信号。另一方面,二位编码式的数字传送器利用多个二位编码的单元电路来产生一放大输出信号。该些二位的编码单元电路的个数会远少于上述温度编码式数字传送器的单元电路的个数,这是因为二位编码式的数字传送器的一个二位的编码单元电路所产生的功率会比温度编码式数字传送器的一单元电路所产生的功率来得大。但是,该些编码单元电路可能会具有不同的时间延迟。当该些编码单元电路具有不同的时间延迟时,其所输出的放大输出信号就会产生噪声,这些噪声是该些编码单元电路在不同的时间点输出其分别的放大信号所造成的。
[0003] 因此,如何解决数字传送器的单元电路之间的延迟时间不匹配所造成的问题是本领域技术人员所亟需解决的问题。

发明内容

[0004] 本发明目的之一在于提供一低噪声以及低成本的数字传送器以及相关的校正方法。
[0005] 本发明一第一实施例提供了一种数字传送器,该数字传送器包含多条可调延迟线、多个转换装置以及一校正装置。该多条可调延迟线用以通过多个延迟时间来延迟多个数字输入信号,以分别产生多个延迟的数字输入信号。该多个转换装置用以分别将该多个延迟的数字输入信号转换为多个转换信号。该校正装置用以调整该多条可调延迟线中至少一可调延迟线的延迟时间。
[0006] 本发明一第二实施例提供了一种用于校正一数字传送器的方法,该方法包含:使用多条可调延迟线来通过多个延迟时间来延迟多个数字输入信号,以分别产生多个延迟的数字输入信号;使用多个转换装置,来分别将该多个延迟的数字输入信号转换为多个转换信号;以及调整该多条可调延迟线中至少一可调延迟线的延迟时间。
[0007] 根据以上实施例,本发明解决/减轻了由于多个转换装置之间的延迟不匹配所产生的输出噪声的问题。本发明使用了一反馈回路(feedback loop)来检测延迟的数字输入信号的信号边缘或检测转换信号的相位差或噪声,并且据以调整可调延迟线以降低所输出的放大信号的噪声层级。因此,本发明提供了高正确性以及高解析度的功效,并且易于实现。此外,本发明的数字传送器仅占用较小的面积并且产生较小的电流损耗。附图说明
[0008] 图1为根据本发明一第一实施例的一数字传送器的示意图。
[0009] 图2为根据本发明一第二实施例的一数字传送器的示意图。
[0010] 图3为根据本发明一实施例的二连续可调延迟线在执行第一次校正以及第二次校正后的二信号边缘的示意图。
[0011] 图4为根据本发明一实施例的符合一预定数字信号型态的一第一数字输入信号以及一第二数字输入信号的时序图。
[0012] 图5为根据本发明一实施例的一边缘检测电路的示意图。
[0013] 图6为根据本发明一实施例的一边缘检测电路的一有效信号、二延迟的数字输入信号、一时脉信号、一预充信号、二启动信号、一输出信号、一闩控制信号,以及一判断信号的时序图。
[0014] 图7为根据本发明一第三实施例的一数字传送器的示意图。
[0015] 图8为根据本发明一第一实施例的用于校正数字传送器的方法的流程图
[0016] 图9为根据本发明一第二实施例的用于校正数字传送器的方法的流程图。
[0017] 主要元件符号说明:
[0018] 100、200、700                            数字传送器
[0019] 102_1~102_n、202_1~202_n、             可调延迟线
[0020] 702_1~702_n
[0021] 104_1~104_n、204_1~204_n、             转换装置
[0022] 704_1~704_n
[0023] 106、206、706                            校正装置
[0024] 102_1~102_n                            可调延迟线
[0025] 208                                     基频数据处理电路
[0026] 2062_1~2062_(n-1)                      边缘检测电路
[0027] 2064                                    调整电路
[0028] 2066                                    型态判断电路
[0029] 302                                     左侧部分
[0030] 304                                     右侧部分
[0031] 3022、3026、3028、3042、                 信号边缘
[0032] 3046、3048、3050
[0033] 3024、3044                               范围
[0034] 500                                     边缘检测电路
[0035] 502                                     闩锁器
[0036] 504                                     第一D型正反器
[0037] 506                                     第二D型正反器
[0038] 7062                                    相位检测电路
[0039] 7064                                    调整电路
[0040] 802~814、902~912                       步骤
[0041] t1、t2                                   时间
[0042] Sed’                                    边缘控制信号
[0043] CLKS                                    时脉信号
[0044] PRE                                     预充信号
[0045] DXIN、DXREF                               启动信号
[0046] CMPO                                    输出信号
[0047] LATCH                                   闩锁控制信号
[0048] t_1~t_n、t_1’~t_n’、t_1”~t_n”       延迟时间
[0049] D_1~D_n、D_1’~D_n’、                   数字输入信号
[0050] D_1”~D_n”
[0051] Dt_1~Dt_n、Dt_1’~Dt_n’、                延迟的数字输入信号[0052] Dt_1”~Dt_n”
[0053] So_1~So_n、So_1’~So_n’、                转换信号
[0054] So_1”~So_n”
[0055] N、N’                                    数字基频数据
[0056] LO’                                     震荡信号
[0057] Sd_1’~Sd_(n-1)’、Sd”                    判断信号
[0058] Sv’                                     有效信号

具体实施方式

[0059] 在说明书权利要求书当中使用了某些词汇来指称特定的元件。所属领域中具有通常知识者应可理解,硬件制造商可能会用不同的名词来称呼同样的元件。本说明书及权利要求书并不以名称的差异来作为区分元件的方式,而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”为一开放式的用语,故应解释成“包含但不限定于”。另外,“耦接”一词在此包含任何直接及间接的电气连接手段。因此,若文中描述一第一装置耦接于一第二装置,则代表该第一装置可直接电气连接于该第二装置,或通过其他装置或连接手段间接地电气连接至该第二装置。
[0060] 请参考图1,图1为根据本发明一第一实施例的一数字传送器100的示意图。数字传送器通常用以接收基频信号,以对接收到的基频信号进行数字放大以及向上转换(up-convert)至射频(radio frequency, RF)的操作,并且将向上转换后的信号组合为一输出射频信号后以天线传送。为了方便说明,图1仅绘示一部分的数字传送器,例如数字传送器的输出级。数字传送器100包含多个可调(adjustable)延迟线102_1~102_n、多个转换装置(例如编码单元电路)104_1~104_n以及一校正装置106。多条可调延迟线102_1~102_n用以通过多个延迟时间t_1~t_n来延迟多个数字输入信号D_1~D_n,以分别产生多个延迟的(delayed)数字输入信号Dt_1~Dt_n。多个转换装置104_1~104_n用以分别将多个延迟的数字输入信号Dt_1~Dt_n转换为多个转换信号So_1~So_n。多个转换信号So_1~So_n接着会被组合,以产生数字传送器100的输出射频信号。校正装置106用以调整多条可调延迟线102_1~102_n中至少一可调延迟线的延迟时间,以使多个转换装置104_1~104_n分别在预设时间点转换多个延迟的数字输入信号Dt_1~Dt_n,举例来说,为了减轻单元电路延迟不匹配的问题,该至少一延迟线会被调整以使至少二转换装置大体上(substantially)同时转换延迟的数字输入信号。依此原理,可使多个转换装置104_1~104_n大体上同时转换多个延迟的数字输入信号Dt_1~Dt_n。
[0061] 以下将以二位编码架构作举例来说明本发明所提出的校正架构。多个数字输入信号D_1~D_n分别为多个二位编码数字位,其中数字输入信号D_1为该多个二位编码数字位中的最低有效位(least significant bit,LSB),且数字输入信号D_n为该多个二位编码数字位中的最高有效位(most significant bit,MSB)。因此,数字输入信号D_1~D_n中位的有效程度是由D_1逐渐增加到D_n。多个转换装置104_1~104_n用以产生多个转换信号So_1~So_n,其中当转换装置104_2~104_n被逐一开启时,转换信号So_1~So_n的功率分别为P*20、P*21、P*22、...、P*2(n-1),P为转换装置104_1所产生的转换信号So_1的功率。换言之,多0 1 2 (n-1)
个转换装置104_1~104_n的面积分别为A*2 、A*2 、A*2 、...、A*2 ,其中A为转换装置
104_1的面积。然而,在实作上,多个转换装置104_1~104_n可能无法同时接收多个数字输入信号D_1~D_n。因此,多条可调延迟线102_1~102_n被用来为多个数字输入信号D_1~D_n提供多个延迟时间t_1~t_n,以使多个延迟的数字输入信号Dt_1~Dt_n能够大体上同时被传送到多个转换装置104_1~104_n。因此,本发明的校正装置106用来调整多个延迟时间t_1~t_n,以使多个延迟的数字输入信号Dt_1~Dt_n可通过调整过的多个延迟时间t_1~t_n而大体上同时被传送到多个转换装置104_1~104_n。
[0062] 基于图1所示的数字传送器100的概念,本发明还提供了一第二实施例于图2,图2为根据本发明第二实施例的一数字传送器200的示意图。数字传送器200包含多条可调延迟线202_1~202_n、多个转换装置204_1~204_n、一校正装置206以及一基频数据处理电路208。基频数据处理电路208用以根据一震荡信号LO’调变一数字基频数据N’,以产生多个数字输入信号D_1’~D_n’。举例来说,数字基频数据N’为差动(differential)数字基频数据,具有差动的同相成份(in-phase component)以及差动的正交成份(quadrature 
component),且数字基频数据N’的同相成份以及正交成份以震荡信号LO’来取样,以产生多个数字输入信号D_1’~D_n’。
[0063] 多条可调延迟线202_1~202_n通过多个延迟时间t_1’~t_n’来延迟多个数字输入信号D_1’~D_n’,以分别产生多个延迟的数字输入信号Dt_1’~Dt_n’。多个转换装置204_1~204_n用以将多个延迟的数字输入信号Dt_1’~Dt_n’分别转换为多个转换信号So_
1’~So_n’。值得注意的是,当数字传送器200执行正常(normal)传送操作时,多个转换信号So_1’~So_n’会被合成为一放大的(amplified)传送信号。
[0064] 校正装置206包含多个边缘(edge)检测电路2062_1~2062_(n-1)、一调整电路2064以及一型态(pattern)判断电路2066。如图2所示,每一边缘检测电路耦接于多条可调延迟线202_1~202_n的二连续可调延迟线之间,以产生一判断信号,判断在该二连续可调延迟线之间的一第一可调延迟线所输出的一第一延迟的数字输入信号的一第一信号边缘是否与在该二连续可调延迟线之间的一第二可调延迟线所输出的一第二延迟的数字输入信号的一第二信号边缘对齐。调整电路2064根据多个边缘检测电路2062_1~2062_(n-1)所分别产生的该多个判断信号Sd_1’~Sd_(n-1)’,来逐一(one-by-one)调整多条可调延迟线
202_1~202_n的多个延迟时间t_1’~t_n’,以使多个转换装置204_1~204_n大体上同时接收多个延迟的数字输入信号Dt_1’~Dt_n’。型态判断电路2066用以通过对数字基频数据N’的一数字信号型态进行检测,来产生一有效(valid)信号Sv’。若数字基频数据N’的数字信号型态符合于一预定数字型态,则型态判断电路2066会产生有效信号Sv’来逐一使能(enable)多个边缘检测电路2062_1~2062_(n-1)。
[0065] 进一步来说,在第二实施例中每一边缘检测电路可为一正反开关检测器(bang-bang detector),用以检测一第一延迟的数字输入信号的一第一信号边缘以及一第二延迟的数字输入信号的一第二信号边缘。当数字传送器200执行电路延迟校正时,多个边缘检测电路2062_1~2062_(n-1)会被逐一开启,来分别检测二连续可调延迟线所输出的二延迟的数字输入信号的信号边缘,并且逐一输出多个判断信号Sd_1’~Sd_(n-1)’。同时,调整电路2064也会根据多个判断信号Sd_1’~Sd_(n-1)’来逐一调整多条可调延迟线202_1~202_n的多个延迟时间t_1’~t_n’。
[0066] 举例来说,当开始校正数字功率放大电路200的电路延迟时,第一边缘检测电路2062_1会先被启动或使能,以检测第一延迟的数字输入信号Dt_1’以及第二延迟的数字输入Dt_2’的信号边缘(例如上升边缘(rising edge)或下降边缘(falling edge))。接着,第一边缘检测电路2062_1会输出第一判断信号Sd_1’至调整电路2064,且调整电路2064会根据第一判断信号Sd_1’来判断第二延迟的数字输入Dt_2’是领先(lead)还是落后(lag)于第一延迟的数字输入信号Dt_1’。接下来,调整电路2064会输出一第二调整信号Sad_2’来调整第二可调延迟线202_2的延迟时间t_2’,以将第一延迟的数字信号Dt_1’与第二延迟的数字信号Dt_2’的边缘对齐(align),以使第一延迟的数字输入信号Dt_1’以及第二延迟的数字输入Dt_2’大体上同时抵达转换装置204_1以及204_2。
[0067] 接着,第二边缘检测电路2062_2会被启动来检测第二延迟的数字输入Dt_2’以及第三延迟的数字输入Dt_3’的信号边缘,以产生第二判断信号Sd_2’至调整电路2064。调整电路2064会根据第二判断信号Sd_2’来判断第三延迟的数字输入Dt_3’是领先(lead)还是或落后(lag)于第二延迟的数字输入信号Dt_2’。接下来,调整电路2064会输出一第三调整信号Sad_3’来调整第三可调延迟线202_3的延迟时间t_3’,以使第二延迟的数字输入信号Dt_2’以及第三延迟的数字输入Dt_3’大体上同时被传送到转换装置204_2以及204_3。
[0068] 基于以上概念,校正流程可重复地执行直到所有的可调延迟线202_1~202_n的延迟时间t_1’~t_n’全部皆被校正,因此多个延迟的数字输入信号Dt_1’~Dt_n’可大体上同时被传送到多个二位编码转换电路204_1~204_n。值得注意的是,校正流程可开始于第一可调延迟线202_1并且结束于第一可调延迟线202_1,以进行封闭回圈(closedloop)校正,或可开始于第一可调延迟线202_1并且结束于最后一条可调延迟线202_n,以进行开放回圈(open loop)校正。
[0069] 此外,边缘检测电路以及调整电路2064用以对二连续可调延迟线中的一条可调延迟线执行至少两次(或任意偶数次)校正,以克服死区(dead-zone)的问题。请参考图3,图3为根据本发明一实施例的二连续可调延迟线在执行第一次校正以及第二次校正后的二信号边缘的示意图。举例来说,二连续可调延迟线分别是第一可调延迟线202_1以及第二可调延迟线202_2。在图3的左侧部分302中,第一延迟的输入信号Dt_1’的信号边缘3022发生于时间t1,且第一边缘检测电路2062_1的死角区可视为时间t1附近的范围3024。若第二延迟的数字输入信号Dt_2’的信号边缘3026在第一检测电路2062_1的死角区3024之内,则第一检测电路2062_1可能无法正确地判断出第一延迟的数字输入信号Dt_1’以及第二延迟的数字输入信号Dt_2’之间的领先/落后关系。在此情况下,第一检测电路2062_1会无法输出正确的第一判断信号Sd_1’至调整电路2064,而导致调整电路2064错误地将第二延迟的数字输入信号Dt_2’信号边缘3026调整为远离第一延迟的数字输入信号Dt_1’的信号边缘3022,例如将信号边缘3026调整为死角区3024外的信号边缘3028,因而导致对于第一可调延迟线
202_1以及第二可调延迟线202_2的校正失败。
[0070] 为了克服上述问题,第一边缘检测电路2062_1以及调整电路2064会对第二可调延迟线202_2执行两次(或任意多次)的校正。在图3的右侧部分304中,第一延迟的数字输入信号的Dt_1’的信号边缘3042发生于时间t2,且第一边缘检测电路2062_1的死角区可视为时间t2附近的范围3044。相似于前述段落,若第二延迟的数字输入信号Dt_2’的信号边缘3046在第一检测电路2062_1的死角区3044之内,则调整电路2064可能会错误地将第二延迟的数字输入信号Dt_2’信号边缘3046调整为远离第一延迟的数字输入信号的Dt_1’的信号边缘3042,例如将信号边缘3046调整为在死角区3044外的信号边缘3048。针对此问题,第一边缘检测电路2062_1以及调整电路2064会对第二可调延迟线202_2执行第二次的校正,以将第二延迟的数字输入信号Dt_2’的信号边缘3048校正为再度接近第一延迟的数字输入信号的Dt_1’的信号边缘3042,例如将信号边缘3048校正为信号边缘3050。因此,通过对多条可调延迟线202_1~202_n执行偶数次的校正,可据以降低边缘检测电路的累加错误机率(accumulated error probability)。
[0071] 在另一实施例中,在决定出上述领先/延迟关系之前使用一放大器来放大二延迟的数字输入信号的信号边缘之间的时间差(time difference),亦可降所述的死区效应。在又一实施中,一抖动(dithering)技术可被应用在调整电路2064所输出的该判断信号上,以减少累加错误机率(accumulated error probability)。总之,基于以上实施例的概念所作的变化皆落入本发明的范畴。
[0072] 再者,为了检测二连续可调延迟线所分别输出的两个延迟的数字输入信号的信号边缘,对应的二数字输入信号必须符合于一预定数字信号型态(pattern)。换言之,该二数字输入信号必须有相同的上升边缘时间(rising edge time)及/或相同的下降边缘时间(falling edge time)。以第一可调延迟线202_1以及第二可调延迟线202_2为例,图4为根据本发明一实施例的符合一预定数字信号型态的一第一数字输入信号D_1’以及一第二数字输入信号D_2’的时序图。在图4中,可看出第一数字输入信号D_1’以及第二数字输入信号D_2’与震荡信号LO’同步,且第一数字输入信号D_1’的数据与第二数字输入信号D_2’的数据完全相同。因此,第一数字输入信号D_1’以及第二数字输入信号D_2’的信号边缘在分别输入至第一可调延迟线202_1以及第二可调延迟线202_2前必然是相同的。
[0073] 在本实施例中,型态判断电路2066用以根据数字基频数据N’来检测第一数字输入信号D_1’以及第二数字输入信号D_2’的数字信号型态是否符合该预定数字信号型态。若第一数字输入信号D_1’以及第二数字输入信号D_2’的数字信号型态符合该预定数字信号型态,型态判断电路2066会产生有效信号Sv’以启动/使能第一边缘检测电路2062_1,以开始检测第一数字输入信号D_1’以及第二数字输入信号D_2’的信号边缘。在校正完第一可调延迟线202_1以及第二可调延迟线202_2之后,型态判断电路2066接着会继续检测接下来的两个数字输入信号(例如第二数字输入信号D_2’以及第三数字输入信号D_3’),以此类推,直到所有的可调延迟线202_1~202_n全部都被校正为止。
[0074] 只有当该预定数字型态被从数字基频数据N’中辨识出来时,才实行边缘检测,是为了达到背景校正(background calibration)的目的。在其他的设计中,基频数据处理电路208可产生一测试型态以进行延迟校正,若此则上述的型态判断的步骤可被省略。
[0075] 请参考图5,图5为根据本发明一实施例的一边缘检测电路500的示意图。边缘检测电路500为一低功率数据识别(data-aware)相位/边缘检测器,且边缘检测电路500至少包含一闩锁器(latch)502、一第一D型正反器(D-flip-flop,DFF)504以及一第二D型正反器506。闩锁器502用以根据有效信号Sv’来比较两个延迟的数字输入信号(例如第一数字输入信号D_1’与第二数字输入信号D_2’)的信号边缘,并且输出一判断信号(例如判断信号Sd_
1’)来判断该二延迟的数字输入信号之间的领先/落后情形。第一D型正反器504用以对闩锁器502进行预先充电,以增加边缘检测电路500的操作速度。第二D型正反器506用以根据有效信号Sv’来输出判断信号,其中有效信号Sv’具有低切换速率(toggling rate)。此外,边缘检测电路500另接收一边缘控制信号Sed’,边缘控制信号Sed’用来控制边缘检测电路500的多工器,以决定边缘检测电路500检测该二延迟的数字输入信号的下降边缘或上升边缘。
举例来说,当边缘控制信号Sed’为0时,边缘检测电路500会检测该二延迟的数字输入信号的下降边缘;当边缘控制信号Sed’为1时,边缘检测电路500会检测该二延迟的数字输入信号的上升边缘。由于边缘检测电路500的电路元件以及其连接关系已绘示于图5,为简洁之故,其余细节不另赘述。
[0076] 接下来以第一可调延迟线202_1以及第二可调延迟线202_2作举例说明,请参考图6,图6为根据本发明一实施例的边缘检测电路500的一有效信号Sv’、二延迟的数字输入信号Dt_1’以及Dt_2’、一时脉信号CLKS、一预充信号(pre-charge)PRE、二启动信号DXIN以及DXREF、一输出信号CMPO、一闩锁控制信号LATCH,以及一判断信号Sd_1’的时序图。在图6中,边缘检测电路500用以检测该二延迟的数字输入信号的下降边缘。在时间t3时,型态判断电路2066产生有效信号Sv’。在时间t4时,第一D型正反器504输出反向的预充信号 以解除闩锁器502的预充电状态,并使其进入评估状态。在时间t5时(亦即Dt_1’以及Dt_2’的下降边缘),闩锁器502将输出信号CMPO输出至第二D型正反器506。在时间t6时,第二D型正反器
506产生判断信号Sd_1’至调整电路2064,判断信号Sd_1’包含第一延迟的数字输入信号Dt_
1’以及第二延迟的数字输入信号Dt_2’的领先/落后信息。
[0077] 由于用以检测该二延迟的数字输入信号的下降边缘的时序图已绘示于图6,故本领域通常知识者当可通过图6推知检测该二延迟的数字输入信号的上升边缘的时序图,故不再赘述。
[0078] 基于图1所示的数字传送器100的概念,本发明还公开了一第三实施例于图7,图7为根据本发明一第三实施例的一数字传送器700的示意图。数字传送器700包含多条可调延迟线702_1~702_n,多个转换装置(例如编码单元电路)704_1~704_n以及一校正装置706。多条可调延迟线702_1~702_n用以通过多个延迟时间t_1”~t_n”来延迟多个数字输入信号D_1”~D_n”,以分别产生多个延迟的数字输入信号Dt_1”~Dt_n”。多个转换装置704_1~
704_n用以分别将多个延迟的数字输入信号Dt_1”~Dt_n”转换为多个转换信号So_1”~So_n”。当数字传送器700执行正常传送操作时,多个转换信号So_1”~So_n”被合成为一放大的传送信号。
[0079] 校正装置706包含一相位检测电路7062以及一调整电路7064。相位检测电路7062耦接于多个转换装置704_1~704_n的输出端。相位检测电路7062用以检测多个转换信号So_1”~So_n”中一第一转换信号以及一第二转换信号之间的一相位差,其中该第一转换信号对应于多个延迟的数字输入信号Dt_1”~Dt_n”中的一第一延迟的数字输入信号,该第一延迟的数字输入信号由多条可调延迟线702_1~702_n中的一第一可调延迟线所输出;该第二转换信号对应于多个延迟的数字输入信号Dt_1”~Dt_n”中的一第二延迟的数字输入信号,且该第二延迟的数字输入信号由多条可调延迟线702_1~702_n中的一第二可调延迟线所输出。调整电路7064用以调整该第一可调延迟线的一第一延迟时间及/或调整该第二可调延迟线的一第二延迟时间中,以大体上消除(cancel)该第一转换信号以及该第二转换信号之间的该相位差。
[0080] 值得注意的是,若在多个转换信号So_1”~So_n”之间发生相位不匹配(mismatch)的情形时,则可能导致放大的传送信号中会有噪声以及非理想的突波(spurs)。因此,为了降低噪声以及非理想的突波,在第三实施例中,校正装置706会逐一对多个转换信号So_1”~So_n”中每两个转换信号之间的相位差进行检测,并且据以调整相关的两个可调延迟线中的一者以消除或降低该两个转换信号之间的相位差。举例来说,相位检测电路7062用以先对第一转换信号So_1”以及第二转换信号So_2”之间的相位差进行检测,来产生一判断信号Sd”至调整电路7064。接着,调整电路7064会调整第二可调延迟线702_2以消除第一转换信号So_1”以及第二转换信号So_2”之间的相位差。
[0081] 接下来,相位检测电路7062会继续检测第二转换信号So_2”以及第三转换信号So_3”之间的相位差,来产生判断信号Sd”至调整电路7064,调整电路7064之后会调整第三可调延迟线702_3以消除第二转换信号So_2”以及第三转换信号So_3”之间的相位差。再接下来校正装置706会继续进行校正直到所有的可调延迟线702_1~702_n都已被校正,而使多个转换信号So_1”~So_n”具有大体上相同的相位。值得注意的是,上述校正可开始于第一可调延迟线702_1并结束于第一可调延迟线702_1,以进行封闭回圈(closed loop)校正,或可开始于第一可调延迟线702_1并且结束于最后一条可调延迟线702_n,以进行开放回圈(open loop)校正。
[0082] 此外,以上的校正装置706仅是一个范例,并非作为本发明的限制。在本发明另一实施例中的校正装置706中,相位检测电路7062用以检测多个转换信号So_1”~So_n”中的一第一转换信号与一第二转换信号之间的一相位差,其中该第一转换信号对应于多个延迟的数字输入信号Dt_1”~Dt_n”中的一第一延迟的数字输入信号,其中该第一延迟的数字输入信号由多条可调延迟线702_1~702_n中的一第一可调延迟线所输出,该第二转换信号为多个转换信号So_1”~So_n”所合成的一合成信号。调整电路7064用以调整该第一可调延迟线的一第一延迟时间以大体上消除该第一转换信号以及该第二转换信号之间的该相位差。
[0083] 进一步来说,校正电路706还可包含一参考信号产生电路(未图示),该参考信号产生电路为第一可调延迟线702_1以及第一转换装置704_1的复制电路(duplicate circuit)。因此,该参考信号产生电路会产生一相似于第一转换信号So_1”的参考信号。当校正电路706开始校正时,相位检测电路7062用以先对第二转换信号So_2”与第一转换信号So_1”及该参考信号所合成的一合成信号之间的一相位差进行检测,以产生一判断信号Sd”至调整电路7064。接着,调整电路7064会调整第二可调延迟线702_2以抵销第二转换信号So_2”与第一转换信号So_1”及该参考信号所合成的该合成信号之间的一相位差。请注意,在本实施例中,第一转换信号So_1”以及该参考信号所合成的该合成信号的功率会符合于第二转换信号So_2”的功率,举例来说,若第一转换信号So_1’以及该参考信号的功率皆为P,第一转换信号So_1’以及该参考信号所合成的该合成信号的功率则会是2*P,而第二转换信号So_2”的功率也是2*P。在校正程序中,第二转换信号So_2”以及第一转换信号So_1’以及该参考信号所合成的该合成信号是于不同时间被产生。
[0084] 接着,相位检测电路7062用以检测第三转换信号So_3”与第二转换信号So_2”、第一转换信号So_1”以及该参考信号所合成的一合成信号之间的相位差,以产生判断信号Sd”至调整电路7064。接着,调整电路7064会调整第三可调延迟线702_3以抵销第三转换信号So_3”与第二转换信号So_2”、第一转换信号So_1”以及该参考信号所合成的该合成信号之间的相位差。之后,第三转换信号So_3”的功率会等于4*P,而第二转换信号So_2”、第一转换信号So_1”以及该参考信号所合成的该合成信号的功率也是4*P(亦即2*P+P+P)。
[0085] 接着,相位检测电路7062继续检测第四转换信号与第三转换信号So_3”、第二转换信号So_2”、第一转换信号So_1”以及该参考信号所合成的一合成信号之间的相位差,以产生判断信号Sd”至调整电路7064。之后,调整电路7064会调整第四可调延迟线的相位以抵销第四转换信号与第三转换信号So_3”、第二转换信号So_2”、第一转换信号So_1”以及该参考信号所合成的该合成信号之间的该相位差。接下来,校正装置706继续校正程序直到所有的可调延迟线702_1~702_n皆已被校正,而使多个转换信号So_1”~So_n”具有大体上相同的相位。请注意,校正程序可开始于第一可调延迟线702_1并且结束于第一可调延迟线702_1,以进行封闭回圈校正,或可开始于第一可调延迟线702_1并且结束于最后一条可调延迟线702_n,以进行开放回圈校正。
[0086] 如上所述,由于多个转换信号So_1”~So_n”之间的相位不匹配会带来噪声以及非理想的突波,相位检测电路7062也可改为检测噪声层级,而不检测相位特性。在本发明另一实施例中,校正装置706可根据多个转换信号So_1”~So_n”的噪声层级(noise level)来逐一地对多条可调延迟线702_1~702_n进行校正,以降低该噪声层级。通过校正噪声层级,多条可调延迟线702_1~702_n之间的延迟不匹配可被校正。
[0087] 图8为根据本发明一第一实施例的用于校正数字传送器200的方法的流程图。请注意,假若可获得大体上相同的结果,则这些步骤并不一定要遵照图8所示的执行次序来执行,亦即其他的步骤可插入其中。图8的步骤如下:
[0088] 步骤802:使用多条可调延迟线202_1~202_n来通过多个延迟时间t_1’~t_n’延迟多个数字输入信号D_1’~D_n’,以分别产生多个延迟的输入信号Dt_1’~Dt_n’;
[0089] 步骤804:使用多个转换装置204_1~204_n来分别将多个延迟的数字输入信号Dt_1’~Dt_n’转换为多个转换信号So_1’~So_n’;
[0090] 步骤806:通过为数字基频数据N’判断数字信号型态,来产生有效信号Sv’;
[0091] 步骤808:判断被二连续可调延迟线所输出的二延迟的数字输出信号的信号边缘是否对齐,并且据以产生判断信号;
[0092] 步骤810:调整该二条可调延迟线中之一者,以使对应的二转换装置大体上同时接收到该二延迟的数字输出信号;
[0093] 步骤812:判断是否所有的可调延迟线702_1~702_n皆已被校正。若是,继续执行步骤814;若否,执行步骤808;
[0094] 步骤814:校正结束。
[0095] 图9为根据本发明一第二实施例的用于校正数字传送器700的方法的流程图。请注意,假若可获得大体上相同的结果,则这些步骤并不一定要遵照图9所示的执行次序来执行,亦即其他的步骤可插入其中。图9的步骤如下:
[0096] 步骤902:使用多条可调延迟线702_1~702_n来通过多个延迟时间t_1”~t_n”延迟多个数字输入信号D_1”~D_n”,以分别产生多个延迟的输入信号Dt_1”~Dt_n”;
[0097] 步骤904:使用多个转换装置704_1~704_n来分别将多个延迟的数字输入信号Dt_1”~Dt_n”转换为多个转换信号So_1”~So_n”;
[0098] 步骤906:检测多个转换信号So_1”~So_n”中的二转换信号之间的一相位差,以产生判断信号Sd”;
[0099] 步骤908:调整二可调延迟线中之一者,以大体上消除该二转换信号之间的相位差;
[0100] 步骤910:判断是否所有的可调延迟线702_1~702_n皆已被校正。若是,继续执行步骤912;若否,执行步骤906;
[0101] 步骤912:校正结束。
[0102] 简言之,根据以上实施例,本发明解决/减轻了由于多个转换装置之间的延迟不匹配所产生的输出噪声的问题。本发明使用了一反馈回路(feedback loop)来检测延迟的数字输入信号的信号边缘或检测转换信号的相位差或噪声,并且据以调整可调延迟线以降低所输出的放大信号的噪声层级。因此,本发明提供了高正确性以及高解析度的功效,并且易于实现。此外,本发明的数字传送器仅占用较小的面积并且产生较小的电流损耗。
[0103] 以上所述仅为本发明的较佳实施例,凡依本发明权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。
QQ群二维码
意见反馈