The average value determining device

【発明の詳細な説明】 （産業上の利用分野） 本発明は、平均値決定装置、より詳細には、それぞれ積分測定器によって把握され、割算器において互いに比に置換えられた独立変数測定値によって、従属変数測定値の平均値を決定する平均値決定装置に関する。

（従来の技術と発明が解決しようとする問題点） このような装置は、例えば製造設備の生産高に依存した運転手段の消費、または直径の長さと経過時間との商としての平均速度のような、従属変数と独立変数との商としての平均値が重要である場合、測定技術においてますます必要になっている。 このような場合、２つの測定値から第３の関連する値を商の形成によって見出す必要がある場合、独立変数の小さな値の場合に充分な精度、したがって使用可能な平均値結果を早く得ることができるようにするため、可及的に高い測定感度を得る必要がある。 他方において、アナログ処理回路が、大きな独立変数を越えて、非直線特性曲線範囲から飽和状態に制御されうるような大きな測定値に蓄積し、一方、例えばディジタル演算があまりにも多くの時間を要するため、ディジタル情報処理が、簡単な技術的な回路手段によっては充分に取扱うことができない程度に大きな数値になる。
これは、例えば、機械（例えば自動車）の総寿命以上に平均的な運転手段使用量が観察され、または記録される必要がある場合である。

このような現状を認識し、本発明の基本的な目的は、独立変数の極めて短い時間間隔の後、精度の高い平均値結果を供給し、これに必要な高い精度にもかかわらず、独立変数の大きな時間間隔の後でも、飽和現象または数値的な丸め誤差による情報損失をもたらすことがなく、したがって、変数の変更時に独立変数の著しく広い間隔にわたって、平均値における商への小さな影響をも識別し得るようにさせる、冒頭に記載の形式の平均値決定装置を提供することである。

（問題点を解決するための手段、作用および効果） この目的は、本発明によれば、冒頭に述べた形式の平均値決定装置において、それぞれの測定器の後に、測定器を初期状態にリセットすることによって測定値を周期的に受入れる累積記憶装置が接続され、それぞれの累積記憶装置に低減段が設けられ、この低減段は、１つの記憶装置がオーバフローした場合、オーバフローに導いた今までの測定結果の代りに、対応する累積記憶装置に低減された測定結果を戻すことによって、累積された測定結果を１ファクタだけ減少し、その場合、それぞれの記憶装置のオーバフローによって低減段における低減率が高められることによって達成される。

したがって、この対策は、ある程度、独立変数のインクリメントの増加によって準連続的に減少された商形式の感度を表わすことになる。 このようにすることによって、一つの変数が回路技術的に定められた限界値を超えて増加した場合、商の形成のための蓄積された被除数および蓄積された除数が、その後も測定値を得るための除数として使用される共通の率だけ減少された場合、商として存在する平均値が、その精度にいて損なわれることがない。 実際の測定値をこの率によって割れることは、
単に測定値の商の整数部分を考慮するだけでよく、割算によって余った端数は係数測定器に戻され、測定値を得るのに無駄にならないようにすることによって、丸め誤差を回避することができるため、ディジタル回路の実現に障害となることはない。

ディジタル回路構成の場合、実際の測定値の割算は、ディジタル割算器によって合目的に行われ、この割算器にカウンタから除数が供給されるため、丸め誤差が実際の測定値に影響を及ぼすことはない。 これに対して、二進コード化されて蓄積された変数は、実際の蓄積された測定値を減少させる除数が自由に選択可能であるため、シフトレジスタの内容をシフトすることによって簡単に合目的に分割される。

正確な平均値の決定が、より古い測定データに対するより新しい測定データの影響より、重要度が少ない場合には、単に、実際の測定値に対する除数が、蓄積された変数に対する除数より少し大きくされるだけでよい。 実際の測定値に対する除数が全く伴なわれない場合、蓄積された変数の割算が、二進コード化された情報のレジスタ位置のシフトによって行われたときには、レジスタオーバフローを生じることができないため、本発明による装置は、独立変数の無制限の時間によって実際的に使用することが可能である。

（実施例） 以下、図に示す実施例により本発明をさらに詳細に説明する。

第１図のブロック結線図は、それぞれ、センサ13.1,13.
2によって検出された前述の変数の概念による従属および独立の測定値12.1,12.2に対する信号処理チャネルを示している。 センサ13の各出力側に接続された積分測定器14.1,14.2は、それぞれ入力抵抗17の後に、容量性負帰還回路16を備えた演算増幅器15として示されている。
ブロック結線図を見易くするため、入力側または出力側に減結合される情報受入れまたは情報伝達の走査保持回路は、図示されていない。

制御回路18によって初期化されると、若干の測定期間の後、実際の測定値19.1または19.2が、測定器14.1または
14.2の出力端子において確められ、原則的に測定器と同一の構造を有することが可能な累積記憶装置21.1または
21.2に、スイッチ20.1または20.2を通して伝達される。
測定器14が再びその測定初期状態に戻されることによって、測定値19は消去されるが、これは図において演算増幅器15の容量性負帰還回路16に対する放電スイッチ22によって記号で示されている。 実際の測定値19を伝達した後、動作初期状態における測定器14の帰還が極めて頻繁に生じる場合、演算増幅器15が飽和状態にまで制御されず、したがって測定器14が測定値12によって過制御されないように保証される。 測定値12が著しく変動するか未知の状態にある場合、第１図に破線で示すように、一方のチャネル11において測定値19が過制御限界に達するおそれがある場合、測定値受入れのための制御回路18および機能初期状態における測定器14の帰還回路をOR回路24
を介して能動化する限界値報知器23.1または23.2を、測定器14.1および14.2のそれぞれの出力端子に接続する構成とするのがよい。

累積記憶装置21.1および21.2の出力側に割算器25が接続されている。 この割算器25は、独立変数の累積測定結果
27.2に関する従属変数に対する累積測定結果27.1の実際の平均値26を商の形態で送出する。 この出力は、割算器
25に入力された実際の測定結果27が、最も近い測定値の受入れ後のそれぞれの精算値を表わし、したがって測定器14に新しく供給された負荷的な測定値19がまだ考慮されていない限りにおいては、準連続的である。 この不連続度は、制御回路18によって調整することができ、したがって、累積記憶装置21における実際の測定値19の受入れの繰返し率によって調整することができる。

また、蓄積記憶装置21の容量は無制限ではない。 したがって、限界値報知器28.1または28.2が作動した場合、測定器14と同様に記憶装置21も初期状態に戻され、その後、それぞれの実際の蓄積された測定結果27.1または2
7.2が、スイッチ29.1または29.2を通して対応する低減段30.1たは30.2に伝達される。 この低減段において、それぞれの測定結果27が、実際値の分数に減少され、それぞれの記憶装置21が、以後、割算器25によって処理する測定結果27.1/27.2として、この減少された測定結果31.
1/31.2にセットされる。 この低減動作は、低減段30に対する第１図の原理ブロック結線図において、抵抗（比例）回路32を備えた演算増幅器15によって図示されている。 この演算増幅器15は、一方の測定結果限界値報知器
28が、OR入力端子33を介して測定結果低減制御回路34を駆動した場合、常にさらに一段階低減される。

この累積された測定結果27の減少にもかかわらず、記憶装置21の入力値に関する関係、したがって測定値19に対する関係を再び合わせるため、それぞれの測定器14.1,1
4.2の出力側に、対応する低減段35.1および35.2が接続されている。 双方のチャネル11.1および11.2のそれぞれにおいて同じ測定値低減が行われるため、割算器25から得られる平均値26への影響はない。

第１図において破線の分圧段36.1,36.2によって示されているように、それぞれの測定値19の一部分だけを、低減段35を介して対応する累積記憶装置21に伝達することが原理的に可能である。 このそれぞれの余った余剰測定値37.1および37.2は、所属する測定器14.1および14.2に戻され、測定値伝達の次のサイクルにおいて考慮され、
したがって平均値26の決定に無駄にならない。 これは、
例えば、測定器14を零値から作動される必要がなく、したがって測定特性曲線の非直線範囲を回避することができるという長所を有している。

第２図から分るように、本発明による装置の回路技術的な実現は、ディジタル回路技術によって行うことによって簡素化される。 第１図および第２図に示す回路は、平均値の決定に関して互いに等しいため、可能な限り同一の参照符号が選択されており、したがって、その詳細な説明は第２図については省略する。

センサ13は、測定値12としてパルスを供給し、このパルスが、マルチディジット二進カウンタとして構成された測定器14において加算（計算）される。

低減段30は、シフトレジスタ、したがって二進数の記憶装置でありうる。 この低減段30は記憶内容を最高値または最低値の位置に（通常の回路表示では“左方向に”または“右方向に”）シフトすることによって、２を掛ける掛算または２で割る割算を簡単に行うことができる。

二進コード化された初期状態が限定されているため、動作開始時に制御回路18が測定器14をリセット入力端子38
を介して計算初期位置“0"にセットし、低減段35に対する除数送信器45のシフトレジスタを“1"値にセットする。 一方、制御回路18は、低減段30のシフトレジスタを、そのセット入力端子39を介して、被除数低減段30.1
の場合に初期値“0"に調整し、除数低減段30.2の場合に初期値“1"に調整し、したがって割算器25の出力端子に初期平均値26“0"を生じる。

測定値19を累積記憶装置21に伝送する場合、低減段35において、シフトレジスタ送信器45のデータ出力端子から供給された除数としての実際の数によるディジタルの割算が行われる。 モジュロ段41（これは機能に関しては第１図の分割段36と同じ）が、完全な割算結果ではなく商の整数部分だけを累積記憶装置21（図面ではディジタル加算器として表わされている）に供給する。 一方、剰余測定値37としての余った割算剰余部は係数測定器14のデータ入力端子に今度は数初期状態として戻される（したがて、割算剰余部が次の測定値伝送の際に再び考慮されるため、常に記憶装置21の精算に、ディジタル割算からの丸め誤差が入らない）。

ディジタル累積記憶装置21（加算器）において、繰りあげ出力端子42にオーバフロー情報が生じた場合、再処理用に供給された測定値19が低減情報43を送出するように、制御回路34がOR入力端子33を介して駆動される。 低減段30のシフトレジスタを実現する場合、そのシフト入力端子44を駆動することを意味し、したがって、シフトレジスタ内容が１桁ずつ右側へシフトされる（最低値の位置の消失）。 これはレジスタ内容を1/2倍したことに相当する。 同時に低減段35に対する除数送信器45のレジスタ内容が、低い値の場所が隣接する高い値の場所の位置に達するように、１桁ずつ左側へシフトされる。 これは他のシフトレジスタの場合と同じ定数による増加、したがって低減段35に対する除数の倍増に相当する。 累積記憶装置21におけるオーバフローを取り除くため、オーバフローが生じた場合には、常に低減された値31による累積記憶装置の内容のキャリオーバが行われ、その後、
測定値19がわずか低減するよう考慮される。

除数送信器45の容量がシフトレジスタのオーバフローによって使いつくされた場合、正規の動作限界値に達する。 しかしながら、この限界値を超えた場合でも、１つの累積記憶装置21からの繰り上げ指令の場合に低減段30
のシフトレジスタがさらに進められるけれども、（除数送信器45の繰り上げ出力端子46、および論理素子45によって、制御されて）最大のシフトレジスタ内容が引続き維持されることによって、平均値決定の近似方法で動作を続行することができる。 したがって、測定値19の対応する低減が行われないのではなく、記憶装置21の累積結果の減少にもかかわらずにその後縮小せずに加えられるため、平均値26の最終的な商は、その後は単なる近似結果であり、この結果において、測定値発生点19のより新しいデータがより古いデータより強くなり、ウェートの増加が行われる。 これは、もちろん、第１図のアナログ回路技術で実現した場合でも同じである。

分かり易くするため、第２図においては、低減段および出力割算器として単に３個の独立のディジタル割算器（35.1,35.2,25）しか示されていない。 分離した時点にだけ測定値19が伝送されるため、多重動作時に、双方の係数測定器14.1,14.2および平均値26を不連続に送出する新しく装備された累積記憶装置21.1,21.2の出力側に接続される単に数個のディジタル割算器を、回路18または34によって制御されるように設けることができる。 さらに、第２図に示すディジタル回路構成は、同様に、本発明の枠内においてディジタル回路技術の個々の構成要素を別個に接続することによるか、または記憶装置のプログラムによって制御された測定値処理の枠内において、またはマイクロプロセッサによって、実現することができる。

【図面の簡単な説明】

第１図はアナログ信号処理回路技術による本発明の装置の一実施例を示すブロック結線図、第２図はディジタル信号処理回路技術による本発明の装置の別の実施例を示すブロック結線図である。 12.1……従属変数測定値、12.2……独立変数測定値、1
4.1,14.2……積分測定器、19.1,19.2……測定値、21.1,
21.2……累積記憶装置、25……被除数、27.1,27.2……
累積測定結果、30.1,30.2……低減段、31.1,31.2……低減された測定結果、35.1,35.2……低減段、37.1,37.2…
…割算剰余測定値、40……除数、41.1,41.2……モジュロ段、42……繰り上げ出力端子。