Detecting device

本発明は、検出装置に係り、特に、電気抵抗値の変化を利用して物理量を検出する検出装置に関する。

温度の変化に対して電気抵抗値が変化する抵抗器（以下、「サーミスタ」という。）を利用して物理量を検出する技術がある。 例えば、ＮＴＣサーミスタを用いて温度を検出する場合、一例として図６に示すように、温度の上昇に対して電気抵抗値が減少するが、温度に対する電気抵抗値の変化が線形ではない。 ＮＴＣサーミスタ以外のサーミスタ（例えば、ＰＴＣサーミスタやＣＴＲサーミスタ）であってもやはり、温度に対する電気抵抗値の変化が線形ではない。 そのため、一般的に、サーミスタは、一例として図７に示すように、電気抵抗値が３．９ｋΩの分圧用抵抗器に直列に接続され、これによって、一例として図８に示すような分圧出力を使用することで電気抵抗値の変化に対して線形性を持たせるようにしている。

しかし、サーミスタは温度に対する電気抵抗値の変化が大きいため、図７に示すような回路を構成することによって電気抵抗値の変化を線形化（リニアライズ化）させても、線形性の得られる温度範囲は限られる。 広範囲の温度を検出するためには、温度領域に応じて分圧抵抗値を切替スイッチで切り替える必要がある。 広範囲の温度を検出するための回路構成としては、例えば、図９に示すような回路構成が例示できる。 この場合、サーミスタ１００に対して分圧抵抗ユニット１０２及び切替スイッチユニット１０４を直列に接続する。 分圧抵抗ユニット１０２は、電気抵抗値が２４０ｋΩの分圧用抵抗器１０２Ａ、電気抵抗値が３．９ｋΩの分圧用抵抗器１０２Ｂ、及び電気抵抗値が０．３６ｋΩの分圧用抵抗器１０２Ｃを含んで構成されており、切替スイッチユニット１０４は、切替スイッチ１０４Ａ，１０４Ｂ，１０４Ｃを含んで構成されている。 図９に示す回路では、一端に電源電圧ＶＤＤが印加されたサーミスタ１００の他端を、低温領域Ｔ _Ｌ （例えば、−３０℃＜Ｔ _Ｌ ≦７５℃）に対応する分圧用抵抗器１０２Ａ、中温領域Ｔ _Ｍ （例えば、７５℃＜Ｔ _Ｍ ≦１８０℃）に対応する分圧用抵抗器１０２Ｂ、及び高温領域Ｔ _Ｈ （例えば、１８０℃＜Ｔ _Ｈ ≦３５０℃）に対応する分圧用抵抗器１０２Ｃ（以下、分圧用抵抗器１０２Ａ，１０２Ｂ，１０２Ｃを区別して説明する必要がない場合は「分圧用抵抗器１０２」という。）の各々の一端に接続し、分圧用抵抗器１０２Ａの他端に、一端が接地された切替スイッチ１０４Ａの他端を接続し、分圧用抵抗器１０２Ｂの他端に、一端が接地された切替スイッチ１０４Ｂの他端を接続し、分圧用抵抗器１０２Ｃの他端に、一端が接地された切替スイッチ１０４Ｃの他端を接続する。 そして、切替スイッチ１０４Ａ，１０４Ｂ，１０４Ｃ（以下、区別して説明する必要がない場合は「切替スイッチ１０４」という。）のうち、検出する温度領域に対応する切替スイッチ１０４のみをオンすることにより、一例として図１０に示すように、低温領域Ｔ _Ｌ 、中温領域Ｔ _Ｍ及び高温領域Ｔ _Ｈの温度領域毎に電気抵抗値のリニアライズ化を図ることが可能となる。

サーミスタの電気抵抗値のリニアライズ化を図るためのその他の技術としては、例えば、特許文献１〜４に記載の技術が挙げられる。 これらの技術は何れも温度領域毎にサーミスタの電気抵抗値を変化させるものである。

特許文献１には、サーミスタで検出する複数の温度領域毎にサーミスタに供給する電流値を切り替える技術が開示されている。

また、特許文献２には、温度により電気抵抗値が変化する素子を用いて温度を検出する温度検出装置において、素子に対して各々が複数の温度領域毎に直列に接続されると共に、互いが並列に接続された複数の抵抗器のうちの何れかを、切替スイッチのオンとオフを切り替えることにより選択し、選択された抵抗器に電流を供給する技術が開示されている。

また、特許文献３には、温度センサとプルアップ抵抗器との分圧値をセンサ出力とする温度検出回路であって、電気抵抗値の異なる複数のプルアップ抵抗器を温度センサに対して選択的に切り替えるスイッチング素子を備えた温度検出回路が開示されている。

更に、特許文献４には、電気回路とサーミスタとの間に接続され、それぞれ異なった電気抵抗値を有すると共にサーミスタの出力をプルアップする複数のプルアップ抵抗器を切り替えるためのスイッチを備えた温度検出装置が開示されている。

しかしながら、図９に示す回路構成では、切替スイッチ１０４の電気抵抗値が分圧抵抗値に加算されるので、温度によりサーミスタ１００及び分圧用抵抗器１０２が数百Ωになると、切替スイッチ１０４の電気抵抗値が無視できなくなり、検出誤差が生じる、という問題点があった。

また、切替スイッチ１０４の電気抵抗値の影響を小さくするために、切替スイッチ１０４として例えば電界効果トランジスタ（ＦＥＴ）を用いてそのゲート幅を広げることにより電気抵抗値を下げる方法も考えられるが、作図面積が増大する、という問題点が発生する。

また、分圧出力及び切替スイッチ１０４の電圧降下分を測定し、切替スイッチ１０４による電圧誤差分を演算して除去する方法も考えられるが、演算する手段が必要になって形体の大型化及びコストの増大を招くと共に、ＡＤ変換誤差の大きなゼロスケール近傍をＡＤ変換することになるため、検出誤差を低減することが難しい、という問題点があった。

更に、特許文献１〜４に記載の技術は何れも、スイッチング素子の電気抵抗値に起因する検出誤差を抑制することができない、という問題点を有している。

なお、温度以外の物理量（例えば、コンデンサの静電容量や物体の歪み量など）を抵抗素子の電気抵抗値を利用して検出する場合も温度を検出する場合と同様の問題点を有している。

本発明は上記問題点を解決するために成されたものであり、スイッチング素子の構造を変えずに、スイッチング素子の電気抵抗値に起因する検出誤差を抑制することができる検出装置を提供することを目的とする。

上記目的を達成するために、請求項１に記載の検出装置は、一端に第１定電圧が印加され、検出対象としての物理量の変化に応じて電気抵抗値が変化する検出素子と、一端が前記検出素子の他端に接続された抵抗素子と、前記抵抗素子の他端に接続された第１端子、前記第１定電圧よりも低電圧な第２定電圧に制御される第２端子、及び所定の大きさ以上の電圧が印加されたときに、通常時非導通の前記第１端子及び前記第２端子間を導通させる制御端子を備えたスイッチング素子と、前記第１端子及び前記第２端子間の導通及び非導通に応じて、前記検出素子の一端と前記抵抗素子の他端との電位差が所定電位差に維持されるように前記制御端子に印加する電圧を制御する制御手段と、前記第１定電圧と前記第１端子との電位差が前記検出素子と該検出素子の他端に接続された前記抵抗素子とで分圧された電位をデジタル値に変換すると共に、第１基準電位を前記第１定電圧とし、第２基準電位を前記第１端子の印加電圧としたＡＤ変換器と、を含んで構成されている。

請求項１に記載の検出装置では、検出対象としての物理量の変化に応じて電気抵抗値が変化する検出素子の一端に第１定電圧が印加され、抵抗素子の一端が前記検出素子の他端に接続され、第１端子、第２端子及び制御端子を備えたスイッチング素子の前記第１端子が前記抵抗素子の他端に接続され、前記第２端子が前記第１定電圧よりも低電圧な第２定電圧に制御され、前記制御端子に所定の大きさ以上の電圧が印加されたときに、通常時非導通の前記第１端子及び前記第２端子間が導通される。

そして、請求項１に記載の検出装置では、制御手段により、前記第１端子及び前記第２端子間の導通及び非導通に応じて、前記検出素子の一端と前記抵抗素子の他端との電位差が所定電位差に維持されるように前記制御端子に印加する電圧が制御され、かつ第１基準電位を前記第１定電圧とし、第２基準電位を前記第１端子の印加電圧としたＡＤ変換器により、前記第１定電圧と前記第１端子との電位差が前記検出素子と該検出素子の他端に接続された前記抵抗素子とで分圧された電位がデジタル値に変換される。

従って、請求項１に記載の検出装置によれば、スイッチング素子の第１端子及び第２端子間の導通及び非導通に応じて、検出素子の一端と抵抗素子の他端との電位差が所定電位差に維持されるようにスイッチング素子の制御端子に印加する電圧が制御され、かつ第１基準電位を前記第１定電圧とし、第２基準電位を前記第１端子の印加電圧としたＡＤ変換器により、前記第１定電圧と前記第１端子との電位差が前記検出素子と該検出素子の他端に接続された前記抵抗素子とで分圧された電位がデジタル値に変換されるので、スイッチング素子の構造を変えずに、スイッチング素子の電気抵抗値に起因する検出誤差を抑制することができる。

また、請求項２に記載の検出装置は、請求項１に記載の発明において、前記制御手段が、接地電位よりも大きくかつ前記第１定電圧の電圧値よりも小さな電圧値の第３定電圧が印加される反転入力端子、前記抵抗素子の他端に接続された非反転入力端子、及び前記制御端子に接続された出力端子を備えた差動増幅回路を有するものとしてもよい。 これにより、容易に検出素子の一端と抵抗素子の他端との電位差を所定電位差に維持することができる。

一方、上記目的を達成するために、請求項３に記載の検出装置は、一端に第１定電圧が印加され、検出対象としての物理量の変化に応じて電気抵抗値が変化する検出素子と、各々一端が前記検出素子の他端に接続され、かつ前記物理量の検出領域を区切って得られた複数の区分検出領域毎に予め対応付けられた電気抵抗値を有する複数の抵抗素子と、前記抵抗素子毎に設けられたスイッチング素子であって、対応する前記抵抗素子の他端に接続された第１端子、前記第１定電圧よりも低電圧な第２定電圧に制御される第２端子、及び所定の大きさ以上の電圧が印加されたときに、通常時非導通の前記第１端子及び前記第２端子間を導通させる制御端子を備えたスイッチング素子と、所定の前記区分検出領域に対応する前記抵抗素子の他端に前記第１端子が接続された前記スイッチング素子の前記第１端子及び前記第２端子間の導通及び非導通に応じて、前記検出素子の一端と該所定の区分検出領域に対応する前記抵抗素子の他端との電位差が所定電位差に維持されるように該抵抗素子に対応する前記スイッチング素子の前記制御端子に印加する電圧を制御する制御手段と、前記第１定電圧と前記第１端子との電位差が前記検出素子と該検出素子の他端に接続された前記抵抗素子とで分圧された電位をデジタル値に変換すると共に、第１基準電位を前記第１定電圧とし、第２基準電位を前記第１端子の印加電圧としたＡＤ変換器と、を含んで構成されている。

請求項３に記載の検出装置では、検出対象としての物理量の変化に応じて電気抵抗値が変化する検出素子の一端に第１定電圧が印加され、複数の抵抗素子の各々の一端が前記検出素子の他端に接続され、かつ抵抗素子の各々の電気抵抗値が前記物理量の検出領域を区切って得られた複数の区分検出領域毎に予め対応付けられている。

また、請求項３に記載の検出装置では、第１端子、第２端子及び制御端子を備えたスイッチング素子が前記抵抗素子毎に設けられ、前記スイッチング素子の各々の第１端子が対応する前記抵抗素子の他端に接続され、前記スイッチング素子の各々の第２端子に前記第１定電圧よりも低電圧な第２定電圧に制御され、前記スイッチング素子の各々の制御端子に所定の大きさ以上の電圧が印加されたときに、通常時非導通の前記第１端子及び前記第２端子間が導通される。

そして、請求項３に記載の検出装置では、制御手段により、所定の前記区分検出領域に対応する前記抵抗素子の他端に前記第１端子が接続された前記スイッチング素子の前記第１端子及び前記第２端子間の導通及び非導通に応じて、前記検出素子の一端と該所定の区分検出領域に対応する前記抵抗素子の他端との電位差が所定電位差に維持されるように該抵抗素子に対応する前記スイッチング素子の前記制御端子に印加する電圧が制御され、かつ第１基準電位を前記第１定電圧とし、第２基準電位を前記第１端子の印加電圧としたＡＤ変換器により、前記第１定電圧と前記第１端子との電位差が前記検出素子と該検出素子の他端に接続された前記抵抗素子とで分圧された電位をデジタル値に変換される。

従って、請求項３に記載の検出装置によれば、所定の前記区分検出領域に対応する抵抗素子の他端に第１端子が接続されたスイッチング素子の第１端子及び第２端子間の導通及び非導通に応じて、検出素子の一端と該所定の区分検出領域に対応する抵抗素子の他端との電位差が所定電位差に維持されるように該抵抗素子に対応するスイッチング素子の制御端子に印加する電圧が制御され、かつ第１基準電位を前記第１定電圧とし、第２基準電位を前記第１端子の印加電圧としたＡＤ変換器により、前記第１定電圧と前記第１端子との電位差が前記検出素子と該検出素子の他端に接続された前記抵抗素子とで分圧された電位をデジタル値に変換されるので、スイッチング素子の構造を変えずに、スイッチング素子の電気抵抗値に起因する検出誤差を抑制することができる。

また、請求項４に記載の検出装置は、請求項３に記載の発明において、前記区分検出領域の何れかを指定する検出領域指定手段を更に含み、前記制御手段が、接地電位よりも大きくかつ前記第１定電圧の電圧値よりも小さな電圧値の第３定電圧が印加される反転入力端子、前記抵抗素子の他端に接続された非反転入力端子、及び前記制御端子に接続された出力端子を備えた差動増幅回路と、前記スイッチング素子毎に設けられると共に、各々前記第２定電圧に制御される第２定電圧端子を備え、前記第２定電圧端子及び対応する前記スイッチング素子の制御端子を接続した状態と前記出力端子及び対応する前記スイッチング素子の制御端子を接続した状態とに切り替え可能な第１切替手段と、前記抵抗素子毎に設けられると共に、一端が前記非反転入力端子に、他端が対応する前記抵抗素子の他端に各々接続されると共に、前記非反転入力端子及び対応する前記抵抗素子の他端を接続した状態と前記非反転入力端子及び対応する前記抵抗素子の他端を接続しない状態とに切り替え可能な第２切替手段と、を有し、前記検出領域指定手段によって指定された前記区分検出領域に対応する前記抵抗素子の他端に前記第１端子が接続された前記スイッチング素子の前記第１端子及び前記第２端子間の導通及び非導通に応じて、前記検出素子の一端と該区分検出領域に対応する前記抵抗素子の他端との電位差が所定電位差に維持されるように前記第１切替手段及び前記第２切替手段を制御するものとしてもよい。 これにより、複数の区分検出領域の何れにおいても、検出素子の一端と抵抗素子の他端との電位差を容易に所定電位差に維持することができる。

また、請求項５に記載の検出装置は、請求項１〜請求項４に記載の発明において、前記検出素子及び前記抵抗素子を複数含み、前記検出素子の各々を並列に接続すると共に各々の他端を前記複数の抵抗素子の一端の各々に直列に接続し、前記検出素子の各々の一端に対して選択的に前記第１定電圧を印加する選択印加手段を更に含むものとしてもよい。 これにより、複数の検出素子のうちの任意の検出素子を用いて物理量を検出することができる。

また、請求項６に記載の検出装置は、請求項５に記載の発明において、前記選択印加手段が、前記検出素子毎に設けられると共に、対応する前記検出素子の一端に接続された第１端子、前記第１定電圧の電圧値よりも大きな電圧値の第４定電圧に制御される第２端子、及び閾値以下の電圧値の電圧が印加されたときに、通常時非導通の該第１端子及び該第２端子間を導通させる制御端子を備えた第２スイッチング素子と、所定の前記検出素子の一端に前記第１端子が接続された前記第２スイッチング素子の前記第１端子及び前記第２端子間の導通及び非導通に応じて、該検出素子の一端に印加される電圧が前記第１定電圧に維持されるように該検出素子に対応する前記第２スイッチング素子の前記制御端子に印加する電圧を制御する第２制御手段と、を有するものとしてもよい。 これにより、所定の検出素子の一端に印加される電圧を容易に第１定電圧に維持することができる。

また、請求項７に記載の検出装置は、請求項６に記載の発明において、前記検出素子の何れかを指定する検出素子指定手段を更に含み、前記第２制御手段が、前記第１定電圧が印加される反転入力端子、前記検出素子の一端に接続された非反転入力端子、及び前記第２スイッチング素子の制御端子に接続された出力端子を備えた第２差動増幅回路と、前記第２スイッチング素子毎に設けられると共に、各々前記第４定電圧に制御された第４定電圧端子を備え、前記第４定電圧端子及び前記第２スイッチング素子の制御端子を接続した状態と前記第２差動増幅回路の出力端子及び前記第２スイッチング素子の制御端子を接続した状態とに切り替え可能な第３切替手段と、前記検出素子毎に設けられ、一端が前記第２差動増幅回路の非反転入力端子に、他端が前記検出素子の一端に各々接続されると共に、前記第２差動増幅回路の非反転入力端子及び前記検出素子の一端を接続した状態と前記第２差動増幅回路の非反転入力端子及び前記検出素子の一端を接続しない状態とに切り替え可能な第４切替手段と、を有し、前記検出素子指定手段によって指定された前記検出素子の一端に前記第１端子が接続された前記第２スイッチング素子の前記第１端子及び前記第２端子間の導通及び非導通に応じて、該検出素子の一端に印加される電圧が前記第１定電圧に維持されるように前記第３切替手段及び前記第４切替手段を制御するものとしてもよい。 これにより、複数の検出素子の何れにおいても、一端に印加される電圧を容易に第１定電圧に維持することができる。

本発明によれば、スイッチング素子の構造を変えずに、スイッチング素子の電気抵抗値に起因する検出誤差を抑制することができる、という効果が得られる。

第１及び第２の実施形態に係る温度検出装置の構成の一例を示すブロック図である。

第１の実施形態に係る検出部の構成の一例を示す構成図である。

第１の実施形態に係る温度検出処理プログラムの処理の流れを示すフローチャートである。

第２の実施形態に係る検出部の構成の一例を示す構成図である。

第２の実施形態に係る温度検出処理プログラムの処理の流れを示すフローチャートである。

従来の温度検出装置に組み込まれたＮＴＣサーミスタの電気抵抗値と検出温度との関係を示すグラフである。

従来の温度検出装置の構成を示す構成図である。

サーミスタの電気抵抗値をリニアライズ化した場合の一例を示すグラフである。

従来の温度検出装置の構成を示す構成図である。

低温領域、中温領域及び高温領域毎にサーミスタの電気抵抗値をリニアライズ化した場合の一例を示すグラフである。

以下、図面を参照して、本発明を実施するための形態の一例について詳細に説明する。 なお、以下では、本発明を温度検出装置に適用した場合について説明する。

［第１の実施形態］

図１は、本第１の実施形態に係る温度検出装置１０の構成の一例を示す構成図である。 同図に示すように、温度検出装置１０は、ＣＰＵ（中央処理装置）１２、ＲＯＭ（Read Only Memory）１４、ＲＡＭ（Random Access Memory）１６、ＮＶＭ（Non Volatile Memory）１８、ＵＩ（ユーザ・インタフェース）パネル２０、外部インタフェース２２、電源２４及び検出部２６を含んで構成されている。

ＣＰＵ１２は、温度検出装置１０全体の動作を司るものである。 ＲＯＭ１４は、温度検出装置１０の作動を制御する制御プログラムや後述する温度検出処理プログラム等の各種プログラムや各種パラメータ等を予め記憶する記憶手段として機能するものである。 ＲＡＭ１６は、各種プログラムの実行時のワークエリア等として用いられるものである。 ＮＶＭ１８は、温度検出装置１０の電源スイッチ（図示省略）が切られても保持しなければならない各種情報を記憶するものである。

ＵＩパネル２０は、ディスプレイ上に透過型のタッチパネルが重ねられたタッチパネルディスプレイ等から構成され、各種情報がディスプレイの表示面に表示されると共に、ユーザがタッチパネルに触れることにより所望の情報や指示が入力される。

外部インタフェース２２は、パーソナル・コンピュータ等の外部装置（図示省略）に接続され、外部装置との間で各種情報の送受信を行うためのものである。

電源２４は、温度検出装置１０を構成している電子機器、すなわち、ＣＰＵ１２、ＲＯＭ１４、ＲＡＭ１６、ＮＶＭ１８、ＵＩパネル２０、外部インタフェース２２及び検出部２６に対して駆動用の電圧を供給するものである。 本第１の実施形態に係る温度検出装置１０では、電源２４として二次電池を適用しており、リチウムイオン電池、リチウムイオンポリマー二次電池やニッケル・水素電池などが例示できる。

ＣＰＵ１２、ＲＯＭ１４、ＲＡＭ１６、ＮＶＭ１８、ＵＩパネル２０、外部インタフェース２２及び電源２４は、システムバスＢＵＳを介して相互に接続されている。 従って、ＣＰＵ１２は、ＲＯＭ１４、ＲＡＭ１６及びＮＶＭ１８へのアクセスと、ＵＩパネル２０への各種情報の表示と、ＵＩパネル２０に対するユーザの操作指示内容の把握と、外部装置からの外部インタフェース２２を介した各種情報の受信と、外部装置への外部インタフェース２２を介した各種情報の送信と、電源２４の制御と、を各々行うことができる。

検出部２６は、サーミスタ２８を利用して温度を検出するものであり、システムバスＢＵＳに接続されている。 従って、ＣＰＵ１２は、検出部２６の作動の制御及び検出部２６によって検出された温度の把握を行うことができる。

図２は、本第１の実施形態に係る検出部２６の構成の一例を示す構成図である。 同図に示すように、検出部２６は、サーミスタ２８、電源配線３０、分圧用抵抗器３２Ａ，３２Ｂ，３２Ｃ（以下、区別して説明する必要がない場合は末尾のアルファベット符号を付さずに「分圧用抵抗器３２」と称する。）、分圧抵抗切替回路３４及びＡＤ変換器３６を含んで構成されている。 なお、本第１の実施形態に係る温度検出装置１０では、一例として、分圧用抵抗器３２Ａの電気抵抗値として２４０ｋΩを、分圧用抵抗器３２Ｂの電気抵抗値として３．９ｋΩを、分圧用抵抗器３２Ｃの電気抵抗値として０．３６ｋΩを適用している。

ＡＤ変換器３６は、第１〜３入力端子３６Ａ，３６Ｂ，３６Ｃを備えている。 また、ＡＤ変換器３６は、システムバスＢＵＳに接続された出力端子３６Ｄを備えており、第１〜３入力端子３６Ａ，３６Ｂ，３６Ｃに入力されたアナログ信号をデジタル信号に変換して出力端子３６ＤからＣＰＵ１２に出力する。

電源配線３０は、ＡＤ変換器３６のフルスケールを規定するための第１入力端子３６Ａに接続されており、電源２４によって定電圧Ｖ _ＲＥＦＨ （ここでは、一例として２Ｖ）が印加されている。 また、サーミスタ２８は、温度変化に応じて電気抵抗値が変化する抵抗素子であり、一端が電源配線３０に接続されている。 また、分圧用抵抗器３２Ａ，３２Ｂ，３２Ｃは、各々の一端がサーミスタ２８の他端及びＡＤ変換器３６ の第 ２入力端子３６Ｂに接続されている。 なお、本第１の実施形態に係る温度検出装置１０では、サーミスタ２８として、ＮＴＣサーミスタを適用している。

分圧抵抗切替回路３４は、差動増幅回路３８、Ｎチャネル型のＭＯＳ電界効果トランジスタ（以下、「ＮＭＯＳトランジスタ」という。）４０Ａ，４０Ｂ，４０Ｃ、単極単投型のスイッチ４２Ａ，４２Ｂ，４２Ｃ、及び単極双投型のスイッチ４４Ａ，４４Ｂ，４４Ｃを含んで構成されている。 なお、以下では、ＮＭＯＳトランジスタ４０Ａ，４０Ｂ，４０Ｃを区別して説明する必要がない場合は末尾のアルファベット符号を付さずに「ＮＭＯＳトランジスタ４０」と称し、スイッチ４２Ａ，４２Ｂ，４２Ｃを区別して説明する必要がない場合は末尾のアルファベット符号を付さずに「スイッチ４２」と称し、スイッチ４４Ａ，４４Ｂ，４４Ｃを区別して説明する必要がない場合は末尾のアルファベット符号を付さずに「スイッチ４４」と称する。

差動増幅回路３８は、反転入力端子、非反転入力端子及び出力端子を備えている。 差動増幅回路３８の反転入力端子には電源２４によって定電圧Ａ（ここでは、一例として０．３Ｖ）が印加されている。 差動増幅回路３８の非反転入力端子にはスイッチ４２Ａ，４２Ｂ，４２Ｃの各々の一端及びＡＤ変換器３６の第３入力端子３６Ｃが接続されている。

スイッチ４４Ａは、第１端子４４Ａ _１ 、第２端子４４Ａ _２及び第３端子４４Ａ _３を備えている。 第２端子４４Ａ _２は接地されており、第１端子４４Ａ _１は差動増幅回路３８の出力端子に、第３端子４４Ａ _３はＮＭＯＳトランジスタ４０Ａのゲート端子に各々接続されている。 スイッチ４４Ａは、通常時、第２端子４４Ａ _２及び第３端子４４Ａ _３を接続しており、ＣＰＵ１２の指示に従って第２端子４４Ａ _２と第３端子４４Ａ _３との接続状態を解除して第１端子４４Ａ _１及び第３端子４４Ａ _３を接続する。 また、スイッチ４４Ａは、第１端子４４Ａ _１及び第３端子４４Ａ _３を接続している場合、ＣＰＵ１２の指示に従って第１端子４４Ａ _１と第３端子４４Ａ _３との接続状態を解除して第２端子４４Ａ _２及び第３端子４４Ａ _３を接続する。 なお、本第１の実施形態に係る温度検出装置１０では、通常時にスイッチ４４Ａに指示信号Ａ _１が入力されると第１端子４４Ａ _１及び第３端子４４Ａ _３が接続され、第１端子４４Ａ _１及び第３端子４４Ａ _３が接続されている場合にスイッチ４４Ａに指示信号Ａ _２が入力されると第１端子４４Ａ _１と第３端子４４Ａ _３との接続状態が解除されて第２端子４４Ａ _２及び第３端子４４Ａ _３が接続される。

スイッチ４４Ｂは、第１端子４４Ｂ _１ 、第２端子４４Ｂ _２及び第３端子４４Ｂ _３を備えている。 第２端子４４Ｂ _２は接地されており、第１端子４４Ｂ _１は差動増幅回路３８の出力端子に、第３端子４４Ｂ _３はＮＭＯＳトランジスタ４０Ｂのゲート端子に各々接続されている。 スイッチ４４Ｂは、通常時、第２端子４４Ｂ _２及び第３端子４４Ｂ _３を接続しており、ＣＰＵ１２の指示に従って第２端子４４Ｂ _２と第３端子４４Ｂ _３との接続状態を解除して第１端子４４Ｂ _１及び第３端子４４Ｂ _３を接続する。 また、スイッチ４４Ｂは、第１端子４４Ｂ _１及び第３端子４４Ｂ _３を接続している場合、ＣＰＵ１２の指示に従って第１端子４４Ｂ _１と第３端子４４Ｂ _３との接続状態を解除して第２端子４４Ｂ _２及び第３端子４４Ｂ _３を接続する。 なお、本第１の実施形態に係る温度検出装置１０では、通常時にスイッチ４４Ｂに指示信号Ｂ _１が入力されると第１端子４４Ｂ _１及び第３端子４４Ｂ _３が接続され、第１端子４４Ｂ _１及び第３端子４４Ｂ _３が接続されている場合にスイッチ４４Ｂに指示信号Ｂ _２が入力されると第１端子４４Ｂ _１と第３端子４４Ｂ _３との接続状態が解除されて第２端子４４Ｂ _２と第３端子４４Ｂ _３とが接続される。

スイッチ４４Ｃは、第１端子４４Ｃ _１ 、第２端子４４Ｃ _２及び第３端子４４Ｃ _３を備えている。 第２端子４４Ｃ _２は接地されており、第１端子４４Ｃ _１は差動増幅回路３８の出力端子に、第３端子４４Ｃ _３はＮＭＯＳトランジスタ４０Ｃのゲート端子に各々接続されている。 スイッチ４４Ｃは、通常時、第２端子４４Ｃ _２及び第３端子４４Ｃ _３を接続しており、ＣＰＵ１２の指示に従って第２端子４４Ｃ _２と第３端子４４Ｃ _３との接続状態を解除して第１端子４４Ｃ _１及び第３端子４４Ｃ _３を接続する。 また、スイッチ４４Ｃは、第１端子４４Ｃ _１及び第３端子４４Ｃ _３を接続している場合、ＣＰＵ１２の指示に従って第１端子４４Ｃ _１と第３端子４４Ｃ _３との接続状態を解除して第２端子４４Ｃ _２及び第３端子４４Ｃ _３を接続する。 なお、本第１の実施形態に係る温度検出装置１０では、通常時にスイッチ４４Ｃに指示信号Ｃ _１が入力されると第１端子４４Ｃ _１及び第３端子４４Ｃ _３が接続され、第１端子４４Ｃ _１及び第３端子４４Ｃ _３が接続されている場合にスイッチ４４Ｃに指示信号Ｃ _２が入力されると第１端子４４Ｃ _１と第３端子４４Ｃ _３との接続状態が解除されて第２端子４４Ｃ _２と第３端子４４Ｃ _３とが接続される。

スイッチ４２Ａの他端には分圧用抵抗器３２Ａの他端が、スイッチ４２Ｂの他端には分圧用抵抗器３２Ｂの他端が、スイッチ４２Ｃの他端には分圧用抵抗器３２Ｃの他端が各々接続されている。

スイッチ４２は通常時がオフ状態であり、通常時には、ＣＰＵ１２の指示に従ってオフ状態からオン状態に切り替えられ、オン状態の場合には、ＣＰＵの指示に従ってオン状態からオフ状態に切り替えられる。 なお、本第１の実施形態に係る温度検出装置１０では、スイッチ４２Ａは、オフ状態の場合に指示信号Ａ _１が入力されるとオン状態に切り替えられ、オン状態の場合に指示信号Ａ _２が入力されるとオフ状態に切り替えられる。 また、スイッチ４２Ｂは、オフ状態の場合に指示信号Ｂ _１が入力されるとオン状態に切り替えられ、オン状態の場合に指示信号Ｂ _２が入力されるとオフ状態に切り替えられる。 更に、スイッチ４２Ｃは、オフ状態の場合に指示信号Ｃ _１が入力されるとオン状態に切り替えられ、オン状態の場合に指示信号Ｃ _２が入力されるとオフ状態に切り替えられる。

ＮＭＯＳトランジスタ４０Ａのドレイン端子は分圧用抵抗器３２Ａの他端に、ＮＭＯＳトランジスタ４０Ｂのドレイン端子は分圧用抵抗器３２Ｂの他端に、ＮＭＯＳトランジスタ４０Ｃのドレイン端子は分圧用抵抗器３２Ｃの他端に各々接続されている。 また、ＮＭＯＳトランジスタ４０Ａ，４０Ｂ，４０Ｃの各々のソース端子は接地されている。

ところで、本第１の実施形態に係る温度検出装置１０では、温度の検出可能領域Ｔとして−３０℃＜Ｔ≦３５０℃を適用している。 検出可能領域Ｔは、一例として図１０に示すように、検出可能領域Ｔが低温領域Ｔ _Ｌ 、中温領域Ｔ _Ｍ及び高温領域Ｔ _Ｈに区分されており、これらの領域のうちのユーザによって指定された領域で温度を検出する温度検出処理が実行される。 なお、以下では、低温領域Ｔ _Ｌ 、中温領域Ｔ _Ｍ及び高温領域Ｔ _Ｈの何れかを区別せずに指す場合は「区分検出領域」と称する。

次に、図３を参照して、温度検出処理を実行する際の温度検出装置１０の作用を説明する。 なお、図３は、電源が投入された際に（通常時に）温度検出装置１０のＣＰＵ１２により実行される温度検出処理プログラムの処理の流れを示すフローチャートであり、該プログラムはＲＯＭ１４の所定領域に予め記憶されている。

同図のステップ２００では、区分検出領域の指定をユーザに促す指定画面（以下、「区分検出領域指定画面」という。）をＵＩパネル２０に表示させた後、ステップ２０２に移行し、ユーザによってＵＩパネル２０を介して区分検出領域が指定されるまで待機する。 なお、区分検出領域指定画面としては、内側に「低温領域」との文字を有する矩形枠、内側に「中温領域」との文字を有する矩形枠及び内側に「高温領域」との文字を有する矩形枠が表示された画面が例示できる。 この場合、例えば、ユーザが指先でＵＩパネル２０の画面上の何れかの矩形枠の表示部分に触れることにより、触れた部分に対応する区分検出領域が指定される。

次のステップ２０４では、上記ステップ２０２の処理で指定された区分検出領域に対応する指示信号を検出部２６に出力した後、ステップ２０６に移行する。 例えば、本ステップ２０４では、上記ステップ２０２の処理で低温領域Ｔ _Ｌが指定された場合、指示信号Ａ _１をスイッチ４２Ａ，４４Ａに出力し、上記ステップ２０２の処理で中温領域Ｔ _Ｍが指定された場合、指示信号Ｂ _１をスイッチ４２Ｂ，４４Ｂに出力し、上記ステップ２０２の処理で高温領域Ｔ _Ｈが指定された場合、指示信号Ｃ _１をスイッチ４２Ｃ，４４Ｃに出力する。

従って、上記ステップ２０２の処理で低温領域Ｔ _Ｌが指定された場合、スイッチ４２Ａは、入力された指示信号Ａ _１に応じてオフ状態からオン状態に切り替えられると共に、スイッチ４４Ａは、入力された指示信号Ａ _１に応じて、第２端子４４Ａ _２と第３端子４４Ａ _３との接続状態を解除して第１端子４４Ａ _１及び第３端子４４Ａ _３を接続する。 これによって、ＮＭＯＳトランジスタ４０Ａのドレイン端子及びソース端子間の導通状態が差動増幅回路３８の出力によって制御され、分圧用抵抗器３２Ａの他端に定電圧Ａが印加されるので、サーミスタ２８の一端と分圧用抵抗器３２Ａの他端との電位差が所定電位差（ここでは、一例として１．７ｖ）に維持されて、ＡＤ変換器３５の第２入力端子３６Ｂには、定電圧Ｖ _ＲＥＦＨが印加された電源配線３０と定電圧Ａが印加された分圧用抵抗器３２Ａの他端との間をサーミスタ２８と分圧用抵抗器３２Ａとで分圧して得られた電圧に相当する分圧出力が入力される。

また、上記ステップ２０２の処理で中温領域Ｔ _Ｍが指定された場合、スイッチ４２Ｂは、入力された指示信号Ｂ _１に応じてオフ状態からオン状態に切り替えられると共に、スイッチ４４Ｂは、入力された指示信号Ｂ _１に応じて、第２端子４４Ｂ _２と第３端子４４Ｂ _３との接続状態を解除して第１端子４４Ｂ _１及び第３端子４４Ｂ _３を接続する。 これによって、ＮＭＯＳトランジスタ４０Ｂのドレイン端子及びソース端子間の導通状態が差動増幅回路３８の出力によって制御され、分圧用抵抗器３２Ｂの他端に定電圧Ａが印加されるので、サーミスタ２８の一端と分圧用抵抗器３２Ｂの他端との電位差が所定電位差に維持されて、ＡＤ変換器３５の第２入力端子３６Ｂには、定電圧Ｖ _ＲＥＦＨが印加された電源配線３０と定電圧Ａが印加された分圧用抵抗器３２Ｂの他端との間をサーミスタ２８と分圧用抵抗器３２Ｂとで分圧して得られた電圧に相当する分圧出力が入力される。

更に、上記ステップ２０２の処理で高温領域Ｔ _Ｈが指定された場合、スイッチ４２Ｃは、入力された指示信号Ｃ _１に応じてオフ状態からオン状態に切り替えられると共に、スイッチ４４Ｃは、入力された指示信号Ｃ _１に応じて、第２端子４４Ｃ _２と第３端子４４Ｃ _３との接続状態を解除して第１端子４４Ｃ _１及び第３端子４４Ｃ _３を接続する。 これによって、ＮＭＯＳトランジスタ４０Ｃのドレイン端子及びソース端子間の導通状態が差動増幅回路３８の出力によって制御され、分圧用抵抗器３２Ｃの他端に定電圧Ａが印加されるので、サーミスタ２８の一端と分圧用抵抗器３２Ｃの他端との電位差が所定電位差に維持されて、ＡＤ変換器３５の第２入力端子３６Ｂには、定電圧Ｖ _ＲＥＦＨが印加された電源配線３０と定電圧Ａが印加された分圧用抵抗器３２Ｃの他端との間をサーミスタ２８と分圧用抵抗器３２Ｃとで分圧して得られた電圧に相当する分圧出力が入力される。

ステップ２０６では、検出部２６のＡＤ変換器３６から分圧出力を示すデジタル信号を受信したか否かを判定し、否定判定となった場合にはステップ２１０に移行する一方、肯定判定となった場合にはステップ２０８に移行し、上記ステップ２０６で受信したデジタル信号により示される分圧出力に対応する検出温度をＵＩパネル２０に表示させた後、ステップ２１０に移行する。 なお、本ステップ２０６では、分圧出力と予め定められた検出温度とが予め対応付けられたデータベースを参照して検出温度を導出し、導出した検出温度をＵＩパネル２０に表示させている。 データベースはＲＯＭ１４に予め記憶されている。

ステップ２１０では、ＵＩパネル２０に区分検出領域指定画面を表示させる指示がＵＩパネル２０を介して入力されたか否かを判定し、肯定判定となった場合には上記ステップ２００に戻る一方、否定判定となった場合にはステップ２１２に移行する。 なお、本ステップ２１０の処理で肯定判定となった場合には、現時点でオン状態になっているスイッチ４２がオフ状態に切り替えられるように制御すると共に、現時点でのＮＭＯＳトランジスタ４０のゲート端子と差動増幅回路３８の出力端子との接続状態が解除されるように該当するスイッチ４４を制御する。 具体的には、スイッチ４２Ａがオン状態になっている場合及びスイッチ４４Ａのゲート端子と差動増幅回路３８の出力端子とが接続されている場合、指示信号Ａ _２をスイッチ４２Ａ及びスイッチ４４Ａに出力し、スイッチ４２Ｂがオン状態になっている場合及びスイッチ４４Ｂのゲート端子と差動増幅回路３８の出力端子とが接続されている場合、指示信号Ｂ _２をスイッチ４２Ｂ及びスイッチ４４Ｂに出力し、スイッチ４２Ｃがオン状態になっている場合及びスイッチ４４Ｃのゲート端子と差動増幅回路３８の出力端子とが接続されている場合、指示信号Ｃ _２をスイッチ４２Ｃ及びスイッチ４４Ｃに出力する。 これによって、各スイッチは通常時の状態（初期状態）に戻される。

ステップ２１２では、ＵＩパネル２０を介して温度検出処理の終了指示が入力されたか否かを判定し、否定判定となった場合には上記ステップ２０６に戻る一方、肯定判定となった場合に本温度検出処理プログラムを終了する。

以上詳細に説明したように、本第１実施形態に係る温度検出装置１０によれば、一端に定電圧Ｖ _ＲＥＦＨ （第１定電圧）が印加され、温度（検出対象としての物理量）の変化に応じて電気抵抗値が変化する検出素子としてのサーミスタ２８と、各々一端がサーミスタ２８の他端に接続されると共に互いが並列に接続され、かつ低温領域Ｔ _Ｌ 、中温領域Ｔ _Ｍ及び高温領域Ｔ _Ｈ （温度の検出領域を区切って得られた複数の区分検出領域）の各々に予め対応付けられた電気抵抗値を有する分圧用抵抗器３２Ａ，３２Ｂ，３２Ｃ（複数の抵抗素子）と、分圧用抵抗器３２毎に設けられ、対応する分圧用抵抗器３２の他端に接続された第１端子としてのドレイン端子、接地された第２端子としてのソース端子、及び所定の大きさ以上の電圧が印加されたときに、通常時非導通のドレイン端子及びソース端子間を導通させる制御端子としてのゲート端子を備えたスイッチング素子としてのＮＭＯＳトランジスタ４０と、所定の区分検出領域に対応する分圧用抵抗器３２の他端にドレイン端子が接続されたＮＭＯＳトランジスタ４０のドレイン端子及びソース端子間の導通及び非導通に応じて、サーミスタ２８の一端と該所定の区分検出領域に対応する分圧用抵抗器３２の他端との電位差が所定電位差に維持されるように該分圧用抵抗器３２に対応するＮＭＯＳトランジスタ４０のゲート端子に印加する電圧を制御する制御手段としてのＣＰＵ１２及び分圧抵抗切替回路３４と、定電圧Ｖ _ＲＥＦＨとドレイン端子との電位差がサーミスタ２８と分圧用抵抗器３２とで分圧された電位をデジタル値に変換すると共に、フルスケール（第１基準電位）を定電圧Ｖ _ＲＥＦＨとし、ゼロスケール（第２基準電位）をＮＭＯＳトランジスタ４０のドレイン端子の印加電圧としたＡＤ変換器３６と、を備えることにより、ＮＭＯＳトランジスタ４０のドレイン端子及びソース端子間の導通及び非導通に応じて、サーミスタ２８の一端と分圧用抵抗器３２の他端との電位差が所定電位差に維持されるようにＮＭＯＳトランジスタ４０のゲート端子に印加する電圧が制御されるので、何れの区分検出領域であっても、ＮＭＯＳトランジスタ４０の構造を変えずに、ＮＭＯＳトランジスタ４０の電気抵抗値に起因する検出誤差を抑制することができる。

また、本実施形態に係る温度検出装置１０によれば、分圧抵抗切替回路３４が、接地電圧値よりも大きくかつ定電圧Ｖ _ＲＥＦＨの電圧値よりも小さな電圧値の定電圧Ａが印加される反転入力端子、分圧用抵抗器３２の他端に接続された非反転入力端子、及びＮＭＯＳトランジスタ４０のゲート端子に接続された出力端子を備えた差動増幅回路３８を有しているので、容易にサーミスタ２８の一端と分圧用抵抗器３２の他端との電位差を所定電位差に維持することができる。

また、本実施形態に係る温度検出装置１０によれば、区分検出領域の何れかを指定する検出領域指定手段としてのＵＩパネル２０を更に備え、分圧抵抗切替回路３４が、接地電圧値よりも大きくかつ定電圧Ｖ _ＲＥＦＨの電圧値よりも小さな電圧値の定電圧Ａが印加される反転入力端子、分圧用抵抗器３２の他端に接続された非反転入力端子、及びＮＭＯＳトランジスタ４０のゲート端子に接続された出力端子を備えた差動増幅回路３８と、ＮＭＯＳトランジスタ４０毎に設けられ、各々接地された第２定電圧端子としての第２端子４４Ａ _２ （４４Ｂ _２ ，４４Ｃ _２ ）を備え、第２端子４４Ａ _２ （４４Ｂ _２ ，４４Ｃ _２ ）及び対応するＮＭＯＳトランジスタ４０のゲート端子を接続した状態と差動増幅回路３８の出力端子及び対応するＮＭＯＳトランジスタ４０のゲート端子を接続した状態とに切り替え可能な第１切替手段としてのスイッチ４４と、分圧用抵抗器３２毎に設けられ、一端が非反転入力端子に、他端が対応する分圧用抵抗器３２の他端に各々接続されると共に、非反転入力端子及び対応する分圧用抵抗器３２の他端を接続した状態と非反転入力端子及び対応する分圧用抵抗器３２の他端を接続しない状態とに切り替え可能な第２切替手段としてのスイッチ４２と、を有し、ＣＰＵ１２が、ＵＩパネル２０を介してユーザによって指定された区分検出領域に対応する分圧用抵抗器３２の他端にドレイン端子が接続されたＮＭＯＳトランジスタ４０のドレイン端子及びソース端子間の導通及び非導通に応じて、サーミスタ２８の一端と該区分検出領域に対応する分圧用抵抗器３２の他端との電位差が所定電位差に維持されるようにスイッチ４２，４４を制御しているので、低温領域Ｔ _Ｌ 、中温領域Ｔ _Ｍ及び高温領域Ｔ _Ｈ の何れにおいても、サーミスタ２８の一端と分圧用抵抗器３２の他端との電位差を容易に所定電位差に維持することができる。

［第２の実施形態］

上記第１の実施形態では、サーミスタ２８が単数の場合の形態例を挙げて説明したが、本第２の実施形態では、複数のサーミスタを適用した温度検出装置１０Ａを例に挙げて説明する。 なお、本第２の実施形態では、第１の実施形態と同一の構成要素には同一の符号を付し、その説明を省略する。

図１は、本第２の実施形態に係る温度検出装置１０Ａの構成の一例を示す構成図である。 同図に示すように、本第２の実施形態に係る温度検出装置１０Ａは、上記第１の実施形態で説明した温度検出装置１０に比べ、検出部２６に代えて検出部２６Ａを適用した点のみが異なっている。

図４は、本第２の実施形態に係る検出部２６Ａの構成の一例を示す構成図である。 同図に示すように、本第２の実施形態に係る検出部２６Ａは、上記第１の実施形態で説明した検出部２６に比べ、電源配線３０に代えてサーミスタ切替回路５０を適用した点、及びサーミスタ２８Ａを更に設けた点のみが異なっている。

サーミスタ切替回路５０は、差動増幅回路５２、Ｐチャネル型のＭＯＳ電界効果トランジスタ（以下、「ＰＭＯＳトランジスタ」という。）５４Ａ，５４Ｂ、単極単投型のスイッチ５６Ａ，５６Ｂ、及び単極双投型のスイッチ５８Ａ，５８Ｂを含んで構成されている。 なお、以下では、ＰＭＯＳトランジスタ５４Ａ，５４Ｂを区別して説明する必要がない場合は末尾のアルファベット符号を付さずに「ＰＭＯＳトランジスタ５４」と称し、スイッチ５６Ａ，５６Ｂを区別して説明する必要がない場合は末尾のアルファベット符号を付さずに「スイッチ５６」と称し、スイッチ５８Ａ，５８Ｂを区別して説明する必要がない場合は末尾のアルファベット符号を付さずに「スイッチ５８」と称する。

差動増幅回路５２は、反転入力端子、非反転入力端子及び出力端子を備えている。 差動増幅回路５２の反転入力端子には電源２４によって定電圧Ｂ（ここでは、一例として２Ｖ）が印加されている。 差動増幅回路５２の非反転入力端子にはスイッチ５６Ａ，５６Ｂの各々の一端が接続されている。 また、差動増幅回路５２の非反転入力端子にはＡＤ変換器３６の第１入力端子３６Ａが接続されている。

スイッチ５８Ａは、第１端子５８Ａ _１ 、第２端子５８Ａ _２及び第３端子５８Ａ _３を備えている。 第２端子５８Ａ _２には電源２４によって定電圧ＶＤＤ（ここでは、一例として３Ｖ）が印加されており、第１端子５８Ａ _１は差動増幅回路５２の出力端子に、第３端子５８Ａ _３はＰＭＯＳトランジスタ５４Ａのゲート端子に各々接続されている。 スイッチ５８Ａは、通常時、第２端子５８Ａ _２及び第３端子５８Ａ _３が接続されており、ＣＰＵ１２の指示に従って第２端子５８Ａ _２と第３端子５８Ａ _３との接続状態を解除して第１端子５８Ａ _１及び第３端子５８Ａ _３を接続する。 また、スイッチ５８Ａは、第１端子５８Ａ _１及び第３端子５８Ａ _３が接続されている場合、ＣＰＵ１２の指示に従って第１端子５８Ａ _１と第３端子５８Ａ _３との接続状態を解除して第２端子５８Ａ _２及び第３端子５８Ａ _３を接続する。 なお、本第２の実施形態に係る温度検出装置１０Ａでは、通常時にスイッチ５８Ａに指示信号Ｄ _１が入力されると第１端子５８Ａ _１及び第３端子５８Ａ _３が接続され、第１端子５８Ａ _１及び第３端子５８Ａ _３が接続されている場合にスイッチ５８Ａに指示信号Ｄ _２が入力されると第１端子５８Ａ _１と第３端子５８Ａ _３との接続状態が解除される。

スイッチ５８Ｂは、第１端子５８Ｂ _１ 、第２端子５８Ｂ _２及び第３端子５８Ｂ _３を備えている。 第２端子５８Ｂ _２には電源２４によって定電圧ＶＤＤが印加されており、第１端子５８Ｂ _１は差動増幅回路５２の出力端子に、第３端子５８Ｂ _３はＰＭＯＳトランジスタ５４Ｂのゲート端子に各々接続されている。 スイッチ５８Ｂは、通常時、第２端子５８Ｂ _２及び第３端子５８Ｂ _３が接続されており、ＣＰＵ１２の指示に従って第２端子５８Ｂ _２と第３端子５８Ｂ _３との接続状態を解除して第１端子５８Ｂ _１及び第３端子５８Ｂ _３を接続する。 また、スイッチ５８Ｂは、第１端子５８Ｂ _１及び第３端子５８Ｂ _３が接続されている場合、ＣＰＵ１２の指示に従って第１端子５８Ｂ _１と第３端子５８Ｂ _３との接続状態を解除して第２端子５８Ｂ _２及び第３端子５８Ｂ _３を接続する。 なお、本第２の実施形態に係る温度検出装置１０Ａでは、通常時にスイッチ５８Ｂに指示信号Ｅ _１が入力されると第１端子５８Ｂ _１及び第３端子５８Ｂ _３が接続され、第１端子５８Ｂ _１及び第３端子５８Ｂ _３が接続されている場合にスイッチ５８Ｂに指示信号Ｅ _２が入力されると第１端子５８Ｂ _１と第３端子５８Ｂ _３との接続状態が解除される。

スイッチ５６Ａの他端にはサーミスタ２８の一端が、スイッチ５６Ｂの他端にはサーミスタ２８Ａの一端が各々接続されている。

スイッチ５６は通常時がオフ状態であり、ＣＰＵ１２の指示に従ってオフ状態からオン状態、オン状態からオフ状態に切り替えられる。 なお、本第２の実施形態に係る温度検出装置１０Ａでは、スイッチ５６Ａは、オフ状態の場合に指示信号Ｄ _１が入力されるとオン状態に切り替えられ、オン状態の場合に指示信号Ｄ _２が入力されるとオフ状態に切り替えられる。 また、スイッチ５６Ｂは、オフ状態の場合に指示信号Ｅ _１が入力されるとオン状態に切り替えられ、オン状態の場合に指示信号Ｅ _２が入力されるとオフ状態に切り替えられる。

ＰＭＯＳトランジスタ５４Ａのドレイン端子はサーミスタ２８の一端に、ＰＭＯＳトランジスタ５４Ｂのドレイン端子はサーミスタ２８Ａの一端に各々接続されている。 また、ＰＭＯＳトランジスタ５４Ａ，５４Ｂの各々のソース端子には電源２４によって定電圧ＶＤＤが印加されている。

サーミスタ２８Ａは、他端が分圧用抵抗器３２Ａ，３２Ｂ，３２Ｃの各々の一端及びＡＤ変換器３６の第２入力端子３６Ｂに接続されている。

次に、図５を参照して、本第２の実施形態に係る温度検出処理を実行する際の温度検出装置１０Ａの作用を説明する。 なお、図５は、電源が投入された際に温度検出装置１０ＡのＣＰＵ１２により実行される温度検出処理プログラムの処理の流れを示すフローチャートであり、該プログラムはＲＯＭ１４の所定領域に予め記憶されている。 また、図５に示すフローチャートは、図３に示すフローチャートと比べ、ステップ２００の前段階にステップ３００、３０２、３０４を追加した点、及びステップ２１０とステップ２１２との間にステップ３０６を追加した点が異なっているため、図５における図３に示すプログラムと同一の処理を行うステップについては図３と同一のステップ番号を付して、その説明を省略し、ここでは、図３に示すプログラムと異なる処理に関してのみ説明する。

同図のステップ３００では、サーミスタの指定をユーザに促す指定画面（以下、「サーミスタ指定画面」という。）をＵＩパネル２０に表示させた後、ステップ３０２に移行し、ユーザによってＵＩパネル２０を介して区分検出領域が指定されるまで待機する。 なお、サーミスタ指定画面としては、内側にサーミスタ２８を示す「サーミスタＡ」との文字を有する矩形枠及び内側にサーミスタ２８Ａを示す「サーミスタＢ」との文字を有する矩形枠が表示された画面が例示できる。 この場合、例えば、ユーザが指先でＵＩパネル２０の画面上の何れかの矩形枠の表示部分に触れることにより、触れた部分に対応するサーミスタが指定される。

次のステップ３０４では、上記ステップ３０２の処理で指定されたサーミスタに対応する指示信号を検出部２６Ａに出力した後、ステップ２００に移行する。 例えば、本ステップ３０４では、上記ステップ３０２の処理でサーミスタＡが指定された場合、指示信号Ｄ _１をスイッチ５６Ａ，５８Ａに出力し、上記ステップ３０２の処理でサーミスタＢが指定された場合、指示信号Ｅ _１をスイッチ５６Ｂ，５８Ｂに出力する。

従って、上記ステップ３０２の処理でサーミスタＡが指定された場合、スイッチ５６Ａは、入力された指示信号Ｄ _１に応じてオフ状態からオン状態に切り替えられると共に、スイッチ５８Ａは、入力された指示信号Ｄ _１に応じて、第２端子５８Ａ _２と第３端子５８Ａ _３との接続状態を解除して第１端子５８Ａ _１及び第３端子５８Ａ _３を接続する。 これによって、ＰＭＯＳトランジスタ５４Ａのドレイン端子及びソース端子間の導通状態が差動増幅回路５２の出力によって制御され、サーミスタ２８の一端に定電圧Ｂが印加されるので、ＡＤ変換器３６の第２入力端子３６Ｂには、定電圧Ｂが印加されたサーミスタ２８の一端と後段の処理で指定される分圧用抵抗器３２の他端との間をその分圧用抵抗器３２とサーミスタ２８とで分圧して得られた電圧に相当する分圧出力が入力される。

また、上記ステップ３０２の処理でサーミスタＢが指定された場合、スイッチ５６Ｂは、入力された指示信号Ｅ _１に応じてオフ状態からオン状態に切り替えられると共に、スイッチ５８Ｂは、入力された指示信号Ｅ _１に応じて、第２端子５８Ｂ _２と第３端子５８Ｂ _３との接続状態を解除して第１端子５８Ｂ _１及び第３端子５８Ｂ _３を接続する。 これによって、ＰＭＯＳトランジスタ５４Ｂのドレイン端子及びソース端子間の導通状態が差動増幅回路５２の出力によって制御され、サーミスタ２８Ａの一端に定電圧Ｂが印加されるので、ＡＤ変換器３６の第２入力端子３６Ｂには、定電圧Ｂが印加されたサーミスタ２８Ａの一端と後段の処理で指定される分圧用抵抗器３２の他端との間をその分圧用抵抗器３２とサーミスタ２８Ａとで分圧して得られた電圧に相当する分圧出力が入力される。

ステップ２１０の処理において否定判定となった場合にはステップ３０６に移行し、ＵＩパネル２０にサーミスタ指定画面を表示させる指示がＵＩパネル２０を介して入力されたか否かを判定し、肯定判定となった場合には上記ステップ３００に戻る一方、否定判定となった場合にはステップ２１２に移行する。 なお、本ステップ３０６の処理で肯定判定となった場合には、現時点でオン状態になっているスイッチ５６がオフ状態に切り替えられるように制御すると共に、現時点でのＰＭＯＳトランジスタ５４のゲート端子と差動増幅回路５２の出力端子との接続状態が解除されるように該当するスイッチ５８を制御する。 具体的には、スイッチ５６Ａがオン状態になっている場合及びスイッチ５６Ａのゲート端子と差動増幅回路５２の出力端子とが接続されている場合、指示信号Ｄ _２をスイッチ５６Ａ及びスイッチ５８Ａに出力し、スイッチ５６Ｂがオン状態になっている場合及びスイッチ５８Ｂのゲート端子と差動増幅回路５２の出力端子とが接続されている場合、指示信号Ｅ _２をスイッチ５６Ｂ及びスイッチ５８Ｂに出力する。 これによって、各スイッチは初期状態に戻される。

以上詳細に説明したように、本第２実施形態に係る温度検出装置１０Ａによれば、サーミスタ２８，２８Ａを並列に接続すると共に各々の他端を分圧用抵抗器３２の一端に直列に接続し、サーミスタ２８，２８Ａの各々の一端に対して選択的に定電圧Ｂを印加する選択印加手段としてのＣＰＵ１２及びサーミスタ切替回路５０を備えているので、サーミスタ２８，２８Ａのうちの任意のサーミスタを用いて温度を検出することができる。

また、本第２実施形態に係る温度検出装置１０Ａによれば、サーミスタ切替回路５０が、サーミスタ２８，２８Ａの各々に設けられ、対応するサーミスタの一端に接続された第１端子としてのドレイン端子、定電圧ＶＤＤが印加される第２端子としてのソース端子、及び閾値以下の電圧値の電圧が印加されたときに、通常時非導通の該ドレイン端子及び該ソース端子間を導通させる制御端子としてのゲート端子を備えた第２スイッチング素子としてのＰＭＯＳトランジスタ５４を有し、ＣＰＵ１２が、所定のサーミスタの一端にドレイン端子が接続されたＰＭＯＳトランジスタ５４のドレイン端子及びソース端子間の導通及び非導通に応じて、所定のサーミスタの一端に印加される電圧が定電圧Ｂに維持されるように所定のサーミスタに対応するＰＭＯＳトランジスタ５４のゲート端子に印加する電圧を制御しているので、所定のサーミスタの一端に印加される電圧を容易に定電圧Ｂに維持することができる。

また、本第２実施形態に係る温度検出装置１０Ａによれば、サーミスタ２８，２８Ａの何れかを指定する検出素子指定手段としてのＵＩパネル２０を更に含み、サーミスタ切替回路５０が、定電圧Ｂが印加される反転入力端子、サーミスタ２８，２８Ａの一端に接続された非反転入力端子、及びＰＭＯＳトランジスタ５４のゲート端子に接続された出力端子を備えた差動増幅回路５２（第２差動増幅回路）と、ＰＭＯＳトランジスタ５４毎に設けられ、各々定電圧ＶＤＤが印加された第４定電圧端子としての第２端子５８Ａ _２ （５８Ｂ _２ ，５８Ｃ _２ ）を備え、第２端子及びＰＭＯＳトランジスタ５４のゲート端子を接続した状態と差動増幅回路５２の出力端子及びＰＭＯＳトランジスタ５４のゲート端子を接続した状態とに切り替え可能な第３切替手段としてのスイッチ５８と、サーミスタ２８，２８Ａの各々に設けられ、一端が差動増幅回路５２の非反転入力端子に、他端が対応するサーミスタの一端に接続されると共に、差動増幅回路５２の非反転入力端子及び対応するサーミスタの一端を接続した状態と差動増幅回路５２の非反転入力端子及び対応するサーミスタの一端を接続しない状態とに切り替え可能な第４切替手段としてのスイッチ５６と、を有し、ＣＰＵ１２が、ＵＩパネル２０を介してユーザによって指定されたサーミスタの一端にドレイン端子が接続されたＰＭＯＳトランジスタ５４のドレイン端子及びソース端子間の導通及び非導通に応じて、該サーミスタの一端に印加される電圧が定電圧Ｂに維持されるようにスイッチ５６，５８を制御しているので、サーミスタ２８，２８Ａの何れにおいても、一端に印加される電圧を容易に定電圧Ｂに維持することができる。

また、上記各実施形態では、ＮＭＯＳトランジスタ４０Ａ，４０Ｂ，４０Ｃの何れか１つのゲート端子を差動増幅回路３８の出力端子に接続することにより、対応する分圧用抵抗器の他端に定電圧Ａを印加する場合の形態例を挙げて説明したが、これに限らず、例えば、ＮＭＯＳトランジスタ４０Ａ，４０Ｂ，４０Ｃの何れか２つまたは全てのゲート端子を差動増幅回路３８の出力端子に接続することにより、対応する分圧用抵抗器３２の他端に定電圧Ａを印加するようにしてもよい。

また、上記各実施形態では、ＮＭＯＳトランジスタ４０Ａ，４０Ｂ，４０Ｃの各ゲート端子に対して差動増幅回路３８の出力端子を共通接続しているが、これに限らず、ＮＭＯＳトランジスタ４０Ａ，４０Ｂ，４０Ｃの各々に対して差動増幅回路３８と同様の差動増幅回路を１つずつ設け、各ＮＭＯＳトランジスタ４０のゲート端子に対応する差動増幅回路の出力端子を接続してもよい。

また、上記各実施形態では、３個の分圧用抵抗器３２を含んで構成された分圧抵抗切替回路３４を例に挙げて説明したが、分圧用抵抗器の個数に制限はない。 上記各実施形態で説明した検出可能領域Ｔの範囲を広げる場合には、例えば、分圧用抵抗器３２Ａよりも大きな電気抵抗値を有する分圧用抵抗器及び分圧用抵抗器３２Ｃよりも小さな電気抵抗値を有する分圧用抵抗器の少なくとも一方を分圧用抵抗器３２Ａ，３２Ｂ，３２Ｃに並列に接続し、追加接続した分圧抵抗器に対して分圧用抵抗器３２Ａ，３２Ｂ，３２Ｃと同様にして差動増幅回路３８、ＮＭＯＳトランジスタ４０及びスイッチ４２，４４を接続すればよい。 逆に、上記各実施形態で説明した検出可能領域Ｔの範囲を狭める場合には、例えば、分圧用抵抗器３２Ａ，３２Ｂ，３２Ｃのうちの何れか１つ又は２つを除去すればよい。

また、上記各実施形態では、分圧出力と検出温度とが予め対応付けられたデータベースを参照して検出温度を導出しているが、これに限らず、分圧出力を入力とし、検出温度を解とする予め定められた演算式を用いて電圧値を導出してもよい。

また、上記各実施形態では、ＮＭＯＳトランジスタ４０のソース端子及び第２端子４４Ａ _２ ，４４Ｂ _２ ，４４Ｃ _２が接地されている場合の形態例を挙げて説明したが、これに限らず、ＮＭＯＳトランジスタ４０のソース端子及び第２端子４４Ａ _２ ，４４Ｂ _２ ，４４Ｃ _２に対して共通に定電圧Ｂ（または定電圧Ｖ _ＲＥＦＨ ）よりも低電圧な定電圧が印加されていればよい。 なお、この場合、定電圧Ａは、ＮＭＯＳトランジスタ４０のソース端子及び第２端子４４Ａ _２ ，４４Ｂ _２ ，４４Ｃ _２に対して共通に印加される定電圧よりも大きくかつ定電圧Ｂよりも小さな電圧値とする。

また、上記各実施形態では、ＵＩパネル２０を例に挙げて説明したが、これに限らず、例えば、パーソナル・コンピュータに接続されたマウスやキーボードなどであってもよく、ユーザと温度検出装置１０（１０Ａ）に対して指示を入力することができる入力装置であれば如何なるものであってもよい。

また、上記各実施形態では、分圧用抵抗器３２Ａ，３２Ｂ，３２Ｃを用いた場合の形態例を挙げて説明したが、これに限らず、分圧用抵抗器を単体で用いてもよい。 この場合、例えば、異なる電気抵抗値を有する複数の分圧用抵抗器の各々をサーミスタとＮＭＯＳトランジスタ４０との間に挿脱自在に直列接続可能とすることで、上記各実施形態と同様に様々な区分検出領域での温度検出が可能となる。

また、上記各実施形態では、サーミスタ２８（２８Ａ）として、ＮＴＣサーミスタを適用しているが、これに限らず、ＰＴＣサーミスタやＣＴＲサーミスタなどの他のサーミスタを適用してもよい。

また、上記各実施形態では、温度検出装置１０（１０Ａ）にサーミスタや分圧用抵抗器に対して給電を行うスイッチング素子として電界効果トランジスタを用いた場合の形態例を挙げて説明したが、これに限らず、バイポーラ型トランジスタを用いてもよい。 この場合、バイポーラ型トランジスタのコレクタ端子が電界効果トランジスタのドレインに、バイポーラ型トランジスタのエミッタ端子が電界効果トランジスタのソース端子に、バイポーラ型トランジスタのベース端子が電界効果トランジスタのゲート端子に各々対応するように電界効果トランジスタに代えてバイポーラ型トランジスタを温度検出装置１０（１０Ａ）に組み込むようにすればよい。

また、上記各実施形態では、本発明を、温度検出装置１０（１０Ａ）に適用した場合の形態例について説明したが、本発明はこれに限定されるものではなく、例えば、ピエゾ抵抗を利用した物体の歪みを検出する歪みゲージや圧電センサなどの特定の物理量の変化に応じて電気抵抗値が変化する抵抗素子を利用して物理量を検出するものであれば如何なるものにも適用可能である。

１０，１０Ａ 温度検出装置１２ ＣＰＵ
２０ ＵＩパネル２６，２６Ａ 検出部２８，２８Ａ サーミスタ３２Ａ，３２Ｂ，３２Ｃ 分圧用抵抗器３４ 分圧抵抗切替回路３６ ＡＤ変換器３８，５２ 差動増幅回路４０Ａ，４０Ｂ，４０Ｃ ＮＭＯＳトランジスタ４２Ａ，４２Ｂ，４２Ｃ，４４Ａ，４４Ｂ，４４Ｃ，５６Ａ，５６Ｂ，５８Ａ，５８Ｂ スイッチ５０ サーミスタ切替回路５４Ａ，５４Ｂ ＰＭＯＳトランジスタ