칩 검증 및 테스트 모듈 및 이를 위한 연결 장치

칩 검증 및 테스트 모듈 및 이를 위한 연결 장치{a chip verifying and testing module and connecting apparatus for the same}

도1은 일반적인 컴퓨터 본체의 개략적인 구조를 나타내는 것이다.

도2는 본 발명의 실시예에 따른 칩 검증 및 테스트 모듈의 구성을 나타낸 것이다.

도3은 도2의 패키지 장치의 외관을 나타낸 것이다.

도4는 도3의 칩 검증 및 테스트 모듈이 장착되는 컴퓨터 본체의 구조를 나타낸 것이다.

도5는 도4와의 연결을 위한 연결 보드의 실시예를 도시한 도면이다.

도6은 본 발명에 따라 복수개의 칩 검증 및 테스트 모듈들을 컴퓨터 본체 외부에 설치하고 컴퓨터와 연결하기 위한 구조의 실시예를 나타낸 것이다.

도7은 본 발명에 따라 복수개의 칩 검증 및 테스트 모듈들을 컴퓨터 본체 외부에 설치하고 컴퓨터와 연결하기 위한 연결장치의 일실시예를 나타낸 것이다.

도8은 도7의 연결장치의 백 플레인의 바람직한 실시예에 따른 구성을 나타낸 것이다.

도9a는 본 발명에 따라 복수개의 칩 검증 및 테스트 모듈들을 컴퓨터 본체 외부에 설치하고 컴퓨터와 연결하기 위한 연결장치의 다른 실시예를 나타낸 것이 다.

도9b는 본 발명에 따라 복수개의 칩 검증 및 테스트 모듈들을 컴퓨터 본체 외부에 설치하고 컴퓨터와 연결하기 위한 연결장치의 또 다른 실시예를 나타낸 것이다.

도 10은 일반적인 노트북 컴퓨터의 개략적인 구조를 나타내는 것이다.

도 11은 본 발명의 따라 노트북 컴퓨터과 연결하기 위한 칩 검증 및 테스트 모듈의 실시예를 나타낸 것이다.

도 12는 본 발명에 따라 칩 검증 및 테스트 모듈을 노트북 컴퓨터와 연결하기 위한 연결보드의 실시예를 나타낸 것이다.

본 발명은 칩 검증 및 테스트 모듈에 관한 것으로, 특히 칩과 칩의 주변회로가 간단한 경우에는 칩을 모듈 내부에 장착하여 칩의 설계 검증 및 테스트를 수행할 수 있도록 할 뿐 만 아니라 칩과 칩의 주변회로가 비교적 큰 경우에는 이것이 구현된 외부의 보드와 연결하여 칩의 설계 검증 및 테스트를 수행할 수 있도록 하며, 아울러 컴퓨터 본체 내부와 용이하게 연결될 수 있도록 하는 칩 검증 및 테스트 모듈 및 이를 위한 연결 장치에 관한 것이다.

일반적으로, 컴퓨터 본체는 전면부에 CD 롬 드라이브, 플로피 디스크 드라이브, 하드 디스크 드라이브, 파워 버튼, 및 리셋 버튼등이 배치되고, 후면부에 컴퓨 터 본체 내부의 메인 보드의 PCI 슬롯을 비롯한 각종 슬롯들에 장착되는 기능 보드들과 외부의 모니터, 키보드, 및 마우스 등의 외부 장치와 연결을 위한 커넥터들이 배치되어 있다.

도1은 일반적인 컴퓨터 본체의 개략적인 구조를 나타내는 것으로, 본체(1)는 커버(10)와 전면부의 CD 롬 드라이브, 하드 디스크가 장착되는 부분(12), 플로피 디스크 드라이브가 장착되는 부분(14), 파워 버튼(16), 및 리셋 버튼(18)등으로 이루어지고, 후면부의 슬롯 포트들(28) 등으로 이루어진다.

그리고 메인 보드(2)는 CPU슬롯(20), 메모리 슬롯들(22), PCI슬롯들(24), 및 PCI Express 슬롯들(26)등을 구비하여 이루어진다.

종래의 컴퓨터 본체(1)는 메인 보드(2)의 PCI 슬롯들(24) 및 PCI Express 슬롯들(26)에 보드들이 장착되게 되는데, 만일 내부의 슬롯들에 장착된 보드들에 이상이 발생하거나, 수리하여야 할 경우에는 본체(1)의 커버(10)를 열어야 함으로써 사용자의 불편을 초래하였다.

그리고 외부 장치들과 연결을 할 경우에 종래의 컴퓨터 본체의 후면부에 위치한 슬롯 포트들(28)이 장착되는 부분의 공간이 부족하여 많은 수의 커넥터들을 배치하는 것이 불가능하다. 특히, 컴퓨터를 기반으로 하는 검증 및 테스트 장치들의 경우에는 많은 입출력 단자들의 연결을 필요로 하는데, 이 경우에 많은 수의 입출력 단자들을 가진 커넥터를 후면부에 배치하는 것은 공간상의 제약으로 인해서 입출력 단자의 확장이 곤란한 문제점이 있었다.

또한, 컴퓨터를 기반으로 하는 검증 및 테스트 장치들의 경우에는 외부 장치 를 연결하거나 연결을 해제하는 작업이 용이하게 이루어질 수 있어야 하는데 종래의 검증 및 테스트 장치들의 경우에는 커넥터들이 컴퓨터 본체의 후면부에 배치되어 있음으로 인해서 이러한 동작의 조작성에 있어서 용이하지 않다는 문제점이 있었다.

물론, 컴퓨터 본체의 후면부에 외부 장치와의 연결을 위한 커넥터들을 구비하는 것은 공간상 및 미관상의 문제로 커넥터들을 후면부에 장착하는 것이 바람직하며, 일반적으로 후면부의 커넥터를 통하여 컴퓨터 본체와 연결되는 모니터, 키보드, 및 마우스 등은 컴퓨터를 다루기 위해서 항상 사용하여야 하는 장치들이기 때문에 본체에 항상 연결되어 있어야 하므로 후면부에 장착하는 것이 바람직하다.

그러나 컴퓨터를 기반으로 하여 외부의 설계된 칩 또는 제작된 칩의 동작을 검증하고 테스트하는 장치들의 경우에, 컴퓨터 본체에 외부의 칩을 연결하는 것이 필요하다. 그런데, 종래의 컴퓨터를 기반으로 하는 검증 및 테스트 장치들의 경우에는 본체의 외부에 외부의 칩과 연결하기 위한 모듈을 별도로 구비하여 구성되므로 그 구성이 복잡해지게 된다는 문제점이 있었다.

본 발명의 목적은 칩과 칩의 주변회로가 간단한 경우에는 칩을 모듈 내부에 장착하여 칩에 대한 검증 및 테스트를 수행할 수 있도록 할 뿐 만 아니라 칩과 칩의 주변회로가 비교적 큰 경우에는 이것이 구현된 외부의 보드와 연결하여 칩의 설계 검증 및 테스트를 수행할 수 있도록 하며, 아울러 컴퓨터 본체 내부와 용이하게 연결될 수 있도록 하는 칩 검증 및 테스트 모듈을 제공하는데 있다.

본 발명의 다른 목적은 칩 검증 및 테스트 모듈이 용이하게 장착될 수 있도록 할 뿐 만 아니라 연결 가능한 칩 검증 및 테스트 모듈의 개수 또한 증가시킬 수 있도록 하는 연결 장치를 제공하는데 있다.

상기의 목적을 달성하기 위한 본 발명의 칩 검증 및 테스트 모듈은 제1 커넥터들을 구비하는 제1 타겟 보드, 및 상기 제1 타겟 보드의 제1 커넥터들에 연결되는 제2 커넥터들과, 컴퓨터와 연결을 위한 제3 커넥터와, 상기 제2 커넥터들과 상기 제3 커넥터 사이에 연결되어, 상기 제2 커넥터들과 상기 제3 커넥터 사이에 전송되는 신호들의 인터페이스를 위한 인터페이스부를 구비하는 인터페이스 보드를 구비하는 것을 특징으로 한다.

상기 제1 타겟 보드는 상기 제1 커넥터들과 연결되는 칩을 더 구비하는 것을 특징으로 한다.

상기 제1 커넥터들과 연결되는 제4 커넥터들을 추가적으로 구비하고, 상기 모듈은 상기 제4커넥터들과 연결되는 제5 커넥터들, 및 상기 제5 커넥터들과 연결되는 제6 커넥터들을 구비하는 제2 타겟 보드를 추가적으로 구비하고, 상기 제6 커넥터들이 외부의 장치와 연결되는 것을 특징으로 한다.

상기 인터페이스 보드는 상기 제2 커넥터들과 연결되는 제4 커넥터들을 추가적으로 구비하고, 상기 모듈은 상기 제4 커넥터들에 연결되는 제5 커넥터들, 및 상기 제5 커넥터들과 연결되는 제6 커넥터들을 구비하는 제2 타겟 보드를 추가적으로 구비하고, 상기 제6 커넥터들이 외부의 장치와 연결되는 것을 특징으로 한다.

상기 제2 타겟 보드는 상기 제5 커넥터들 및 상기 제6 커넥터들과 연결되며, 상기 제5커넥터들을 통하여 전송되는 신호들을 상기 외부의 장치들이 인식할 수 있는 신호로 변환한 후 상기 제6 커넥터들로 전송하는 회로 소자를 추가적으로 구비하는 것을 특징으로 한다.

또한, 상기 제1 타겟 보드는 상기 제1 커넥터들과 연결되는 버퍼 수단을 추가적으로 구비하고, 상기 제1 타겟 보드는 상기 버퍼 수단과 연결되고, 외부의 장치들과의 연결을 위한 제4 커넥터들을 추가적으로 구비하며, 상기 버퍼 수단은 상기 제1 커넥터들과 상기 제4 커넥터들 사이에 전송되는 신호들을 버퍼하는 것을 특징으로 한다.

상기 제1 타겟 보드는 상기 제1커넥터들과 연결되는 제4 커넥터들을 추가적으로 구비하고, 상기 모듈은 상기 제4 커넥터들과 연결되는 제5 커넥터들, 및 상기 제5 커넥터들과 연결되는 제6 커넥터들을 구비하는 제2타겟 보드를 추가적으로 구비하고, 상기 제6 커넥터들이 외부의 장치와 연결되는 것을 특징으로 하고, 상기 제2타겟 보드는 상기 제5 커넥터들 및 상기 제6 커넥터들과 연결되며, 상기 제5커넥터들을 통하여 전송되는 신호들을 상기 외부의 장치들이 인식할 수 있는 신호로 변환한 후 상기 제6 커넥터들로 전송하는 회로 소자를 추가적으로 구비하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 다른 형태의 모듈은 외부의 장치들과 연결을 위한 제1커넥터들을 구비하는 제1보드, 및 컴퓨터와 연결을 위한 제2커넥터, 및 상기 제1커넥터들과 상기 제2커넥터사이에 연결되어 상기 제1커넥터들과 상기 제2커넥터사이에 전송되는 신호를 처리하는 신호 처리부를 구비한 제2보드를 구비하여, 상기 컴퓨터의 전면부 또는 측면부에 장착 가능한 것을 특징으로 한다.

상기 모듈은 상기 제2커넥터와 상기 컴퓨터와의 연결을 위한 연결 케이블을 추가적으로 구비하고, 상기 모듈은 상기 제2커넥터와 연결되는 제3커넥터를 구비하는 제3보드를 추가적으로 구비하여, 상기 제3커넥터와 상기 연결 케이블을 연결하는 것을 특징으로 한다.

상기 신호 처리부는 수신되는 오디오 및/또는 비디오 신호를 처리하여 상기 제2커넥터로 전송하거나, 상기 제1커넥터들을 통하여 전송되는 상기 오디오 및/또는 비디오 신호를 처리하여 상기 제2커넥터로 전송하는 것을 특징으로 하고, 상기 제1보드는 원격 제어 신호를 수신하여 상기 신호 처리부로 전송하는 수신기를 추가적으로 구비하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 또 다른 형태의 모듈은 컴퓨터와 연결을 위한 제1커넥터 및 상기 제1커넥터를 통하여 전송되는 신호를 저장하는 데이터 저장부를 구비한 보드를 구비하여, 상기 컴퓨터의 전면부 또는 측면부에 장착 가능한 것을 특징으로 한다.

상기 모듈은 상기 제1커넥터와 상기 컴퓨터와의 연결을 위한 연결 케이블을 추가적으로 구비하고, 상기 모듈은 상기 제1커넥터와 연결되는 제2커넥터를 구비하는 제2보드를 추가적으로 구비하여, 상기 제2커넥터와 상기 연결 케이블을 연결하는 것을 특징으로 한다.

상기 데이터 저장부는 상기 제1커넥터를 통하여 입력되는 신호를 저장하고, 저장된 신호를 상기 제1커넥터를 통하여 출력하는 복수개의 디램들을 구비하고, 상 기 보드는 상기 복수개의 디램들에 저장된 데이터를 유지하기 위하여 상기 복수개의 디램들에 필요한 전원을 공급하기 위한 전원 공급용 커넥터를 추가적으로 구비하는 것을 특징으로 한다.

상기 다른 목적을 달성하기 위한 본 발명의 칩 검증 및 테스트 모듈을 위한 연결 장치는 제1커넥터와 상기 제1커넥터와 공통 연결된 상기 소정 개수의 제2커넥터들이 장착된 백 플레인, 및 상기 백 플레인의 소정 개수의 제2커넥터들에 결합을 용이하게 하기 위하여 서로 마주보면서 구비된 소정 개수의 제2가이드들을 구비한 상부 보드 및 하부 보드를 구비하는 적어도 하나의 하우징을 구비하는 것을 특징으로 한다.

상기 백 플레인은 다양한 전압 레벨을 가지는 외부 전원들이 공통 공급되는 소정 개수의 전원 공급 커넥터들을 더 구비하고, 상기 하우징의 표면에 홀-어레이가 형성되어 있는 것을 특징으로 하고, 또한, 상기 하우징이 도넛형 원통 구조인 것을 특징으로 하고, 상기 하우징이 복수개로 구성되는 경우에 도넛형 원통 구조의 케이스내에 상기 복수개의 하우징들이 삽입되는 것을 특징으로 한다.

이하, 첨부한 도면을 참고로 하여 본 발명의 칩 검증 및 테스트 모듈 및 이를 위한 연결 장치를 설명하면 다음과 같다.

도2 및 도3은 본 발명의 일실시예에 따른 타겟 칩 검증 및 테스트 모듈의 구성을 나타낸 것으로, 칩 검증 및 테스트 모듈(30)은 하부층에 위치하는 하부 보드(40)와 상부층에 위치하는 상부 보드(50), 인터페이스 보드(60), 및 전원 제공 장치(72) 로 구성되고, 패키지 장치(74)를 통해 패키징된다.

타겟 하부 보드(40)는 보드(41), 및 보드(41)의 전면에 고정되는 전면판(42), 전면판(42)에 위치되는 제1 커넥터들(43), 보드(41)의 측면에 위치되는 제2 커넥터들(44), 보드(41)의 후면에 위치되는 제3 커넥터들(45)과 제1 전원 커넥터(46), 보드(41)의 중앙에 위치되는 타겟 칩(또는 타겟 칩이 장착된 테스트 소켓)(47)을 구비한다. 물론, 타겟 하부 보드(40)는 타겟 칩(55) 이외에 타겟 칩(55)의 동작을 지원하기 위한 주변회로부(미도시)를 더 구비할 수 있다.

타겟 상부 보드(50)는 보드(51), 및 보드(51)의 전면에 고정되는 전면판(52), 전면판(52)에 위치하는 제4 커넥터들(53), 하부 보드(40)의 제2 커넥터(44)와 결합되도록 보드(51)의 측면에 위치되는 제5 커넥터들(54), 보드(51)의 중앙에 위치하는 타겟 칩(55) 주변 회로부(55)를 구비한다. 이때, 타겟 상부 보드(50)는 보드(51)의 크기를 확장하고, 주변 회로부(55) 이외에 타겟 칩을 더 구비할 수 있도록 하여, 비교적 규모가 큰 타겟 칩과 주변회로부를 실장 할 수 있도록 한다.

인터페이스 보드(60)는 보드(61), 보드(61)의 중앙에 위치하는 인터페이스부(62), 보드(61)의 후면에 고정되는 후면판(63), 후면판(63)에 위치되는 인터페이스 보드 연결 커넥터 (64), 제7 커넥터(65), DC 입력전원 커넥터(66), AC 입력전원 커넥터(67), DC 전원 잭(68), 하부 보드(40)의 제3 커넥터(45)와 결합되도록 보드(61)의 전면부에 위치하는 제8 커넥터(69), 제2 전원 커넥터(70), 및 보드(61)상에 위치하는 제3 전원 커넥터(71)를 구비한다. 그리고 인터페이스부(62)는 인터페 이스 제어부(62-1)와 대용량 메모리들(62-2) 및 기타 주변회로들(미도시)로 구성된다. 그러나, 경우에 따라서 제1전원커넥터(46)와 제2전원커넥터(70)는 제3커넥터들(45)과 제8커넥터들(69)의 여분의 핀들을 전원공급용 핀들로 이용할 경우에는 제거될 수 있고, DC 입력 전원 커넥터(66)는 컴퓨터 본체의 DC 전원 공급 장치로부터 직접 전원을 공급받기 위한 부분과 외부로부터 전원을 공급받기 위한 부분으로 분리되어 구성될 수 있다.

이때, 인터페이스 보드(60)는 필요에 따라 제7 커넥터(65), DC 입력전원 커넥터(66), DC 전원 잭(68), AC 입력전원 커넥터(67)를 보드(61)상에 위치하도록 하여 후면판(63)을 제거할 수도 있다.

이하 각 구성요소의 기능 및 동작에 대하여 설명하기로 한다.

타겟 하부 보드(40)는 인터페이스 보드(60)와 칩(47)의 입출력 신호들을 전달하여 칩 검증 및 테스트 동작이 수행될 수 있도록 한다. 또한 필요에 따라서는 칩(47)의 출력 신호들을 칩 주변회로를 통하여 모니터링 신호들로 변환한 신호 또는 칩(47)으로부터 직접 출력되는 최종 출력 신호들을 타겟 하부 보드(40)의 제1커넥터(43)로 연결하고, 전면판(42)으로 돌출된 제1커넥터(43)에 연결되는 외부의 모니터링 장치를 통하여 칩의 동작 상태를 모니터링 할 수 있도록 하거나, 인터페이스 보드(60)의 제어 신호들을 제1 커넥터(43)로 전송하여 타겟 하부 보드(40)에 연결되는 외부의 제어/계측기기의 동작을 제어할 수 있도록 하거나, 칩(47)의 출력 신호들을 제2 커넥터들(44)을 통해 타겟 상부 보드(50)로 전송한다.

이에, 전면판(42)에 위치되는 제1 커넥터들(43)은 외부의 제어/계측용 장치 들 또는 모니터링 장치들이 연결되도록 하고, 제2 커넥터들(44)은 타겟 상부 보드(50)의 제5 커넥터(54)에 인터페이스 보드(60)의 출력 신호들 또는 칩(47)의 출력 신호들을 전달함과 동시에 DC 전원이 인가되도록 하고, 제3 커넥터들(45)은 칩(47)의 출력 신호들 또는 제1 커넥터들(43)을 통해 입력된 외부의 제어/계측용 장치들의 신호들이 인터페이스 보드(60)의 제8 커넥터(69)로 전달되고, 인터페이스 보드(60)의 제8 커넥터(69)를 통해 입력되는 인터페이스 보드(60)의 신호들이 칩(47), 제1 커넥터들(43), 및 제2 커넥터들(44)로 분배되도록 하고, 제1 전원 커넥터(46)는 인터페이스 보드(60)의 제2 전원 커넥터(70)로부터 DC 전원을 인가받아 칩(47)과 제2 커넥터들(44)에 DC 전원이 인가되도록 한다.

타겟 상부 보드(50)는 칩(47)의 출력 신호들을 모니터링 신호들로 변환한 후 타겟 상부 보드(50)의 제4커넥터들(53)에 연결되는 외부의 모니터링 장치로 전송하여, 칩의 동작 상태를 외부의 모니터링 장치를 통해 모니터링 할 수 있도록 하거나, 인터페이스 보드(60)의 제어 신호들을 타겟 상부 보드(50)에 연결되는 외부의 제어/계측기기로 전송하여 제어/계측기기의 동작을 제어할 수 있도록 한다.

이에, 전면판(52)에 위치되는 제4 커넥터들(53)은 외부의 제어/계측용 장치들 또는 모니터링 장치들이 연결되도록 하고, 제5 커넥터들(54)은 타겟 하부 보드(40)의 제2 커넥터들(44)을 통해 전달되는 칩(47)의 출력 신호들과 DC 전원이 주변 회로부(55)에 전달되고, 타겟 하부 보드(40)의 제2 커넥터들(44)을 통해 전달되는 인터페이스 보드(60)의 제어 신호들이 제4 커넥터들(53)로 전달될 수 있도록 한다. 주변 회로부(55)는 칩(47)의 출력 신호들에 응답하여 모니터링 신호들을 생성 하고 제4 커넥터(53)로 전송한다.

인터페이스 보드(60)는 칩의 검증 및 테스트 동작을 수행할 수 있도록 칩(47)과 컴퓨터 사이의 신호 인터페이싱을 수행한다. 이때, 인터페이스 보드(60)는 한국 특허 출원 제2000-42575호의 저장 수단 및 인터페이스 수단에 따라 동작을 수행한다.

이에, 인터페이스부(62)는 메인 보드(2)로부터 전송된 신호를 칩(47)에 전송하고, 칩(47)으로부터 전송된 신호를 메인 보드(2)로 전송하면서 칩의 검증 및 테스트 동작을 수행한다. 인터페이스 보드 연결 커넥터(64)는 인터페이스 보드(60)와 후면판(63)을 전기적으로 연결하고, 제7 커넥터(65)는 인터페이스 보드(60)가 컴퓨터 본체의 메인 보드(2)상의 슬롯(24,26)이나 혹은 슬롯(24,26)에 장착되는 연결보드(80)에 연결되도록 하여, 인터페이스부(62)의 신호들이 메인 보드(2)로 전달되고, 메인 보드(2)로부터 전송되는 신호들이 인터페이스부(62)를 통하여 제8 커넥터들(69)로 전달되도록 하고, DC 입력전원 커넥터(66)는 컴퓨터 본체의 파워 서플라이(power supply)와 동일한 케이블이거나 혹은 DC 입력전원 커넥터(66)의 형상과 핀수에 따라서 별도의 케이블을 통해 연결되도록 하여, 파워 서플라이(power supply)의 DC 전원이 인터페이스 보드(60), 타겟 상부 및 하부 보드(40,50)에 공급되도록 한다. DC 입력 전원 잭(68)은 칩 검증 및 테스트 모듈(30)이 컴퓨터 본체 외부에서 사용될 때, 외부의 전원 어댑터로부터 DC 전원을 공급받도록 하고, 제8커넥터(69)는 인터페이스부(62) 또는 인터페이스 보드 연결 커넥터(64)로부터 전송되는 신호들이 타겟 하부 보드(40)의 제3 커넥터들(45)로 전달되고, 타겟 하부 보 드(40)의 제3 커넥터들(45)로부터 입력되는 신호들이 인터페이스부(62)를 통하여 인터페이스 보드 연결 커넥터 (64)로 전달되도록 하고, 제2 전원 커넥터(70)는 DC 입력전원 커넥터(66) 또는 DC 입력 전원 잭(68) 또는 배터리(71)로부터 공급되는 DC 전원이 타겟 하부 보드(40)의 제1 전원 커넥터(46)으로 인가되도록 하고, 제3 전원 커넥터(71)는 DC 입력전원 커넥터(66) 또는 DC 입력 전원 잭(68)을 통해 DC 전원이 공급되는 경우에는 DC 전원이 충전회로(미도시)를 통하여 배 터리(72)에 공급되도록 하고, DC 입력전원 커넥터(66) 또는 DC 입력 전원 잭(68)을 통해 DC 전원 공급이 차단된 경우에는 방전회로(미도시)를 통하여 배터리(72)의 DC 전원이 인터페이스 보드(60), 타겟 상부 및 하부 보드(40,50)에 공급되도록 한다.

또한 칩 검증 및 테스트 모듈(30)은 후면판(63)에 외부의 AC 전원을 입력 받기 위한 AC 입력전원 커넥터(67)와, 적어도 하나 이상의 DC 전원을 출력하기 위한 DC 출력 전원 커넥터(66)를 구비하고, 인터페이스 보드(60) 및 하부 보드(40)를 대신하여 DC 출력 전원 커넥터(66)로부터 출력되는 DC 전압을 만들기 위한 전원소자들(미도시)과 이들을 탑재한 보드(미도시)를 구비하도록 하고, 필요에 따라 칩 검증 및 테스트 모듈(30)이 칩 설계 검증 및 테스트 용도가 아닌 DC 전원공급장치로 사용이 될 수 있도록 한다. 즉, 칩 검증 및 테스트 모듈(30)은 외부의 AC 전원을 입력받아 칩 검증 및 테스트 모듈(30) 즉, 타겟 하부 보드(40), 타겟 상부 보드(50),및 인터페이스 보드(60)에서 필요로 하는 다양한 전압 레벨을 가지는 DC 전압을 생성할 수 있도록 한다.

인터페이스 보드(60)의 인터페이스부(62)는 칩 및 칩의 동작을 검증하고 테 스트하기 위한 테스트 벡터와 같은 입출력 파일들을 저장하기 위한 대용량 메모리들(62-2)과 대용량 메모리들(62-2), 칩(47), 컴퓨터 사이의 신호 전송을 제어하기 위한 인터페이스 제어부(62-1)로 구성된다.

대용량 메모리들(62-2)은 필요한 경우, 보드(61)의 상단 뿐 만 아니라 하단에도 구비되도록 하여, 보다 많은 용량의 테스트 벡터와 같은 입출력 신호를 저장하여, 인터페이스부(62)와 컴퓨터간의 신호 인터페이싱 부하를 줄여서 컴퓨터를 보다 효율적으로 사용할 수 있도록 하며, 아울러 칩 검증 및 테스트 모듈의 칩 검증 및 테스트 동작시에 방대한 량의 입출력 데이터를 한꺼번에 처리할 수 있도록 한다.

또한 대용량 메모리들(62-2)은 시뮬레이션(Simulation) 단계, 회로 합성(Synthesis) 단계, FPGA 컴파일(Compile) 단계, Chip P&R(Placement and Routing) 단계등과 같이 많은 량의 메모리를 고속으로 엑세스(Access)하는 것을 필요로 하는 칩 검증 전후의 설계 단계에서와 같이 칩 검증 및 테스트 모듈이 칩 검증 및 테스트 동작을 수행하지 않을 경우에는 램 디스크(ram-disk) (또는 SSD(Solid State Disk)) 용도로 사용될 수 있도록 한다. 이때 하부 보드(40) 및 상부 보드(50)는 메모리 용량을 확장하는 용도로 사용하는 것이 가능하다.

칩 검증 및 테스트 모듈(30)에 사용되는 메모리는 대용량 메모리를 사용하는 관계로 디램(D-RAM), 플레쉬램(Flash-RAM), 및 상변환램(P-RAM))를 사용하게 된다.

특히, 디램(D-RAM)을 대용량 메모리로 사용하는 경우에 대하여 살펴보면, 데이터가 저장된 칩 검증 및 테스트 모듈(30)이 타 컴퓨터로 이동되기 위하여 본래 위치의 컴퓨터로부터 분리되었을 때 외부의 DC 전원을 정상적으로 공급받지 못하는 상황이 되면, 인터페이스 제어부(62-1)는 입력되는 DC 전원의 레벨을 감지하여, 대용량 메모리들(62-2)을 셀프 리플레쉬(Self-Refresh) 모드로 전환시키고, 전원 제공 장치(72)를 충전상태에서 방전 상태로 전환시켜 전원 제공 장치 (72)로부터 DC 전원을 공급받도록 한다. 그리고 칩 검증 및 테스트 모듈(30)이 타 컴퓨터에 장착되어 다시 외부의 DC 전원을 정상적으로 공급받기 시작하면, 인터페이스 제어부(62-1)는 대용량 메모리들(62-2)의 셀프 리플레쉬 동작모드를 해제하여 정상모드로 환원시키며, 전원 제공 장치(72)를 다시 충전 상태로 전환시킨다.

그리고, 칩 검증 및 테스트 모듈(30)이 일반적인 하드디스크(HDD)와 마찬가지로 컴퓨터 본체의 전면부에 장착되어 램 디스크(ram-disk) 용도로 사용되는 경우에 있어서는 장착되는 형태 뿐만 아니라 동작하는 것에 있어서도 하드디스크(HDD)와 유사하게 사용되는 것이 바람직하다.

즉, 일반적인 램 디스크에 있어서는, 컴퓨터 본체의 메인보드(2)상의 슬롯(24)에 장착되는 것이 일반적인 형태이며 특히, 컴퓨터 본체의 전원을 OFF 시키게 되면 본체의 전원이 완전히 차단되기 전에 램 디스크내의 모든 데이터를 사용자가 미리 지정한 하드디스크 상의 특정 영역으로 퇴피시키는 동작을 수반하였고, 이 동작은 하드디스크의 느린 엑세스(Access) 타임으로 인하여 정상적인 끄기동작(Shut-down)에 소요되는 시간에 비하여 사용자가 지루하게 느낄 정도로 시간이 걸린다.

이러한 동작은 컴퓨터를 켤(Booting) 때도 마찬가지로, 사용자가 지정한 특 정 위치의 파일,폴더(Folder), 또는 하드디스크 전체를 램 디스크상으로 위치(Loading)시킬 때도 하드 디스크의 느린 엑세스(Access) 타임으로 인하여 어느 정도의 시간의 걸리는 것은 피할 수 없는 현상이었다.

그러나, 상기와 같은 사용상의 불편한 점을 제거하기 위하여, 검증 및 테스트 모듈(30)이 컴퓨터 본체의 전면부에 장착되어 램 디스크(ram-disk) 용도로 하드 디스크와 유사하게 사용될 수가 있는 데, 이를 위하여 연결보드(80)상에 외부의 전원어댑터(미도시)로부터 DC 전원을 공급받기 위한 제1 DC 전원 잭(미도시), 후면판(63)의 DC 전원 잭(68)과의 연결을 위한 제2 DC 전원 잭(미도시), 연결보드(80)상의 제2 DC 전원 잭과 후면판(63)의 DC 전원 잭(68)을 연결하기 위한 별도의 DC 전원 케이블(미도시)을 구비하고, 연결보드(80)상의 제1 DC 전원 잭과 제2 DC 전원 잭은 연결보드(80)상의 PCB 패턴(Pattern)으로 연결시켜 놓는다.

이러한 상태에서는 컴퓨터 본체의 전원이 ON/OFF 상태에 관계없이 램 디스크로 동작하는 검증 및 테스트 모듈(30) 은 안정적이고 빠른 준비동작을 갖추게 된다.

즉, 본체의 켜지는(Booting) 동작 상태일 때에는 램 디스크로 동작하는 검증 및 테스트 모듈(30) 에 이미 전원이 들어와 있는 상태로 이미 본체가 OFF(Shut-down) 되기 이전의 데이터를 유지 하고 있으므로 하드디스크로부터 검증 및 테스트 모듈(30)의 램 디스크로 별도의 데이터 로딩(Loading)동작을 필요하지 않으며, 본체를 OFF(Shut-down)할 경우에도 검증 및 테스트 모듈(30)의 램 디스크로부터 하드디스크의 특정 위치로 데이터를 퇴피시킬 필요가 없게 되어 램 디스크로의 사용으 로 인한 불필요한 시간의 낭비를 줄일 수 있게 된다.

그러나, 순간 정전이 발생하였을 경우에도 램 디스크로 사용되는 검증 및 테스트 모듈(30)은 데이터를 잃지 않아야 되기 때문에 전원 제공 장치(72)를 필요로하며, 이러한 경우가 발생된 때에도 검증 및 테스트 모듈(30) 내부에 설치된 전원 제공 장치 (72)와 인터페이스 보드(61) 상의 충/방전 회로(미도시) 에 의하여 램 디스크로 사용시 안정된 데이터 유지 동작을 수행하게 된다.

이때, 전원 제공 장치(72)는 소정의 전원을 충방전할 수 있는 충방전식 배터리나 소정의 전원을 발생할 수 있는 연료전지로 구현될 수 있다.

다만, 장시간에 걸친 정전으로 인하여 배터리 전원이 많이 소모되었을 경우에는 데이터 손실을 피할 수 없으므로 최대한으로 이러한 상태의 도달을 방지하기 위하여 연결모듈의 넉넉한 공간의 바닥면을 이용하여 복수개의 배터리를 어레이 형태로 배열하여 배터리의 용량을 최대한으로 늘이는 것이 가능하며, 연료전지를 사용하는 경우에도 연료전지의 연료로 사용되는 메탄올과 같은 액체 연료를 저장하기 위한 용기를 탑재하기 위한 공간을 확보하는 것이 용이하다.

그러나, 컴퓨터 본체로 연결되는 AC 입력전원이 정상적인 상황에서 컴퓨터 본체가 장시간 OFF(Shut-down) 상태여서 검증 및 테스트 모듈(30)의 전원 제공 장치(72)의 전원 전압이 일정 레벨 이하로 된 경우에는 최소한의 소모전력으로 동작하는 인터페이스 보드상의 제어부(62-1)가 후면판(63)의 제7커넥터(65), 연결케이블(미도시), 연결보드(80)를 통하여 Shut-down 상태의 컴퓨터 본체의 메인보드(2)측으로 인터럽트를 발생시켜 컴퓨터 본체를 ON(Booting) 시켜서 사전에 지정된 하 드디스크상의 특정 위치로 검증 및 테스트 모듈(30)의 램 디스크로부터 데이터를 퇴피시켜 놓을 수 있다.

따라서, 램 디스크로 사용되는 검증 및 테스트 모듈(30)의 안정적인 데이터 유지 동작을 기반으로 해서, 보조적 역할을 하는 디스크가 아니라 OS를 설치한 메인 디스크(C:\)로 사용할 경우에는 컴퓨터 본체를 ON/OFF 시에 소요되는 Booting 시간과 Shut-down 시간을 획기적으로 줄이는 것이 가능하다.

도2의 칩 검증 및 테스트 모듈은 타겟 칩과 그 주변회로부가 비교적 커서 타겟 하부보드(40)내에서 만으로는 충분한 배치가 가능하지 않을 경우에 타겟 하부 보드(40) 뿐만 아니라 타겟 상부 보드(50)를 활용하며, 타겟 하부 보드(40)의 제2커넥터(44)와 상부 보드(50)의 제4커넥터(54)의 결합을 통해서 타겟 상부 보드(50)에 타겟 하부 보드(40)의 입출력 신호와 DC 전원을 연결하게 된다.

상부 보드(50)를 활용하는 경우에는 인터페이스 보드(60) 방향으로 상부 보드(51)의 길이를 확장시킬 수가 있어서, 타겟 상부 보드(50)에는 비교적 규모가 큰 타겟 칩과 그 주변회로의 소자들을 실장하는 것이 가능하다. 그리고 이때에 입출력 신호와 전원을 공급 받고자 하는 타겟 하부 보드(40)의 제2커넥터들(44)과 타겟 상부 보드의 제5커넥터들(54)을 인터페이스 보드(60)의 인터페이스 제어부(62)와 제8커넥터들(69) 사이에 배치하여 인터페이스 보드(60)상에서 타겟 상부 보드(51)로 직접 연결하여 타겟 하부 보드(41)를 거치지 않고도 입출력 신호와 DC 전원을 연결할 수 있는 구조도 가능하다. 이러한 구조는 하부 보드(40) 상에서 하부 보드(40)의 제2커넥터들(44)과 상부보드의 제5커넥터들(54)을 통하여 연결하는 경우에 대비 하여 보다 짧은 입출력 신호의 배선 구조를 가질 뿐 만 아니라 입출력 신호가 제3커넥터들(45)과 제8커넥터들(69)을 거치지 않아도 되므로 커넥터 연결시의 접촉저항을 줄일 수 있는 구조가 되어 보다 고속의 인터페이스로 타겟 칩(55)을 구동할 수 있게 된다.

그리고, 하부 보드(40)에서 상부 보드(50)로 연결되는 신호라인들의 수가 많아서 제2커넥터들(44)과 제5커넥터들(54)만의 연결만으로는 충분한 배선이 가능하지 않을 경우에는 별도의 케이블을 이용하여 외부의 타겟 보드나 제어/계측기기를 연결하기 위한 용도로 사용되었던 제1커넥터들(43)을 제4커넥터들(53)에 연결함으로써 상/하부 보드간(40,50) 연결되는 신호라인들을 확장시켜 연결하는 것이 가능하다.

이 때, 상/하부 보드(40,50)간을 연결하는 수단은 케이블이 될 수도 있고, 보다 고속의 동작을 위해서는 별도의 수직 보드(미도시)에 제1커넥터들(43)과 제4커넥터들(53)에 각각 대응하는 커넥터들(미도시)을 'ㄷ'자 형태로 결합한 연결보드를 구성하여 연결시킬 수도 있다.

반면에 타겟 칩과 그 주변회로가 비교적 간단하게 구성이 되어있어서 하부보드(41)내에서 충분히 배치가 가능한 경우에는 칩 또는 칩이 장착된 테스트 소켓 및 주변 회로의 소자들을 실장하는 하부 보드만을 별도로 제작하여 인터페이스 보드(60)에 연결하여 칩 검증 및 테스트를 실행하는 것이 가능하다. 이러한 경우, 외부에 존재하는 별도의 타겟 보드를 케이블로 연결하는 조건이 아니고 단지 인터페이스 보드(60)의 제8커넥터(69)와 하부 보드(40)의 제3커넥터(45)간의 연결을 통해 칩(47)에 입출력신호를 연결할 수 있으므로 인터페이스 보드(60)는 칩(47)을 보다 고속으로 동작시키는 것이 가능하다.

또한, 타겟 칩과 그 주변회로의 규모가 커서 외부의 타겟 보드(미도시)에 탑재되어 있는 경우에는, 하부 보드(40)는 칩 대신에 정전기 및 과전류 보호회로, PMU(Power Management Unit), ADC(Analog to Digital Converter), DAC(Digital to Analog Converter), 매트릭스 스위치회로등과 같은 전기적 신호의 인터페이스를 위한 버퍼 수단을 구비하도록 하고, 버퍼 수단을 통해 제1커넥터(43)와 제3커넥터(45)사이의 신호를 버퍼하여, 외부의 타겟 보드와 인터페이스 수단간에 전송되는 신호들을 인터페이스 할 수 있도록 한다.

이때, 하부 보드(40)는 별도의 케이블을 이용하여 외부 타겟 보드와 상호 연결되거나, 제1커넥터들(43)을 통해 외부 타겟 보드의 커넥터들과 직접 결합됨으로써 상호 연결될 수 있도록 한다.

이 경우에 상부 보드(50)는 인터페이스 보드(60)를 통하여 컴퓨터 내부로 전달된 외부 타겟 보드의 임의의 출력신호를 처리하여 그 결과를 다시 인터페이스 보드(60)를 통하여 하부 보드(40)를 거쳐 상부 보드(50)로 받아 최종 모니터링을 위한 출력신호를 생성할 수 도 있고, 다른 방법으로는 제1커넥터들(43)을 통하여 입력된 외부 타겟 보드의 출력을 제2커넥터들(44)과 제5커넥터들(54)의 연결을 통하여 하부 보드(40)로부터 직접 받아서 모니터링을 위한 최종 출력신호를 생성하는 것도 가능하다.

한편, 도2의 칩 검증 및 테스트 장치 모듈은 칩의 검증 및 테스트 동작을 수 행할 뿐 아니라, 칩의 검증 및 테스트 동작이 성공적으로 완결되면 내장된 타겟 보드(40,50)와 더불어 컴퓨터 본체의 CD 롬 드라이브나 하드 디스크가 장착되는 부분에 장착되어 하나의 완제품으로써 곧바로 사용될 수 있다.

일례로, 디지털 TV 수신카드와 같이 PCI 카드형태로서 PCI 슬롯에 장착되는 제품에서는 리모콘 수신부, 비디오신호 입력단자, 각종 조절스위치와 같은 부분들이 컴퓨터의 전면부에 위치할 수 없기 때문에 별도의 케이블 액세서리 형태로 뒷면의 PCI 연결포트를 통하여 제공될 수 밖에 없었고 사용상 조작의 편의성도 좋지 않았다.

그러나, 본 발명의 모듈을 이용한 경우의 동일한 제품을 고려해 본다면 전면판(52)의 제1커넥터들(43)과 제4커넥터들(53)이 배치된 공간에 배치된 상기의 리모컨 수신부, 비디오신호 입력단자, 각종 조절스위치와 같은 것들의 전면 배치가 용이하여 사용상의 조작 편의성을 증대시킬 수 있다.

그리고 칩 검증 및 테스트 모듈(30)의 이동성을 확보하기 위해, 칩 검증 및 테스트 모듈(30)은 컴퓨터 본체와 연결되며 후면판(63)에 위치되는 구성 요소들(65,66,67,68)에 대응되는 모듈 착탈용 백 플레인(back plane)(미도시)을 별도로 더 구비하고, 모듈 착탈용 백 플레인(back plane)을 통해 컴퓨터 전면부에서 손쉽게 착탈되도록 할 수 있다. 물론, 안테나 선 및 튜너와 같이 평상시 뒷면을 통하여 배선되거나 배치되는 것이 바람직한 경우에 있어서도 본 발명의 칩 검증 및 테스트 모듈을 이용한 경우에 연결보드상에 직접 튜너부(미도시)를 장착하여 이것의 출력신호를 연결보드(80)의 제1커넥터(82), 연결케이블(미도시), 후면판(63)의 제7커넥 터(65), 인터페이스 보드(60), 타겟 칩을 이용한 제품의 어플리케이션 보드가 구현된 상/하부 보드(40/50)간을 직접 연결하는 배선구조를 미리 확보해 둠으로써 이러한 문제를 간단히 해결할 수가 있다. 튜터부가 타겟 하부 보드(40)나 또는 상부 보드(50)에 배치된 경우에 있어서는 칩 검증 및 테스트 모듈(30)의 후면판(63)상에 컴퓨터 후면의 PCI 포트를 통하여 연결되는 안테나 선을 위한 별도의 커넥터(미도시)를 배치하여 인터페이스 보드(60)상에 미리 배선된 안테나 선을 튜너가 위치한 타겟 보드로 연결되게 하여 하여 상기 목적을 달성할 수도 있다.

도3의 패키지 장치(74)는 칩 검증 및 테스트 모듈(30)의 전체 면을 커버하여, 칩 검증 및 테스트 모듈을 외부의 환경으로부터 보호하도록 한다.

이때, 패키지 장치(74)는 표면을 'T'자형 요철 형태로 형성되도록 하여, 상이한 타겟 칩 검증 및 테스트 모듈과의 체결과 내부의 방열을 용이하게 할 수 있도록 하고, 동시에 표면을 관통하는 홀-어레이(hole-array)를 형성하여 공기의 흐름이 홀들을 통과하면서 방열 효과를 배가시킬 수 있도록 한다. 물론, 타겟 하부 보드(40) 및 타겟 상부 보드(50)의 전면판들(42,52), 후면판(63), 후면판(63)이 체결되는 패키지 장치(72)의 후면부에도 방열을 목적으로 한 홀-어레이가 형성될 수 있다.

바람직하게는 패키지 장치(74)는 도3과 같이 타겟 하부 보드(40) 및 타겟 상부 보드(50)의 전면을 커버하기 위한 제1 패키지 장치(75)와 인터페이스 보드(60)의 전면을 커버하기 위한 제2 패키지 장치(76)로 분리되도록 하여, 타겟 상부 보드(40) 및 타겟 하부 보드(50)가 인터페이스 보드(70)로부터 용이하게 분리될 수 있도록 한다.

이에 패키지 장치(74)는 타겟 칩(47,55)이 연결 모듈(30) 내부에 존재하는 경우에 정교하게 설계된 인터페이스 보드(60)부분을 보호하고 동시에 원활한 디버깅 환경을 제공하기 위하여 제1 패키지 장치(75)의 전면부 상단만을 개폐할 수 있는 구조를 제공하도록 하는 구조를 갖으며, 이에 따라서 타겟 상부 보드(40) 와 타겟 하부 보드(50)를 인터페이스 보드(70)로부터 용이하게 분리시키거나 결합될 수 있도록 한다.

따라서, 칩 검증 및 테스트 모듈(30)이 컴퓨터 전면부에 장착이 되어있는 경우에 연결모듈(30)의 하부 보드(40) 또는 상부 보드(50)를 디버깅할 필요가 있을 때는 연결모듈(30)의 패키지 장치 양측 표면의 'T'자형 요철과 이에 대응하여 연결모듈(30)이 장착되는 입구 양 측면에서 컴퓨터 본체에 고정된 가이드들(미도시)을 따라서 제1패키지 장치(75) 부분 만큼을 전면부 방향으로 돌출시켜 임시 고정위치에 도달하는 위치에서 제1패키지 장치(74)의 전면부 상단만을 개폐시켜 놓은 후에, 전면부에 장착된 별도의 제2연결모듈(30)의 제1커넥터들(43)에 연결된 케이블의 반대 측에 연결된 탐침들을 디버깅 대상의 제1연결 모듈(30)의 상부 보드(50) 또는 하부 보드(40)의 탐침 대상 위치에 연결한 형태로 하여, 디버깅 대상의 연결 모듈(30)은 설계 검증 또는 테스트 용도로 � ��작을 시키고 있는 동안에 별도로 연결된 제2연결 모듈(30)을 디버깅 용도로 사용할 수 있다.

도4는 도3의 칩 검증 및 테스트 모듈이 장착되는 컴퓨터 본체의 구조를 나타낸 것이다.

도4를 참조하면, 도2의 칩 검증 및 테스트 모듈(30)은 컴퓨터 본체(1)의 전면부(12)에 CD 롬 드라이브나 하드 디스크가 장착되는 부분에 장착된다.

그리고 칩 검증 및 테스트 모듈(30)의 제7 커넥터(65)가 연결 케이블(미도시)을 통해 메인 보드(2)상의 슬롯(24,26)과 직접 연결되거나, 메인 보드(2)상의 슬롯(24,26)에 장착된 연결 보드(80)를 거쳐 메인 보드(2)상의 슬롯(24,26)과 연결된다.

더욱 상세하게는 제7 커넥터(65) 및 슬롯(26)이 PCI Express 인터페이스 방식과 같이 직렬 데이터 전송 방식을 사용하면, 연결 케이블(미도시)을 통해 인터페이스 보드 연결 커넥터 및 슬롯(26)이 직접 연결되도록 할 수도 있고, 별도의 연결 보드(80)를 통하여 연결될 수도 있다. 또한, PCI 인터페이스 방식과 같이 병렬 데이터 전송 방식을 사용할 때는, 슬롯(24)상에 연결 보드(80)를 장착하고, 연결 케이블(미도시)을 통해 연결 보드(80)와 제7 커넥터(65)를 연결하여 제7 커넥터(65)가 연결 보드(80)를 거쳐 슬롯(24)에 연결되도록 한다.

도5는 도4의 연결 보드의 실시예를 도시한 도면이다.

도5를 참조하면, 연결 보드(80)는 보드(81)와 제1 커넥터(82)와 제2 커넥터(83)와 브릿지 소자(또는 스위치 소자)(84) 및 주변회로(미도시)를 구비하여 구성된다. 보드(81)상에는 메인 보드(2)상의 슬롯(24 또는 26)에 장착되는 슬롯연결단자(85)와, 제1 커넥터(82), 제2 커넥터(83), 슬롯연결단자(85), 및 브릿지 소자(84)간을 연결하기 위한 신호라인들(미도시)이 배치되어 있다.

제1 커넥터(82)는 컴퓨터 본체 내부에 장착되는 모듈들과 연결하기 위한 것 이고, 제2 커넥터는 컴퓨터 본체 외부에 위치하는 모듈들과 연결하기 위한 것이고, 브릿지 소자(84)는 제1 커넥터(82), 제2 커넥터(83), 및 슬롯연결단자(85)의 신호 흐름 제어를 수행하기 위한 것이고, 슬롯연결단자(85)는 메인 보드상의 슬롯과 연결되기 위한 것이다.

도 5의 연결 보드의 제1 커넥터(82)는 칩 검증 및 테스트 모듈의 제7커넥터(65)와 연결된다. 즉, 일측에 제1 커넥터(82)와 연결되는 커넥터를 구비하고, 타측에 제7 커넥터(65)와 연결되는 커넥터를 구비한 연결 케이블(미도시)을 이용하여 연결 보드의 제1 커넥터(82)와 칩 검증 및 테스트 모듈의 제7커넥터(65)를 연결하게 된다.

상기의 설명에서는 도2의 칩 검증 및 테스트 모듈이 컴퓨터의 전면부에 장착될 수 있도록 하는 경우에 대해서 설명하였다. 그러나 경우에 따라서는 사용하는 칩 검증 및 테스트 모듈의 개수가 증가되어, 컴퓨터 본체의 전면부에 칩 검증 및 테스트 모듈이 모두 장착되지 못하는 경우가 발생할 수 있다.

이에 이하에서는 복수개의 칩 검증 및 테스트 모듈들을 컴퓨터 본체 외부에 위치시킨 후, 컴퓨터 본체와 연결하기 위한 구조를 설명하기로 한다.

도6은 본 발명에 따라 복수개의 칩 검증 및 테스트 모듈들을 컴퓨터 본체 외부에 설치하고 컴퓨터와 연결하기 위한 구조의 일실시예를 나타낸 것이다.

도6을 참조하면, 복수개의 칩 검증 및 테스트 모듈들(30) 각각은 'T'자형 요철 형태를 가지는 패키지 장치(70)의 표면을 이용하여 상이한 칩 검증 및 테스트 모듈(30)과 체결된다. 이에 복수개의 칩 검증 및 테스트 모듈들(30)은 상하 좌우로 필요한 개수만큼 확장될 수 있다.

그리고 칩 검증 및 테스트 모듈들(30) 각각은 연결 케이블(미도시)을 통해 메인 보드(2)상의 슬롯들(26)과 직접 연결되거나, 메인 보드(2)상의 슬롯(24또는 26)에 장착된 연결 보드(80)의 제2커넥터들(83)과 연결되어 브릿지 소자(또는 스위치 소자)(84)를 거쳐 메인 보드(2)상의 슬롯(24 또는 26)과 연결된다.

도7은 본 발명에 따라 복수개의 칩 검증 및 테스트 모듈들을 컴퓨터 본체 외부에 설치하고 컴퓨터와 연결하기 위한 구조의 다른 실시예를 나타낸 것이다.

도7을 참조하면, 연결장치(90)는 하우징(91), 상판(92), 하판(93), 상판 및 하판(92,93)에 대칭으로 장착된 가이드들(94), 백 플레인(back plane)(95), 가이드들(94)에 대응되도록 배치된 백 플레인(95)상의 제1 커넥터들(96), 및 제1 커넥터들(96)의 일측에 배치된 제2 커넥터(97), 제1커넥터 하단에 가이드들(94)에 대응되도록 배치된 제3커넥터(98), 제3커넥터(98) 하단에 가이드들(94)에 대응되도록 배치된 제4커넥터(99), 및 제4커넥터(99) 일측에 배치된 AC전원입력 단자(100)로 구성되어 있다. 그리고 제1커넥터들(96)과 제2 커넥터(97)는 백 플레인(95)의 신호 라인을 통하여 서로 연결되어 있고, 제3커넥터들(98) 간에는 DC전원라인을 통하여 서로 연결되어 있고, 제4 커넥터들(99)과 AC 전원입력 단자(100)는 AC 전원 라인을 통하여 서로 연결되어 있다.

이하 연결장치를 구성하는 부품들의 기능을 설명하면 다음과 같다.

86하우징(91)은 상판(92)과 하판(93)의 방열을 위한 목적으로 홀-어레이를 형성하고, 가이드들(94)과 백 플레인(95)을 지지하는 수단으로 사용된다. 상판(92) 은 가이드(94)를 포함하는 일체형으로 구성되어 상판 가이드(93)로 될 수 있으며, 하판(93) 또한 가이드(94)를 포함하는 일체형 구성으로 하판 가이드(93)로 될 수 있다.

백 플레인(95)은 메인 보드(2)상의 슬롯에 장착되는 연결 보드(80)와 연결장치(90)에 장착되는 칩 검증 및 테스트 모듈들과의 연결을 위하여 사용된다. 백 플레인(95)에 연결된 제1 커넥터들(96), 제3커넥터들(98), 제4커넥터들(99)은 연결장치(90)에 장착되는 칩 검증 및 테스트 모듈과의 연결을 위한 것으로서, 제1커넥터(96)는 칩 검증 및 테스트 모듈(30)의 제7커넥터(65)에, 제3커넥터(98)는 칩 검증 및 테스트 모듈(30)의 DC 입력 전원 커넥터(66)에, 제4커넥터(99)는 칩 검증 및 테스트 모듈(30)의 AC입력전원 커넥터(67)에 각각 연결되어진다. 제2 커넥터(97)는 메인 보드상의 슬롯(26)에 직접 연결하거나 또는 연결보드(80)의 제2커넥터(83)와의 연결을 위한 것이다. 가이드들(94)은 연결 장치(90)에 장착되는 칩 검증 및 테스트 모듈들(30)이 백 플레인(95)의 제1, 제3, 제4커넥터들(96,98,98)에 각각 용이하게 연결되도록 하기 위한 것이다.

도 7에서 제1 커넥터들(96)은 연결 케이블(미도시)을 통해 메인 보드(2)상의 슬롯에 장착된 연결 보드(80)의 제2 커넥터들(83)과 연결되어, 연결 보드(80)를 거쳐 메인 보드(2)상의 슬롯(24또는 26)과 연결되거나 또는 연결보드(80)를 거치지 않고 메인보드(2)상의 각각의 슬롯(26)에 개별적으로 연결된다. 또한, 제1 커넥터들(96)과 공통 연결되는 제2 커넥터(97)를 이용해서 연결을 수행할 경우에는 연결 케이블(미도시)을 통해 메인 보드(2)상의 슬롯(26)과 직접 연결되거나 또는 연결보 드(80)를 거쳐 메인보드(2)상의 슬롯(24또는 26)에 연결된다.

이에 연결 장치(90)는 칩 검증 및 테스트 모듈들(30) 각각이 제1 커넥터(96), 제3커넥터(98), 및 제4콘낵터(99)에 접속됨으로써, 메인 보드(2)의 슬롯(24,26)에 연결될 수 있도록 한다.

도 7의 연결 장치(90)는 패키지 장치(74)와 같이 방열을 목적으로 한 홀-어레이를 형성할 수 있다.

도8은 도7의 연결장치의 백 플레인의 바람직한 실시예에 따른 구성을 나타낸 것이다.

도8을 참조하면, 백 플레인(95)은 백 플레인(95)상에 가이드들(94)에 대응되도록 배치된 제1 커넥터들(96), 제3 커넥터들(98), 제4커넥터들(99)과 제1 커넥터들(96)의 일측에 배치된 제2 커넥터(97)와 제4커넥터(99)의 일측에 배치된 AC전원입력 단자(100)로 구성되어 있다.

제1 커넥터들(96)과 제2 커넥터(97)는 신호 라인들(SL)에 의해 공통 연결되고, 제3커넥터들(98) 간에는 DC전원라인(DC PL)을 통하여 서로 연결되어 있고, 제4 커넥터들(99)과 AC 전원입력 단자(100)는 AC 전원 라인 (AC PL)을 통하여 서로 연결되어 있다.

본 발명의 칩 검증 및 테스트 모듈은 인터페이스 보드(60)가 기본적으로 필요로 하는 DC 전압 이외에 칩과 그 주변회로의 종류에 따라서 필요로 하는 동작 전원의 전압 레벨을 다르게 가진다. 이에 백 플레인(95)은 전원 공급 소자(미도시)를 통해 다양한 전압 레벨을 가지는 동작 전원들을 생성하여 파워 라인들(DC PL)에 공 급하고, 가이드들(94)을 통하여 장착되는 칩 검증 및 테스트 모듈(30)들의 DC 입력전원 커넥터들(66) 각각은 파워 라인들(DC PL)을 통해 공급되는 제3커넥터(98)의 DC 입력 전원들 중 대응되는 칩 검증 및 테스트 모듈이 필요로 하는 DC 입력 전원을 선택하여 대응되는 칩 검증 및 테스트 모듈에 제공되도록 한다.

또한 전원 공급 소자(미도시) 대신에 상기에 설명된 바와 칩 검증 및 테스트 모듈(30)이 DC 전원공급장치로 동작할 때, 복수개의 칩 검증 및 테스트 모듈(30)들이 DC 전원을 생성할 수 있도록 한다. 이에 칩 검증 및 테스트 모듈 들(30)의 특정 DC 전원의 공급 용량이 부족한 경우에는 해당 DC 전원을 발생하는 칩 검증 및 테스트 모듈(30)들의 개수를 증가시켜 전원 공급 능력을 증대할 수 있도록 한다.

도9a는 본 발명에 따라 복수개의 칩 검증 및 테스트 모듈들을 컴퓨터 본체 외부에 설치하고 컴퓨터와 연결하기 위한 구조의 또 다른 실시예를 나타낸 것이다.

도9a의 연결 장치(110)는 도7과 같이 하우징(91), 상판(92), 하판(93), 상판 및 하판(92,93)에 대칭으로 장착된 가이드들(94), 백 플레인(back plane)(95)을 구비하되, 도넛형 원통 구조를 가지도록 하고, 상부면이 오픈되도록 한다.

한쌍의 가이드들(94)은 도너츠형 원통의 내측판과 외측판에 대칭으로 배치되고, 백플레인(95)은 도너츠형 원통형의 하부면에 배치되고, 제1,제3, 및 제4 커넥터들(96,98,99)은 가이드들(94)에 대응하여 백플레인(95)상에 도너츠형 원통의 내측에서 외측방향으로 일렬 배치된다. 그리고 컴퓨터 본체와 연결을 위한 제2커넥터(97)와 AC 전원입력단자(100)는 케이블(미도시) 및 전원 케이블(미도시)의 연결을 위하여 외측으로 돌출된 형태로 배치(미도시)된다.

이에 칩 검증 및 테스트 장치(30)는 한쌍의 가이드들(94)을 통해 연결 장치(110)에 장착되어, 백플레인(95)의 제1,제3, 및 제4 커넥터들(96,98,99)에 접속되어, 메인 보드(2)의 슬롯(24, 26)에 연결될 수 있다.

또한 연결 장치(110)는 연결 장치(110)에 장착된 복수개의 칩 검증 및 테스트 모듈(30)들의 제1 커넥터들(43)이 타겟 칩(47)을 실장한 외부의 타겟 보드(120)의 하부면에 위치한 커넥터들(미도시)과 직접 결합되거나 연결 케이블들을 통해 연결 될 수 있도록 한다.

이에 연결 장치(110)는 장치내에 장착된 복수개의 칩 검증 및 테스트 모듈(30)을 통해 많은 입출력 신호들의 연결을 필요로 하는 대용량 타겟 칩을 검증하거나 테스트하는 데 유용한 환경을 제공할 수 있다.

특히, 복수개의 칩 검증 및 테스트 모듈(30)들의 제1 커넥터들(43)이 외부의 타겟 보드(120)의 커넥터들과 직접 결합되는 경우에는 연결 케이블로 인한 신호 지연 및 응답 속도 저하를 방지할 수 있으므로, 보다 빠른 칩 검증 및 테스트 환경을 제공할 수 있도록 한다. 또한, 연결 장치(110)의 도너츠형 원통 구조는 외부의 타겟 보드(120) 연결을 위한 제1커넥터들(43)이 자연스럽게 상단 면에 원형으로 배치되도록 함으로써, 타겟 보드(120)의 중심부에 위치한 타겟 칩(47)과 제1커넥터들(43) 간의 각각의 핀 배선 구조를 물리적으로 동일한 길이를 갖도록 하는 데 유리하다.

그리고 도9a의 연결 장치(110)는 표면에 홀-어레이를 형성하고, 내측의 원형공간에 대용량 냉각 팬(Fan)(112)을 달아, 연결장치(110)의 외측으로부터 각각의 칩 검증 및 테스트 모듈을 거쳐 중심부의 냉각 팬(112)을 통과하여 아래 쪽으로 배기되는 공기의 흐름이 발생하도록 하거나 또는 이와 반대의 방향으로 공기의 흐름이 발생하도록 하여 방열 효과를 배가시킬 수 있도록 한다.

또한, 도 9a의 연결 장치는 필요에 따라 도9b에 도시된 바와 같이 복수개 칩 검증 및 테스트 모듈들 각각에 대응되는 복수개의 하우징(131)들로 구분하고, 복수개의 하우징들 각각(131)이 상이한 하우징(131)과 결합 또는 분리되도록 할 수 있다.

물론, 이때의 복수개의 하우징들 각각(131)은 표면을 'T'자형 요철 형태로 형성하여 상이한 하우징과의 체결과 내부의 방열을 용이하게 할 수 있도록 할 뿐만 아니라, 표면을 관통하는 홀-어레이(hole-array)를 형성하여 방열 효과를 증대시킬 수 있도록 한다.

상술한 실시예는 개인용 컴퓨터의 본체에 도2의 칩 검증 및 테스트 모듈 및 도5의 보드가 장착되는 경우를 설명한 것이다. 그러나, 도2의 칩 검증 및 테스트 모듈 및 도5의 보드가 노트북 컴퓨터에 장착될 수도 있으며, 이 경우에 노트북 컴퓨터의 구조에 맞추어 도2의 모듈 및 도5의 보드 구성이 달라져야 한다.

도10a 및 도10b는 노트북 컴퓨터의 측면의 개략적인 구조를 나타낸 것이다. 도10c는 노트북 컴퓨터의 후면부의 개략적인 구조이다.

도10a로부터, 노트북 컴퓨터(140)의 측면부(140-1)는 모뎀 포트(141), 네트워크(이더넷) 포트(142), CD 롬 드라이브(143), 드라이브 꺼내기 버튼(144), 보안 슬롯(146), CD 롬 IDE 커넥터(147), 및 PCI Express 버스 커넥터(bus connector)(148)로 이루어진다.

도10b는 또다른 노트북 컴퓨터의 측면부(140-2)로써 PC 카드 꺼내기 버튼(149), PC 카드 슬롯(150), PCI ExpressCard 슬롯(151), PCI Express 버스 커넥터(152), 고속 USB 포트(153), 비디오 아웃풋(OUTPUT) 포트(154), 모니터 포트(155), 및 DC 전원 포트(156)로 이루어 진다.

도10a에 나타낸 바와 같이 노트북 컴퓨터는 도1의 개인용 컴퓨터와 달리 CD롬 드라이브(143)가 측면에 배치되어 있으며, CD롬 드라이브(143)는 CD 롬 IDE 커넥터(147)에 연결되어 데이터를 송수신한다.

PCI Express 슬롯(151)에는 각종 인터페이스 보드(미도시)가 장착되고, 인터페이스 보드(미도시)는 PCI Express 카드 호스트 커넥터(152)에 연결되고, PCI Express 카드 호스트 커넥터(152)는 메인 보드(미도시)상의 PCI Express 버스(미도시)에 연결되어 있다. 또한, PCI Express 버스 커넥터(미도시)도 메인 보드(미도시)상의 PCI Express 버스(미도시)에 연결되어 있다. PCI Express 버스(미도시)를 통하여 메인 보드(미도시)상의 CPU(미도시) 및 다른 기능 블록들(미도시)사이에 데이터가 송수신된다. 도10-c로부터, 노트북 컴퓨터의 후면부는 배터리(157)를 포함한다.

도11은 도10에 나타낸 노트북 컴퓨터에 적용을 위한 칩 검증 및 테스트 모듈의 실시예를 나타낸 것이다.

도11에 나타낸 연결 모듈(160)은 후면판(63)이 제거된 인터페이스 보드(61)를 포함하며, 도2의 인터페이스 보드(61)의 후면판(63)에 있던 제7커넥터(65), DC 입력 전원(66)은 보드(61)상에 놓이게 된다.

도11에 나타낸 연결 모듈(160)은 도10의 노트북 컴퓨터에 장착되었던 CD 롬 드라이브(143)를 제거하고, CD 롬 드라이브(143)가 연결되었던 곳에 장착된다. 이때, 도11에 나타낸 연결 모듈(160)의 제7커넥터(65)와 도10의 PCI Express 버스 커넥터(148)를 연결한다. 이에 따라, 고속의 데이터 전송이 가능하게 된다. 물론, 모듈(160)의 제7커넥터(65)와 도10의 CD 롬 IDE 커넥터(147)와 연결되도록 제7커넥터(65)를 구성하여 CD 롬 IDE 커넥터(147)를 통하여 데이터를 송수신하도록 구성할 수도 있으나, 이와 같이 구성하게 되면 PCI Express 버스 커넥터(148)를 통하여 데이터를 송수신하는 경우에 비해서 데이터 전송 속도가 느려지게 된다. 또한, DC 입력 전원 커넥터(66)과 대응되는 DC 파워 커넥터(미도시)가 메인 보드(143)에 설치될 수 있다.

그리고, 노트북 컴퓨터 용 CD 롬의 드라이브 크기는 일반 컴퓨터 용 CD 롬 드라이브에 비해 크기가 작다. 따라서, 도11에 나타낸 연결 보드(160)만이 CD 롬 드라이브(146)에 장착되고, 나머지 상부 보드(51)와 하부 보드(41)는 필요시 CD 롬 드라이브(146)의 외부, 즉, 노트북 컴퓨터의 외부에서 연결 보드(160)에 연결된다. 외부에 별도로 존재하는 상부 보드(51)와 하부 보드(41)사이의 연결은 도2를 이용하여 설명한 연결방법과 동일하다.

또한, 연결 모듈(160)과 외부 장치와의 연결은 기존의 하부 보드(41)의 외부 연결용의 제1커넥터(43)의 기능을 제8커넥터(69)가 수행함으로써 이루어진다.

따라서, 연결 모듈(160)이 기존 CD 롬 드라이브(143)의 연결 부분을 이용함 으로써 휴대성이 유지되며, 외부 장치와의 연결은 제8커넥터(69)를 통해 이루어짐으로써 외부 인터페이스용 입출력 신호의 처리의 지원도 가능하다.

만약, 연결 모듈(160)이 램 디스크 사용 목적으로 노트북 컴퓨터에 장착되는 경우, 연결 모듈(160)의 제2전원커넥터(70)와 노트북 컴퓨터(140)의 배터리(155)로부터 출력되는 DC 입력전원 커넥터 (미도시)가 연결될 수 있다. 또는 DC입력 전원 커넥터(66)가 메인 보드(미도시)상의 DC 파워 커넥터(미도시)에 연결되어 연결 모듈(160)이 전원을 공급받을 수 있다. 이와 같이 전원이 입력되면 연결 모듈(160)은 외부로부터의 추가 전원 입력 없이 사용가능하다. 따라서, 노트북 컴퓨터(140)의 배터리(155)의 전원이 연결 모듈(160)의 동작이 가능할 정도로 남아 있을 때, 노트북 컴퓨터의 전원 스위치의 온/오프와는 관계없이 연결 모듈(160)에 장착된 메모리들의 데이터를 유지하는 것이 가능하다. 즉, 개인용 컴퓨터의 하드 디스크에 저장된 데이터가 전원 스위치의 온/오프와 관계없이 데이터가 유지되는 것처럼, 연결 모듈(160)의 메모리가 리프레쉬 동작이 요구되는 동적 메모리인 경우에 노트북 컴퓨터(140)의 배터리(155)의 전원이 연결 모듈(160)로 공급되고 있다면 연결 모듈(160)의 메모리의 데이터가 유지될 수 있다.

또한 외부 전원 공급 장치(72)를 제2전원커넥터(70)를 통해 연결 모듈(160)과 연결하여 배터리 전원이 계속적으로 공급되게 함으로써 연결 모듈(160)의 데이터를 유지하면서 연결 모듈(160)을 다른 컴퓨터에 장착하여 사용하는 것도 가능하다. 따라서 전원 공급 장치(72)를 연결한 후 연결 모듈(160)을 노트북 컴퓨터와 분리하여 다른 컴퓨터와 연결하는 것이 가능하며 이로 인해 휴대성을 높일 수 있다.

즉, 연결 모듈(160)은 인터페이스 보드(60)에서 후면판이 제거되어 관련 커넥터가 보드에 직접 위치하는 차이점 및 하부 보드(41)와는 연결 케이블을 통해 서로 연결되는 구조상의 차이를 제외하면, 일반 컴퓨터에서의 램 디스크 목적의 사용법과 동일하다. 또한, 외부로 노출된 제8커넥터(69)를 이용하여 외부에 존재하는 확장용 램 디스크를 증설하는 것이 가능하다. 단, 미관상의 이유로 제8커넥터(69)는 필요에 따라 제거될 수 있다.

도12는 본 발명에 따라 칩 검증 및 테스트 모듈을 노트북 컴퓨터와 연결하기 위한 연결보드의 실시예를 나타낸 것이다.

도 12는 도5에서 도시한 연결 보드(81)에서 슬롯연결단자(85)가 제거된 형태이며, 제1커넥터(82)와 제2커넥터(83) 사이의 신호 흐름 제어를 위해 사용되는 스위치 소자(84)는 PCI Express 버스가 지원 가능한 근거리 신호 전송 시에는 제거될 수 있으며, 원거리 신호 전송의 경우는 중계기 역할을 수행하여 노트북 컴퓨터(140)와 원거리로 연결된 외부 장비와도 신호 전송을 지원한다.

노트북 컴퓨터와의 연결은 외부의 고속 신호 인터페이스를 위하여 내장되어 있는 PCI Express 카드 슬롯(151)을 이용한다. PCI Express 카드 슬롯(151)의 내측에는 노트북 컴퓨터의 메인 보드에 연결된 PCI Express 카드 호스트 커넥터(152)가 존재하며, 연결 보드(81)의 제1커넥터(82)와 연결된다. 외부의 칩 검증 및 테스트 모듈(30)과의 연결은 연결 케이블(미도시)을 이용하여 제2커넥터(83)를 연결하여 이루어진다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

따라서 본 발명은 칩 검증 및 테스트 모듈이 칩을 내부에 장착하여 칩을 검증 및 테스트를 수행할 수 있도록 할 뿐 만 아니라 컴퓨터 본체 내부와 용이하게 연결될 수 있도록 한다.

그리고 컴퓨터 본체는 칩 검증 및 테스트 모듈을 전면부에 장착하여 칩 검증 및 테스트 모듈이 용이하게 컴퓨터 내부와 연결될 수 있도록 한다. 또한 복수개의 칩 검증 및 테스트 모듈들을 컴퓨터 본체 외부에 설치되더라도 연결 케이블을 통해 컴퓨터 내부와 연결될 수 있도록 한다.