移相器电路和MEMS陀螺仪 |
|||||||
| 申请号 | CN201620241850.5 | 申请日 | 2016-03-25 | 公开(公告)号 | CN205883201U | 公开(公告)日 | 2017-01-11 |
| 申请人 | 意法半导体股份有限公司; | 发明人 | G·尼科利尼; R·莫达法里; M·加巴里诺; F·古安兹罗里; | ||||
| 摘要 | 为了降低 能量 消耗和占据面积，本公开提供九十度 移相器 电路 和MEMS 陀螺仪 。其执行在输入 频率 (fz)处的具有相同的输入频率(fz)的正弦输入 信号 (Vip，Vin)的九十度 相位 移动的移相器收正弦 输入信号 并且生成 输出信号 (Vop；Von)，输出信号(Vop；Von)在作为全通 滤波器 级(12)的RC时间常数的函数的 相移 频率(f90)处相位移动了90°；以及校准级(16)，其耦合到全通滤波器级(12)并且生成用于全通滤波器级(12)的校准信号(Sc)，使得相移频率(f90)等于正弦输入信号的输入频率(fz)，而不管输入频率(fz)和/或RC时间常数的值相对于标称值的变化。 实施例 在电路资源方面支出有限并且能量消耗有限。(10)设想有：连续时间全通滤波器级(12)，其接 | ||||||
| 权利要求 | 1.一种移相器电路(10)，被设计为提供在输入频率(fz)处的具有所述输入频率(fz)的正弦输入信号(Vip，Vin)的九十度相位移动，其特征在于包括： |
||||||
| 说明书全文 | 移相器电路和MEMS陀螺仪技术领域[0001] 本公开涉及移相器电路或者移相器，以及涉及用于提供九十度(π/2)相位移动的相对应的方法。 背景技术[0003] 例如，已知的是在MEMS(微机电系统)陀螺仪中，需要九十度相位移动来执行所谓的剩余正交误差的开环取消。在这种情况下，从在陀螺仪内生成的在给定输入频率fz处的正弦输入信号(所谓的“驱动器信号”)开始，将获得具有相对于输入信号的90°相位移动的输出信号。 [0004] 在已知的方法中，正交信号与微机械感测结构的驱动移动成比例，这与角速度感测信号不同，角速度感测信号代之以与感测移动成比例(为科里奥利力的函数)。正交信号可以具有显著大于感测信号的幅值，并且因此将被去除。在感测信号和正交信号之间的相位移动为90°(考虑两个移动为相互垂直)。结果是，正交信号可以利用相敏取消有效地去除。由于在取消正交信号中甚至小的相位误差可能产生显著的误差，需要获得高精度的九十度相位移动。 [0005] 对于进一步的细节，可以例如参照论文：“Open loop compensation of the quadrature error in MEMS vibrating gyroscopes”,R.Antonello,R.Oboe,L.Prandi,C.Caminada,和F.Biganzoli,IECON'09,35th Annual Conference of Industrial Electronics,2009。 [0008] 如图1所图示的，可能由此要求随着输入频率fz的值相对于标称或者典型值fz_typ在最小值f z_min和最大值fz_max之间的变化，而保持精确的90°相位移动。 [0009] 用于获得所期望的相位移动的已知的解决方案通常设想利用锁相环(PLL)，其设计为锁定到正弦输入信号的输入频率fz并且生成具有跟随着前述的输入频率fz的频率fck的适当的时钟信号，以及一个或多个具有由相同的时钟信号确定的截止频率的开关电容器滤波级。 [0010] 通过示例的方式，图2a图示了已知类型的移相器电路，整体由1指代。 [0011] 移相器电路1包括第一低通滤波级2和第二低通滤波级4，其彼此级联并且接收具有输入频率fz的正弦信号：A·sin(ωzt)。特别地，第一低通滤波级2和第二低通滤波级4二者具有开关电容器(SC)类型。 [0012] 移相器电路1进一步包括PLL级5，其在其输入处接收正弦信号并且生成与相同的正弦信号同步的时钟信号，时钟信号在锁定到输入频率fz的时钟频率fck处，例如等于输入频率fz的N倍：fck＝N·fz。 [0013] 考虑每个低通滤波级2、4相对于相对应的截止频率的相位移动等于45°(π/4)，对于这个截止频率而言等于输入频率fz足以在输出处获得所期望的九十度相位移动。 [0014] 在开关电容器滤波级中，截止频率可以精确地设置，以至于其仅仅依赖于对开关进行调节的时钟频率fck以及依赖于内部电容比值。 [0015] 特别地，如果输入频率fz例如由于环境条件的改变而变化，同样地时钟频率fck以及结果是低通滤波级2、低通滤波级4的截止频率相应地变化，因此这个解决方案能够准确地跟随输入频率fz的可能的变化。 [0016] 图2b示出了再次用1指代的移相器电路的进一步的已知解决方 案，其与参照图2a描述的解决方案的区别在于其包括再次开关电容器类型的单一带通滤波级8。 [0017] 同样在这种情况下，PLL级5以这样一种方式生成锁定到输入频率fz的时钟频率fck，即带通滤波级8的中心频率等于输入频率fz，在该处获得期望的九十度相位移动。 [0018] 所描述的两种解决方案，虽然以独立于输入频率fz的可能变化的方式实现了获得期望的九十度相位移动，却具有涉及了相当大的占据面积和相当大的电功率消耗的缺点，特别是由于PLL级5和两个运算放大器(为了获得低通滤波级2、低通滤波级4或者带通滤波级8)的存在。实用新型内容 [0020] 因此本公开的目的在于克服已知解决方案的问题，并且特别地提供用于获得输入信号的九十度相位移动的解决方案，其中在电路资源方面支出有限并且能量消耗有限。 [0021] 因此，根据本公开，提供了移相器电路和相对应的相位移动方法。 [0022] 根据本公开的第一方面，提供移相器电路，其被设计为提供在输入频率fz处的具有输入频率fz的正弦输入信号Vip、Vin的九十度相位移动，其特征在于包括：连续时间全通滤波器级，被配置为接收正弦输入信号并且生成输出信号Vop、Von，输出信号在作为全通滤波器级的RC时间常数的函数的相移频率f90处相位移动了90°；以及校准级，其耦合到全通滤波器级并且被配置为生成用于全通滤波器级的校准信号Sc，使得相移频率f90等于正弦输入信号的输入频率fz，而不管输入频率fz和/或RC时间常数的值相对于标称值的变化。 [0023] 根据第一方面的实施例，全通滤波器级包括确定RC时间常数的至少一个可变电容元件；其中校准信号Sc被设计为改变可变电容元件 的电容C的值。 [0024] 根据第一方面的实施例，全通滤波器级包括完全差分运算放大器，完全差分运算放大器具有第一差分输入端子和第二差分输入端子、以及第一差分输出端子和第二差分输出端子；第一差分输入端子经由第一增益电阻器连接到移相器电路的第一输入，第一输入接收正弦输入信号Vip，并且第一差分输入端子经由第一可变电容器和第一电阻器的串联连接而连接到移相器电路的第二输入，第二输入接收负的正弦输入信号Vin；并且第二差分输入端子经由第二增益电阻器连接到移相器电路的第二输入，并且经由第二可变电容器和第二电阻器的串联连接而连接到移相器电路的第一输入；第一差分输入端子此外经由第三增益电阻器连接到第一差分输出端子，并且第二差分输入端子此外经由第四增益电阻器连接到第二差分输出端子；其中第一可变电容器和第二可变电容器具有相同的可变电容C的值，并且第一电阻器和第二电阻器具有相同的第一电阻R的值，可变电容C的值和第一电阻R的值确定RC时间常数；并且其中第一增益电阻器和第二增益电阻器具有相同的第二电阻2R的值，其等于第一电阻器和第二电阻器的第一电阻R的值的两倍。 [0025] 根据第一方面的实施例，电路进一步包括比较器级，其被设计为接收正弦输入信号Vip、Vin并且生成具有输入频率fz的方波定时信号St；其中校准级被配置为接收定时信号St并且基于定时信号St生成校准信号Sc。 [0026] 根据第一方面的实施例，校准级包括由具有可变电容C的电容器和具有自有第一电阻R的电阻器所形成的RC群组，电容器和电阻器限定了具有对应于RC时间常数的值的相应时间常数；其中校准信号Sc被配置为改变RC群组的电容器的可变电容C的值，使得相应时间常数具有与定时信号St的周期Tz的期望的对应关系。 [0027] 根据第一方面的实施例，校准级包括：开关元件，能够操作为确定在定时信号St的第一边沿处RC群组的电容器的脉冲放电；比较器，被配置为将在接下来的以时间常数将电容器充电到参考电压VREF期 间的电容器的充电电压VN与比较电压Vp进行比较，在不存在输入频率fz和/或RC时间常数的变化的标称条件下，比较电压Vp为参考电压VREF的函数并且具有如下值，所述值使得电容器充电到比较电压Vp发生在等于定时信号St的半周期Tz/2的整数倍k的比较时间间隔中；以及逻辑模块，被配置为在标称条件下通过比较时间间隔接收由比较器生成的比较信号Scomp并且在与第一边沿分离的定时信号St的第二边沿处执行对比较信号Scomp的值的评估；其中逻辑模块被配置为生成作为评估的函数的校准信号Sc。 [0028] 根据第一方面的实施例，逻辑模块被配置为实施逐次逼近算法-SAR，从而经由校准信号Sc随着逐次的增加/减少步骤而改变RC群组的可变电容C的值，直到比较信号Scomp在比较时间间隔结束时具有预期值。 [0029] 根据第一方面的实施例，电路包括电阻分压器，其被设计为基于第三电阻RA和第四电阻RB的比值生成作为参考电压VREF的函数的比较电压Vp。 [0030] 根据第一方面的实施例，校准信号Sc具有预设置的比特数目n，用于以期望粒度来改变RC群组的电容器的可变电容的值。 [0032] 根据本公开的第三方面，提供相位移动的方法，用于提供在输入频率fz处的具有输入频率fz的正弦输入信号Vip、Vin的九十度相位移动，其特征在于包括：经由接收正弦输入信号的连续时间全通滤波器级，生成输出信号Vop、Von，输出信号在作为全通滤波器级的RC时间常数的函数的相移频率f90处相位移动了90°；以及生成用于全通滤波器级的校准信号Sc，使得相移频率f90等于正弦输入信号的输入频率fz，而不管输入频率fz和/或RC时间常数的值相对于标称值的变化。 [0033] 根据第三方面的实施例，全通滤波器级包括确定RC时间常数的 至少一个可变电容元件；方法包括经由校准信号Sc改变可变电容元件的电容C的值的步骤。 [0034] 根据第三方面的实施例，生成校准信号Sc的步骤包括：提供由具有可变电容C的电容器和具有电阻R的自有值的电阻器所形成的RC群组，电容器和电阻器限定了具有对应于RC时间常数的值的相应时间常数；以及改变RC群组的电容器的可变电容C的值，使得相应时间常数具有与定时信号St的周期Tz的期望的对应关系。 [0035] 根据第三方面的实施例，生成的步骤进一步包括：在定时信号St的第一边沿处对具有可变电容C的电容器进行放电；执行在接下来的以时间常数将电容器充电到参考电压VREF期间的电容器的充电电压VN和比较电压Vp之间的比较，在不存在输入频率fz和/或RC时间常数的变化的标称条件下，比较电压Vp为参考电压VREF的函数并且具有如下值，所述值使得电容器充电到比较电压Vp发生在等于定时信号St的半周期Tz/2的整数倍k的比较时间间隔中；其中比较在标称条件下通过比较时间间隔在与述第一边沿分离的定时信号St的第二边沿处执行；并且生成作为比较的函数的校准信号Sc。 [0036] 根据第三方面的实施例，改变电容的值的步骤包括：实施逐次逼近算法-SAR，从而经由校准信号Sc随着逐次的增加/减少步骤而改变RC群组的可变电容C的值，直到比较信号Scomp在比较时间间隔结束时具有预期值。 [0038] 为了更好地理解本公开，现在仅仅通过非限制性示例的方式并且参照附图对其优选的实施例进行描述，其中： [0039] -图1为关于九十度移相器电路的所期望性能的图； [0040] -图2a和图2b示出了已知类型的不同移相器电路的框图； [0041] -图3示出了根据本公开一个实施例的九十度移相器电路的大致框图； [0042] -图4a和图4b示出了与图3的九十度移相器电路相关的电气量的图； [0043] -图5更详细地示出了图3的九十度移相器电路的电路实施例；并且[0044] -图6为根据本公开的进一步的方面的被提供有并入了九十度移相器电路的MEMS陀螺仪的电子设备的大致框图。 具体实施方式[0045] 如图3所图示的，根据一个实施例，整体由10来指代的模拟类型的九十度移相器电路包括： [0046] 连续时间全通滤波器级12(即，不具有由时钟信号驱动的开关元件的全通滤波器级)，其接收处于输入频率fz处的正弦输入信号A·sin(ωzt)并且配置为提供处于相移频率f90处的相位移动了90°的正弦输出信号A·sin(ω90t+π/2)； [0047] 比较器级14，其接收正弦输入信号A·sin(ωzt)并且生成具有等于输入频率fz的频率的方波定时信号St；以及 [0048] 校准级16，其从比较器级14接收定时信号St，并且配置为基于定时信号St生成用于全通滤波器级12的校准信号Sc，使得相移频率f90等于输入频率fz并且跟随相同的输入频率fz的任何可能的变化；在一个实施例中，校准信号Sc为n比特数字信号。 [0049] 特别地，如下文中所详细讨论的，全通滤波器级12具有RC时间常数，其基于RC时间常数来确定相移频率f90，并且校准级16配置为适当地基于输入频率fz来校准RC时间常数的值。 [0050] 如图4a中图示的，全通滤波器级12具有频率上恒定的增益G(因此应当注意到，仅仅按照惯例而使用了表述“滤波器级”，虽然实际上这个级并不执行任何实际的滤波操作)。如图4b所图示的，全通滤波器级12在相移频率f90处另外执行九十度相位移动。 [0051] 现在参照图5给出纯模拟类型的移相器电路10的可能电路实施例的更为详细的描述。 [0052] 全通滤波器级12包括完全差分类型的运算放大器20，运算放大器20具有第一(负)输入端子20a和第二(正)输入端子20b，以及第一(正)输出端子20c和第二(负)输出端子20d。 [0053] 第一输入端子20a经由具有电阻2R的第一增益电阻器22连接到移相器电路10的第一差分输入10a，第一差分输入10a接收具有输入频率fz的正的正弦输入电压Vip。同样地，第二输入端子20b经由同样具有电阻2R的第二增益电阻器23连接到移相器电路10的第二差分输入10b，第二差分输入10b接收具有输入频率fz以及相对于正的正弦输入电压Vip而言的180°的相位移动的负的正弦输入电压Vin(即，Vin＝-Vip)。 [0054] 进一步，第一输入端子20a经由具有电阻R的第一电阻器24和具有可变电容C的第一可变电容器25(其可以通过本文中没有详述的已知方式经由电容器组来便利地提供)的串联连接，而连接到移相器电路10的第二差分输入10b。同样地，第二输入端子20b经由同样具有电阻R的第二电阻器26和同样具有可变电容C的第二可变电容器27(再一次地这个电容器可以经由电容器组来提供)的串联连接，而连接到移相器电路10的第一差分输入10a。 [0055] 第一可变电容器25和第二可变电容器27二者接收由校准级16生成的校准信号Sc，校准信号Sc调节其可变电容C的值。在示例中，校准信号Sc以由比特的数目n给出的粒度来调节可变电容C的值(以已知的方式，本文中没有详细讨论)。 [0056] 全通滤波器级12进一步包括：第三增益电阻器28，其具有电阻RG并且连接在运算放大器20的第一输入端子20a和第一输出端子20c之间，在第一输出端子20c上存在正的正弦输出电压Vop；以及第四增益电阻器29，其同样具有电阻RG并且连接在运算放大器20的第二输入端子20b和第二输出端子20d之间，在第二输出端子20d上存在负的正弦输出电压Von。 [0057] 如之前所强调的，期望正弦输出电压Vop、Von相对于处于输入频率fz的正弦输入电压Vip、Vin适当地相位移动90°。 [0058] 在这个实施例中，比较器级14具有连接到移相器电路10的第一差分输入10a并且接收正的正弦输入电压Vip的第一输入，以及连接到移相器电路10的第二差分输入10b并且接收负的正弦输入电压Vin的第二输入。如之前所提到的，比较器级14生成具有等于输入频率fz的频率的方波定时信号St。 [0059] 校准级16包括：第三可变电容器30，其同样具有可变电容C(其再一次可以经由电容器组获得)并且接收相同的校准信号Sc以用于调节可变电容C的值；第三可变电容器30连接在第一参考端子31(例如，设置在移相器电路10的接地电压处的端子)和内部节点32之间，在操作期间在内部节点32上存在第一比较电压VN；以及校准电阻器33，其具有电阻R并且连接在内部节点32和设置在参考电压VREF处的第二参考端子34之间。 [0060] 根据本解决方案的方面，参考电压VREF具有稳定并且可以被准确地设置的值；例如，参考电压VREF由(已知类型并且本文中没有图示的)带隙电压生成器生成。 [0061] 校准级16进一步包括：开关元件35，与第三可变电容器30并联连接并且由重置信号RESET控制；以及电阻性分压器，由具有电阻RA的第一分压电阻器36和具有电阻RB的第二分压电阻器37形成，第一分压电阻器36和第二分压电阻器37连接在第一参考端子31和第二参考端子34之间，并且在第一分压电阻器36和第二分压电阻器37之间限定了分压节点38，在操作期间在分压节点上存在第二比较电压VP。 [0062] 校准级16进一步包括比较放大器39，比较放大器39具有连接到内部节点32并且在操作期间接收第一比较电压VN的第一(负)比较输入、连接到分压节点38并且接收第二比较电压VP的第二(正)比较输入、以及比较输出，比较输出提供分别根据第一比较电压VN是低于还是高于第二比较电压VP而具有正值或负值的比较信号Scomp。 [0063] 此外，校准级16包括SAR(逐次逼近寄存器)逻辑模块40，SAR逻辑模块40被设计为实施(已知类型、本文中没有详述的)逐次逼近算法。 [0064] SAR逻辑模块40在其输入处接收来自比较放大器39的比较信号Scomp，以及还接收作为定时信号St的函数的类似于重置信号RESET的所生成的锁存信号LATCH，并且在其输出处生成校准信号SC，如将在下面所详细讨论的。 [0065] 以在本文中没有详细描述的已知的方式，之前涉及的电路组件的电阻值和电容值(特别地，电阻R的值和电容C的值)可以借助于对制造工艺的准确控制而被适当地匹配。 [0066] 现在提供对移相器电路10的操作的更为详细的讨论。 [0067] 全通滤波器级12的传递函数由下面的表达式给出： [0068] [0069] 考虑在模量上其等于RG/2R，增益为平坦并且恒定的，而不管输入频率fz和/或过程或温度扩散的变化(或其他参数的变化)。 [0070] 在相移频率f90处获得九十度相位移动，由下面给出 [0071] [0072] 即，由增益电阻器和可变电容器所限定的时间常数RC给出。 [0073] 电容C和电阻R的值因此以这样的方式进行适当地选择，即在标称设计条件下相移频率f90等于输入频率fz。 [0074] 然而，由于电阻R和电容C的值依赖于过程以及温度扩散，因此相移频率f90的值可能非常显著地变化(甚至变化+/-30％)。此外，相移频率f90的值不能够跟随输入频率fz的可能的改变。 [0075] 校准级16因此在移相器电路10的操作期间以时间连续的方式进行实时干预，以便克服这个缺陷并且允许相移频率f90的值精确地跟随着输入频率fz的值，而不管过程和温度扩散以及相同的输入频率fz的变化。 [0076] 校准操作设想逐次逼近步骤，其中的每一个步骤都以重置信号RESET开始，其为与定时信号St的例如上升边沿的边沿同步的脉冲 信号。 [0077] 重置信号RESET确定开关元件35关闭短时间间隔，该短时间间隔的持续期间远短于定时信号St的周期，但是无论怎样都足以将第三可变电容器30和内部节点32放电到参考端子31的接地电压(例如0V)。 [0078] 接着，通过打开开关元件35，在内部节点32上的第一比较电压VN以时间常数RC自由地朝着参考电压VREF指数地演进。 [0079] 比较放大器39将第一比较电压VN与第二比较电压VP进行比较，第二比较电压VP具有精确的且独立于过程和温度扩散的值，考虑其根据以下表达式依赖于同样稳定的参考电压VREF以及依赖于电阻的比值： [0080] [0081] 锁存信号LATCH(其同样具有脉冲类型)与定时信号St接下来的边沿(例如(但非必要地)下降边沿)同步，以这样的方式从而限定从之前的RESET脉冲开始的、等于输入信号St的半周期Tz/2的预设置的整数k倍的比较时间间隔TC： [0082] [0083] 例如，比较时间间隔TC可以等于半周期Tz/2、等于一个周期Tz、或者等于两个周期Tz。 [0084] 特别地，电阻RA、RB以及参考电压VREF的值以这样的方式进行选择，即对于时间常数RC(即，在没有过程或温度扩散或者其他参数的变化的情况下)和输入频率fz的标称值来说，第一比较电压VN在比较时间间隔TC结束时达到第二比较电压VP。 [0085] 锁存信号LATCH确定SAR逻辑模块40对比较信号Scomp的值进行采样的时刻，SAR逻辑模块40在输入处从比较放大器39接收比较信号Scomp。 [0086] 比较信号Scomp的值(无论正或者负)由此指示着时间常数RC和/或输入频率fz相对于标称值的相对应的变化，并且SAR逻辑模块40 利用逐次逼近算法(即，一步接着一步)通过修改校准信号Sc的值来调节可变电容C的值，以这样的方式从而补偿这个变化。 [0087] 特别地，校准信号Sc被修改从而在时间常数RC大于预期值和/或周期Tz短于标称值的情况下确定可变电容C的值的降低(相对于之前的逼近步骤)。同样地，校准信号Sc在时间常数RC小于预期值和/或周期Tz长于标称值的情况下，确定可变电容C的值的增加(相对于之前的逼近步骤)。 [0088] 理想地，逐次逼近算法针对时间常数RC确定到达期望的值，从而相移频率f90等于输入频率fz(实际上，如果不是因为特定的逼近裕度则到达这个预期值，如对于本领域的技术人员来说将是明显的，逼近裕度取决于校准的精确度，即取决于SAR逻辑模块40所使用的比特数目n)。 [0089] 特别地，如对于本领域的技术人员来说将明显的，一旦已知了校准范围，例如对于过程和温度扩散(或其他参数的变化)以及对于输入频率fz的变化来说分别为+/-30％和+/-10％，校准准确度仅仅由逐次逼近算法所使用的比特的数目n来有效地确定。相同的比特的数目n还确定在校准期间到达期望的逼近的速率。 [0090] 相同的算法因此有利地实现了在存在电路组件(电阻R和电容C)的值的变化和存在输入频率fz的值的变化二者时，以基本上相似的方式、实时地并且以相对于移相器电路10的操作来说时间连续的方式，对RC时间常数的值进行校准。换句话说，校准操作相对于由全通滤波器级12执行的相位移动的主操作来说“后台地”执行。 [0091] 特别地，校准信号Sc以这样一种方式确定了不仅校准级16的第三可变电容器30的可变电容C的值的修改，同时还有全通滤波器级12的第一可变电容器25和第二可变电容器27的可变电容C的值的修改，这种方式即为全通滤波器级12有效地确定在输入频率fz的值处的所期望的九十度相位移动，而不管过程和/或温度扩散且不管输入频率fz的值的可能变化(事实上对其进行实时跟踪)。 [0092] 所提出的解决方案的优势从前面的描述中清楚可见。 [0094] 进一步，有利地，所描述的解决方案使得有可能实时并且以时间连续的方式补偿过程和/或扩散变化(或者其他参数的变化)以及输入频率fz的变化，从而确保在相同的输入频率fz的值处恰好获得所期望的90°相位移动，而不管前述的变化。 [0095] 由全通滤波器级12所确定的移相器电路10的增益可以如所期望地进行编程，而这不会对相移频率f90的值产生任何影响。 [0096] 如之前所强调的，由连续时间校准级16执行校准操作，以便迅速对工作条件的任何可能改变做出反应。 [0097] 如图6所图示的，移相器电路10因此特别地被指示为用于在便携式电子设备51内的MEMS陀螺仪50中使用，便携式电子设备51诸如例如为智能电话、平板电脑或者可穿戴电子设备。 [0098] 以已知的方式(在本文中没有详细描述)，MEMS陀螺仪50包括：微机械感测结构52，被设计用于在感测到角速度时生成电气量；以及读取接口电路54，其耦合到微机械感测结构52并且被设计为处理前述的电气量且生成指示着角速度值的感测信号。 [0099] 读取接口电路54有利地包括之前详细描述的移相器电路10，移相器电路10的操作(以对于本领域的技术人员来说将明显的方式)实现了剩余正交误差的开环取消。 [0101] 便携式电子设备51进一步包括：管理单元56，非易失类型的存储器58、以及用户接口59，用户接口59包括例如显示器和适当的数据输入元件(未图示)。 [0102] 其包括微处理器(即中央处理单元(CPU))、微控制器或者相似的处理单元的管理单元56管理着便携式电子设备51的总体操作，并且特别地耦合到MEMS陀螺仪50的读取接口电路54以及耦合到 存储器58，管理单元56从读取接口电路54接收感测信号。作为感测信号的函数，管理单元56可以例如生成用户接口59内的适当的动作。 [0104] 特别地，再次强调，在降低的占据面积和降低的能量消耗的情况下，移相器电路10可以在需要在输入信号的频率处生成九十度相位移动的所有情况下找到有利的应用。 [0105] 此外明显的是SAR逻辑模块40可以使用任何已知的逐次逼近算法以用于经由逐次逼近步骤确定RC时间常数的校准的值。 |
||||||
QQ群二维码
意见反馈
意见反馈